从芯片通讯端产生电源电压的电路的制作方法

1.本实用新型涉及集成电路设计的技术领域，更具体的说，本实用新型涉及一种从芯片通讯端产生电源电压的电路。


背景技术：

2.常规的芯片，通常采用独立的引脚引入电源的方式为芯片的内部电路进行供电，而电源引脚及其连接的供电电路占用了较大的芯片面积，使得芯片的成本居高不下。


技术实现要素：

3.本实用新型的目的在于为克服上述技术的不足而提供一种从芯片通讯端产生电源电压的电路。
4.本实用新型的技术方案是这样实现的：一种从芯片通讯端产生电源电压的电路，包括内置于芯片的若干电子元件和内置于芯片或外挂于芯片的储能电容cap，所述电子元件包括二极管d1、pmos晶体管m1和电压比较器c1，所述二极管d1的正极、所述pmos晶体管m1的漏极以及所述电压比较器c1的负输入端连接到芯片通讯端data，所述二极管d1的负极、所述pmos晶体管m1的源极及其衬底、以及所述电压比较器c1的正输入端连接到芯片电源端vcc，所述pmos晶体管m1的栅极和所述电压比较器c1的输出端连接，所述储能电容cap的一端连接至所述芯片电源端vcc，另一端接地。
5.优选地，所述电子元件均设有电源输入端口，所述电源输入端口均与所述芯片电源端vcc连接并由所述芯片电源端vcc供电。
6.优选地，所述电子元件还包括pmos晶体管m2、两输入与门a1，所述pmos晶体管m2的漏极连接到所述芯片通讯端data，所述pmos晶体管m2的源极及其衬底连接到所述芯片电源端vcc，所述两输入与门a1的一个输入端与所述电压比较器c1的输出端连接，所述两输入与门a1的另一个输入端为增强驱动使能信号端od，所述两输入与门a1的输出端与所述pmos晶体管m2的栅极连接。
7.优选地，所述pmos晶体管m2的沟道宽度和沟道长度比w
m2
/l
m2
大于所述pmos晶体管m1的沟道宽度和沟道长度比w
m1
/l
m1
，所述pmos晶体管m2的栅电容c
g_m2
大于所述pmos晶体管m1的栅电容c
g_m1
。
8.优选地，所述pmos晶体管m1的源极和衬底间形成有体二极管d2，所述pmos晶体管m2的源极和衬底间形成有体二极管d3。
9.本实用新型的有益效果如下：本实用新型提出的从芯片通讯端产生电源电压的电路方案，利用电压比较器c1检测芯片通讯端data和芯片电源端vcc电压的变化，可以使得芯片电源端vcc追踪芯片通讯端data的高电平；同时在芯片通讯端data为低电平时，切断芯片电源端vcc和芯片通讯端data的通路，由储能电容cap供电，因此芯片电源端vcc可以持续为芯片供电；另增强型pmos晶体管m2同时打开提供大电流可保证芯片电源端vcc提供很强的驱动能力。由于采用内置供电电路，故本实用新型减少了电源引脚这个芯片端口及其供电
电路，大大节约了芯片面积与成本。
附图说明
10.图1为本实用新型实施例一的电路结构示意图；
11.图2为本实用新型实施例二的电路结构示意图。
具体实施方式
12.为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用于解释本实用新型，并不用于限定本实用新型。
13.本实用新型一种从芯片通讯端产生电源电压的电路，适用于给芯片提供电源电压，该芯片包括芯片通讯端data和芯片电源端vcc，芯片电源端vcc内置而不需要电源引脚。
14.实施例一
15.如图1所示，一种从芯片通讯端产生电源电压的电路，该电路设有电子元件包括内置于芯片的二极管d1、pmos晶体管m1和电压比较器c1，以及内置于芯片的储能电容cap，其中，二极管d1的正极、pmos晶体管m1的漏极以及电压比较器c1的负输入端连接到芯片通讯端data，二极管d1的负极、pmos晶体管m1的源极及其衬底、以及电压比较器c1的正输入端连接到芯片电源端vcc，pmos晶体管m1的栅极和电压比较器c1的输出端连接，上述电子元件均设有电源输入端口，其电源输入端口均与芯片电源端vcc连接并由芯片电源端vcc供电。储能电容cap的一端连接至芯片电源端vcc，另一端接地。
16.在其他实施例中，储能电容cap也可外挂连接于芯片使用，以进一步减少芯片面积和成本。
17.如图1所示，本实施例的工作原理是，在芯片处于休眠状态，芯片通讯端data与芯片电源端vcc均为低电平。当芯片通讯端data输入为高电平时，电压比较器c1输出逻辑信号“0”，该逻辑信号“0”可驱动pmos晶体管m1导通，芯片电源端vcc快速获得与芯片通讯端data相同的高电平，可为芯片提供电源，同时储能电容cap充电至与芯片通讯端data相同的高电平。
18.当芯片通讯端data为低电平或其电平低于芯片电源端vcc的电平时，电压比较器c1输出逻辑信号“1”，该逻辑信号“1”可驱动pmos晶体管m1快速关断，此时，芯片电源端vcc由储能电容cap提供电压。
19.当芯片电源端vcc的电平低于电路工作所需最低电平时，二极管d1以及pmos晶体管m1、pmos晶体管m1的体二极管d2将在芯片通讯端data电平高于二极管d1导通电平阈值vth时提供电路启动所需初始工作电压；并在芯片电源端vcc电平比芯片通讯端data电平低vth以上时提供较大的驱动电流，使芯片电源端vcc电平快速跟随芯片通讯端data电平。
20.本实用新型提出的从芯片通讯端产生电源电压的电路方案，利用电压比较器c1检测芯片通讯端data和芯片电源端vcc电压的变化，可以使得芯片电源端vcc追踪芯片通讯端data的高电平；同时在芯片通讯端data为低电平时，切断芯片电源端vcc和芯片通讯端data的通路，由储能电容cap供电，因此芯片电源端vcc可以持续为芯片供电。
21.实施例二
22.如图2所示，本实施例一种从芯片通讯端产生电源电压的电路，设有内置于芯片的若干电子元件和储能电容cap，储能电容cap内置于芯片，电子元件包括二极管d1、pmos晶体管m1、pmos晶体管m2、两输入与门a1和电压比较器c1。其中，二极管d1的正极、pmos晶体管m1的漏极、pmos晶体管m2的漏极、以及电压比较器c1的负输入端连接到芯片通讯端data，二极管d1的负极、pmos晶体管m1的源极及其衬底、pmos晶体管m2的源极及其衬底、以及电压比较器c1的正输入端连接到芯片电源端vcc，pmos晶体管m1的栅极和电压比较器c1的输出端连接，两输入与门a1的一个输入端和电压比较器c1的输出端连接，另一个输入端为增强驱动使能信号端od，pmos晶体管m2的栅极和两输入与门a1的输出端连接。上述电子元件均设有电源输入端口，其电源输入端口均与芯片电源端vcc连接并由芯片电源端vcc供电。储能电容cap的一端连接至芯片电源端vcc，另一端接地。
23.pmos晶体管m2为增强型pmos驱动晶体管，pmos晶体管m2的沟道宽度和沟道长度比w
m2
/l
m2
大于pmos晶体管m1的沟道宽度和沟道长度比w
m1
/l
m1
，pmos晶体管m2的栅电容c
g_m2
大于pmos晶体管m1的栅电容c
g_m1
。
24.本实施例从芯片通讯端产生电源电压的电路，pmos晶体管m2的源极和衬底间形成有体二极管d3，pmos晶体管m1的源极和衬底间形成有体二极管d2。
25.在其他实施例中，储能电容cap也可外挂连接于芯片使用，以进一步减少芯片面积和成本。
26.如图2所示，本实施例的工作原理是，在芯片处于休眠状态，芯片通讯端data与芯片电源端vcc均为低电平。当芯片通讯端data输入为高电平时，电压比较器c1输出逻辑信号“0”，该逻辑信号“0”可驱动pmos晶体管m1导通，芯片电源端vcc快速获得与芯片通讯端data相同的高电平，可为芯片提供电源，同时储能电容cap充电至与芯片通讯端data相同的高电平。
27.当芯片通讯端data为低电平或其电平低于芯片电源端vcc的电平时，电压比较器c1输出逻辑信号“1”，该逻辑信号“1”可驱动pmos晶体管m1快速关断，此时，芯片电源端vcc由储能电容cap提供电压。
28.当芯片电源端vcc的电平低于电路工作所需最低电平时，二极管d1以及pmos晶体管m1、pmos晶体管m1的体二极管d2将在芯片通讯端data电平高于二极管d1导通电平阈值vth时提供电路启动所需初始工作电压；并在芯片电源端vcc电平比芯片通讯端data电平低vth以上时提供较大的驱动电流，使芯片电源端vcc电平快速跟随芯片通讯端data电平。
29.上述当芯片通讯端data输入为高电平时的同时，如果向增强驱动使能信号端od发出使能信号“0”，两输入与门a1则输出逻辑信号“0”，驱动增强型pmos晶体管m2同时打开，使得芯片电源端vcc具有较大的电流。电压比较器c1驱动的pmos晶体管m2和pmos晶体管m1，实现data电平到vcc电平的无损传输。
30.当关断驱动使能od的使能信号时，即驱动使能信号为“1”，可关断pmos晶体管m2，电压比较器c1输出直接驱动pmos晶体管m1。当芯片通讯端data电平低于芯片电源端vcc电平时，可实现快速驱动pmos晶体管m1关断，从而实现快速响应，防止电流倒流。
31.综上所述，本实用新型提出的从芯片通讯端产生电源电压的电路方案，利用电压比较器c1检测芯片通讯端data和芯片电源端vcc电压的变化，可以使得芯片电源端vcc追踪芯片通讯端data的高电平；同时在芯片通讯端data为低电平时，切断芯片电源端vcc和芯片
通讯端data的通路，由储能电容cap供电，因此芯片电源端vcc可以持续为芯片供电；另增强型pmos晶体管m2同时打开提供大电流可保证芯片电源端vcc提供很强的驱动能力。除此之外，因本实用新型减少了电源引脚这个芯片端口及其供电电路，大大节约了芯片面积与成本。
32.以上所描述的仅为本实用新型的较佳实施例，上述具体实施例不是对本实用新型的限制。在本实用新型的技术思想范畴内，可以出现各种变形及修改，凡本领域的普通技术人员根据以上描述所做的润饰、修改或等同替换，均属于本实用新型所保护的范围。

技术特征：
1.一种从芯片通讯端产生电源电压的电路，其特征在于，包括内置于芯片的若干电子元件和内置于芯片或外挂于芯片的储能电容cap，所述电子元件包括二极管d1、pmos晶体管m1和电压比较器c1，所述二极管d1的正极、所述pmos晶体管m1的漏极以及所述电压比较器c1的负输入端连接到芯片通讯端data，所述二极管d1的负极、所述pmos晶体管m1的源极及其衬底、以及所述电压比较器c1的正输入端连接到芯片电源端vcc，所述pmos晶体管m1的栅极和所述电压比较器c1的输出端连接，所述储能电容cap的一端连接至所述芯片电源端vcc，另一端接地。2.根据权利要求1所述从芯片通讯端产生电源电压的电路，其特征在于，所述电子元件均设有电源输入端口，所述电源输入端口均与所述芯片电源端vcc连接并由所述芯片电源端vcc供电。3.根据权利要求1所述从芯片通讯端产生电源电压的电路，其特征在于，所述电子元件还包括pmos晶体管m2、两输入与门a1，所述pmos晶体管m2的漏极连接到所述芯片通讯端data，所述pmos晶体管m2的源极及其衬底连接到所述芯片电源端vcc，所述两输入与门a1的一个输入端与所述电压比较器c1的输出端连接，所述两输入与门a1的另一个输入端为增强驱动使能信号端od，所述两输入与门a1的输出端与所述pmos晶体管m2的栅极连接。4.根据权利要求3所述从芯片通讯端产生电源电压的电路，其特征在于，所述pmos晶体管m2的沟道宽度和沟道长度比w
m2
/l
m2
大于所述pmos晶体管m1的沟道宽度和沟道长度比w
m1
/l
m1
，所述pmos晶体管m2的栅电容c
g_m2
大于所述pmos晶体管m1的栅电容c
g_m1
。5.根据权利要求3所述从芯片通讯端产生电源电压的电路，其特征在于，所述pmos晶体管m1的源极和衬底间形成有体二极管d2，所述pmos晶体管m2的源极和衬底间形成有体二极管d3。

技术总结
本实用新型公开一种从芯片通讯端产生电源电压的电路，包括内置于芯片的若干电子元件和内置于芯片或外挂于芯片的储能电容CAP，电子元件包括二极管D1、PMOS晶体管M1和电压比较器C1，二极管D1的正极、PMOS晶体管M1的漏极以及电压比较器C1的负输入端连接到芯片通讯端DATA，二极管D1的负极、PMOS晶体管M1的源极及其衬底、以及电压比较器C1的正输入端连接到芯片电源端VCC，PMOS晶体管M1的栅极和电压比较器C1的输出端连接，储能电容CAP的一端连接至芯片电源端VCC，另一端接地。其有益之处是，该方案采用芯片内置供电电路，减少了电源引脚这个芯片端口及其供电电路，大大节约了芯片面积与成本。与成本。与成本。


技术研发人员：张夕勇
受保护的技术使用者：张夕勇
技术研发日：2023.03.07
技术公布日：2023/8/19