一种大动态、高线性度的模拟放大器实现方法与流程

1.本发明涉及模拟集成电路设计领域，具体涉及大动态、高线性度模拟放大器。


背景技术：

2.模拟放大器广泛应用于可变增益放大器、连续时间滤波器、单位增益缓冲器、模数/数模转换器等产品中，其性能的优劣决定着产品质量。针对半导体器件尺寸的缩小而导致电源电压降低，轨到轨放大器可提高运算放大器的共模输入范围，提升电源电压利用效率。
3.然而传统的轨到轨放大器采用pmos和nmos互补差分对作为输入级，存在输入跨导幅度变化大，引起环路增益等参数较大变化，导致系统不稳定
【1】
；同时放大器不能保证在宽输入电压范围内具有良好的线性度，无法有效降低谐波失真，难以满足高性能产品需求
【2】
。
4.参考文献
5.【1】唐俊龙.一种恒跨导高增益轨到轨运算放大器【j】.微电子学，2018,48(4)，458-462.
6.【2】李晓潮.0.18um cmos工艺下全摆恒跨导放大器设计【j】.华中科技大学学报(自然科学版)，2014,42(4)，55-59.


技术实现要素：

7.本发明所要解决的就是针对上述传统轨到轨放大器存在的问题，提出了一种大动态、高线性度的模拟放大器。
8.本发明为解决上述技术问题所采用的技术方案是：一种大动态、高线性度的模拟放大器其特征在于，包括偏置电路、放大器差分输入级、推挽输出级；所述偏置电路由低压cascode结构电流镜管组成，为放大器差分输入级、推挽输出级提供偏置电压；所述放大器差分输入管采用互补折叠共源共栅结构实现轨到轨输入，利用电流自适应改善不同工作状态下放大器差分输入级跨导的变化，使输入级跨导保持恒定，通过交叉耦合技术改善放大器差分输入级跨导的非线性；所述推挽输出级采用共漏配置的ab类推挽结构实现高效率、高线性输出。
9.具体的所述偏置电路包括电阻r1、r2、r3,nmos管mn21、mn22、mn23、mn24、mn23、mn24、mn25、mn26,pmos管mp20、mp21、p22、mp23；
10.所述放大器差分输入级包括pmos管mp1、mp2、mp3、mp4、mp5、mp6、mp7、mp8、管mp9、mp10、mp11、mp12、mp13、mp14、mp15、mp16,电阻r4,nmos管mn1、mn2、mn3、mn4、mn5、mn6、mn7、mn8、mn9、mn10、mn11、mn13、mn14、mn15、mn16、mn17,电阻r5；
11.所述推挽输出级包括pmos管mp17、mp18、mp19,nmos管mn18、mn19、mn20；其中电阻r1上端作为偏置电流输入端与nmos管mn22的栅极mn24的栅极相连接、电阻r1下端与mn22的漏极相连接，mn22的源极与mn21漏极相连接，mn21的源极与地相连接，mn23的源极与地相连接、漏极与mn24的源极相连接，nm24的漏极与电阻r2下端以及mnp20的栅极和mp23的栅极相
连接，电阻r2上端与mp20的漏极以及mp21和mp22的栅极相连接，mp20源极与mp21的漏极相连接，mp21和mp22的源极均连接至电源，mp23的源极与mp22的漏极相连接,mp23漏极与电阻r3上端和mn25的栅极相连接，mn25的漏极电阻r3下端和mn26栅极相连接、源极与mn26的漏极相连接，mn26的源极与地相连接，mp5、mp6、mp7、mp10、mp11、mp12的源极均连接至电源，mp6和mp7的栅极均与mp21的栅极连接到一起，mp6的漏极与mp3源极、mp4源极、mp8源极和mp10的漏极相连接，mp7的漏极与mp1源极、mp2源极、mp9源极和mp11的漏极相连接，mp8栅极和mp9的栅极相连接、漏极和mn6的漏极、栅极相连接，mp9的漏极和mn8漏极、栅极相连接,mp12的栅极与自身漏极和mp11的栅极以mn11的漏极相连接，mp5的栅极与自身漏极和mp10栅极以mn13的漏极相连接，mp1栅极、mp4栅极、mn1栅极、mn3栅极均连接至差分输入负端vin，mp2栅极、mp3栅极、mn2栅极、mn4栅极均连接至差分输入正端vip，mp1漏极与mp3漏极以及mp13漏极和mp15源极相连接，mp2漏极与mp4漏极以及mp11漏极和mp16源极相连接，mn1与mn4以及mn16源极和mn14漏极相连接，mn2与mn3以及mn17源极和mn15漏极相连接，mn5源极、mn6源极、mn7源极、mn8源极、mn9源极、mn10源极均连接至地，mn5的漏极与mn10漏极以及mn3源极和nm4源极连接至mn11源极，mn7的漏极与mn9漏极以及mn1源极和nm2源极连接至mn13源极，mn9与mn10栅极相连接，mn13和nm11栅极相连接，mp13源极与mp14源极均连接至电源，mp13栅极、mp14栅极、mp15漏极均连接至电阻r4上端，mp15与mp16栅极均连接至mp20栅极，电阻r4下端与电阻r5上端相连接，mn15源极、nmosmn14源极均连接至地，mn15栅极、mn14栅极、mn17漏极均连接至电阻r5下端，mn17与mn16均连接至mn26，mp16漏极、mn16漏极、mp17栅极、mn19栅极相连接，mn17源极与mp18漏极和mn20栅极相连接，mn17漏极接地，mp18栅极与mp21相连接，mp18源极与mn20漏极均接电源，mn18栅极与mn25栅极相连接，mn18源极与mp19漏极相连接至地，mn18漏极与mn19源极和mp19栅极相连接，mp19漏极与mn20源极相连接。mp6和mp7尺寸比例为8:1，mn9和mn10尺寸比为8:1。mn6和mn5尺寸比例为1:3，mn8和mn7尺寸比为1:3，mp5和mp10尺寸比为1:3，mp12和mp11尺寸比为1:3。mp4和mp1尺寸比例为2:1，mp3和mp2的尺寸比例为2:1，mp8和mp4尺寸比例为2:1，mp9和mp1尺寸比例为2:1，mn3和mn1尺寸比例为2:1，mn4和mn2尺寸比例为2:1，mn11和mn3尺寸比例为2:1，mn13和mn1尺寸比例为2:1。
12.本发明具有输入动态范围大、线性度高等优点，与传统轨到轨运算放大器以及常规的跨导恒定设计方案相比，本发明既保证了输入级跨导为恒定值，又提高了输入级跨导的线性度，能够满足可变增益放大器、连续时间滤波器、单位增益缓冲器等电路模块的系统要求。
附图说明
13.图1本发明背景技术的传统轨到轨运算放大器输入级结构示意图。
14.图2基于电流自适应和交叉耦合的放大器差分输入级结构示意图。
15.图3本发明的大动态、高线性度模拟运算放大器整体电路结构示意图。
具体实施方式
16.下面结合附图，对本发明的进行详细描述。本发明的大动态、高线性模拟放大器包括偏置电路、放大器差分输入级、推挽输出级。与传统轨到轨放大器输入级(图1)相比，所述
中的放大器差分输入级(图2)采用互补差分对在保证大动态的同时，利用电流自适应技术降低了不同工作状态时输入跨导幅度的变化，并结合交叉耦合技术进一步提高了输入跨导的线性度。所述中的推挽输出级，采用共漏配置的ab类推挽结构实现了较高的输出效率和线性度。所述中的偏置电路由低压cascode结构电流镜组成，具有输出阻抗高，电流误差小特点。
17.图3为本发明中大动态、高线性度模拟放大器整体电路结构，具体的所述偏置电路包括电阻r1、r2、r3,nmos管mn21、mn22、mn23、mn24、mn23、mn24、mn25、mn26,pmos管mp20、mp21、p22、mp23；
18.所述放大器差分输入级包括pmos管mp1、mp2、mp3、mp4、mp5、mp6、mp7、mp8、管mp9、mp10、mp11、mp12、mp13、mp14、mp15、mp16,电阻r4,nmos管mn1、mn2、mn3、mn4、mn5、mn6、mn7、mn8、mn9、mn10、mn11、mn13、mn14、mn15、mn16、mn17,电阻r5；
19.所述推挽输出级包括pmos管mp17、mp18、mp19,nmos管mn18、mn19、mn20；其中电阻r1上端作为偏置电流输入端与nmos管mn22的栅极mn24的栅极相连接、电阻r1下端与mn22的漏极相连接，mn22的源极与mn21漏极相连接，mn21的源极与地相连接，mn23的源极与地相连接、漏极与mn24的源极相连接，nm24的漏极与电阻r2下端以及mnp20的栅极和mp23的栅极相连接，电阻r2上端与mp20的漏极以及mp21和mp22的栅极相连接，mp20源极与mp21的漏极相连接，mp21和mp22的源极均连接至电源，mp23的源极与mp22的漏极相连接,mp23漏极与电阻r3上端和mn25的栅极相连接，mn25的漏极电阻r3下端和mn26栅极相连接、源极与mn26的漏极相连接，mn26的源极与地相连接，mp5、mp6、mp7、mp10、mp11、mp12的源极均连接至电源，mp6和mp7的栅极均与mp21的栅极连接到一起，mp6的漏极与mp3源极、mp4源极、mp8源极和mp10的漏极相连接，mp7的漏极与mp1源极、mp2源极、mp9源极和mp11的漏极相连接，mp8栅极和mp9的栅极相连接、漏极和mn6的漏极、栅极相连接，mp9的漏极和mn8漏极、栅极相连接,mp12的栅极与自身漏极和mp11的栅极以mn11的漏极相连接，mp5的栅极与自身漏极和mp10栅极以mn13的漏极相连接，mp1栅极、mp4栅极、mn1栅极、mn3栅极均连接至差分输入负端vin，mp2栅极、mp3栅极、mn2栅极、mn4栅极均连接至差分输入正端vip，mp1漏极与mp3漏极以及mp13漏极和mp15源极相连接，mp2漏极与mp4漏极以及mp11漏极和mp16源极相连接，mn1与mn4以及mn16源极和mn14漏极相连接，mn2与mn3以及mn17源极和mn15漏极相连接，mn5源极、mn6源极、mn7源极、mn8源极、mn9源极、mn10源极均连接至地，mn5的漏极与mn10漏极以及mn3源极和nm4源极连接至mn11源极，mn7的漏极与mn9漏极以及mn1源极和nm2源极连接至mn13源极，mn9与mn10栅极相连接，mn13和nm11栅极相连接，mp13源极与mp14源极均连接至电源，mp13栅极、mp14栅极、mp15漏极均连接至电阻r4上端，mp15与mp16栅极均连接至mp20栅极，电阻r4下端与电阻r5上端相连接，mn15源极、nmosmn14源极均连接至地，mn15栅极、mn14栅极、mn17漏极均连接至电阻r5下端，mn17与mn16均连接至mn26，mp16漏极、mn16漏极、mp17栅极、mn19栅极相连接，mn17源极与mp18漏极和mn20栅极相连接，mn17漏极接地，mp18栅极与mp21相连接，mp18源极与mn20漏极均接电源，mn18栅极与mn25栅极相连接，mn18源极与mp19漏极相连接至地，mn18漏极与mn19源极和mp19栅极相连接，mp19漏极与mn20源极相连接。mp6和mp7尺寸比例为8:1，mn9和mn10尺寸比为8:1。mn6和mn5尺寸比例为1:3，mn8和mn7尺寸比为1:3，mp5和mp10尺寸比为1:3，mp12和mp11尺寸比为1:3。mp4和mp1尺寸比例为2:1，mp3和mp2的尺寸比例为2:1，mp8和mp4尺寸比例为2:1，mp9和mp1尺寸比例为2:1，mn3和mn1尺寸
比例为2:1，mn4和mn2尺寸比例为2:1，mn11和mn3尺寸比例为2:1，mn13和mn1尺寸比例为2:1。
20.本发明的工作原理：
21.偏置电路中各晶体管均工作在饱和区，采用cascode结构增加输出阻抗，降低晶体管沟道调制效应，减小电流输出误差，为模拟运算放大器提供偏置电流。
22.放大器差分输入级由mn1、mn2、mn3、mn4组成的nmos差分输入对，可以实现(v
dsat9,10
+v
thmn1
～4)～v
dd
的共模输入范围，由mp1、mp2、mp3、mp4组成的pmos差分输入对，可以实现v
ss
～(v
dd-v
dsat6,7-v
thmp1
～4),两个差分输入对组合起来可以达到v
ss
～v
dd
的共模输入范围，实现大动态的性能。另外当共模输入电平比较低的状态时，mn1、mn2、mn3、mn4组成的nmos差分输入对处于截止工作状态，晶体管mn9,mn10提供的尾电流分别流过mn13,mn11，经过1:3的镜像关系后mp11和mp10分别向由mp1、mp2、mp3、mp4组成的pmos差分输入对提供3倍的电流，另外mp6、mp7分别提供1倍电流，此时放大器差分输入对工作在4倍的电流下；同样当共模输入电压比较高状态时，由mp1、mp2、mp3、mp4组成的pmos差分输入对处于截止状态，此时由mn1、mn2、mn3、mn4组成的nmos差分输入对工作在4倍电流下，设计中通过设置pmos差分对和nmos差分对宽长比，保证两种状态下输入跨导值相等，即
23.g
mn
＝g
mp
＝gm24.当输入共模电平处于中间状态时，mn11、mn13、mp8、mp9截止工作，nmos输入差分对和pmos输入差分分别工作在1倍的电流下，此状态下放大器差分输入对跨导为：
[0025][0026]
电流自适应技术保证了放大器在共模输入电压范围内跨导值为恒定值，降低了跨导值的变化。
[0027]
另外设置mn1与mn2宽长比相同，mn3与mn4宽长比相同，mn1与mn3宽长比为1:2，mn9和mn10电流比为1:8，mp1与mnp宽长比相同，mp3与mp4宽长比相同，mp1与mp3宽长比为1:2，mp6和mp7电流比为1:8，从而实现利用交叉耦合技术消除输入跨导中的三阶系数，提升了模拟放大器线性度性能。
[0028]
推挽输出级工作于ab类模式下，mn20、mp19构成互补输出级，mp17和mn19使两个输出晶体管直接保持压差，消除交越失真的影响，提高模拟放大器的输出线性度。

技术特征：
1.一种大动态、高线性度的模拟放大器，其特征在于，包括偏置电路、放大器差分输入级、推挽输出级；所述偏置电路由电流镜管组成，为放大器差分输入级、推挽输出级提供偏置电压；所述放大器差分输入管采用互补折叠共源共栅结构实现轨到轨输入，利用电流自适应改善不同工作状态下放大器差分输入级跨导的变化，通过交叉耦合技术改善放大器差分输入级跨导的非线性；所述推挽输出级采用共漏配置的ab类推挽结构实现高线性输出；所述偏置电路包括电阻r1、r2、r3,nmos管mn21、mn22、mn23、mn24、mn23、mn24、mn25、mn26,pmos管mp20、mp21、p22、mp23；所述放大器差分输入级包括pmos管mp1、mp2、mp3、mp4、mp5、mp6、mp7、mp8、管mp9、mp10、mp11、mp12、mp13、mp14、mp15、mp16,电阻r4,nmos管mn1、mn2、mn3、mn4、mn5、mn6、mn7、mn8、mn9、mn10、mn11、mn13、mn14、mn15、mn16、mn17,电阻r5；所述推挽输出级包括pmos管mp17、mp18、mp19,nmos管mn18、mn19、mn20；其中电阻r1上端作为偏置电流输入端与nmos管mn22的栅极mn24的栅极相连接、电阻r1下端与mn22的漏极相连接，mn22的源极与mn21漏极相连接，mn21的源极与地相连接，mn23的源极与地相连接、漏极与mn24的源极相连接，nm24的漏极与电阻r2下端以及mnp20的栅极和mp23的栅极相连接，电阻r2上端与mp20的漏极以及mp21和mp22的栅极相连接，mp20源极与mp21的漏极相连接，mp21和mp22的源极均连接至电源，mp23的源极与mp22的漏极相连接,mp23漏极与电阻r3上端和mn25的栅极相连接，mn25的漏极电阻r3下端和mn26栅极相连接、源极与mn26的漏极相连接，mn26的源极与地相连接，mp5、mp6、mp7、mp10、mp11、mp12的源极均连接至电源，mp6和mp7的栅极均与mp21的栅极连接到一起，mp6的漏极与mp3源极、mp4源极、mp8源极和mp10的漏极相连接，mp7的漏极与mp1源极、mp2源极、mp9源极和mp11的漏极相连接，mp8栅极和mp9的栅极相连接、漏极和mn6的漏极、栅极相连接，mp9的漏极和mn8漏极、栅极相连接,mp12的栅极与自身漏极和mp11的栅极以mn11的漏极相连接，mp5的栅极与自身漏极和mp10栅极以mn13的漏极相连接，mp1栅极、mp4栅极、mn1栅极、mn3栅极均连接至差分输入负端vin，mp2栅极、mp3栅极、mn2栅极、mn4栅极均连接至差分输入正端vip，mp1漏极与mp3漏极以及mp13漏极和mp15源极相连接，mp2漏极与mp4漏极以及mp11漏极和mp16源极相连接，mn1与mn4以及mn16源极和mn14漏极相连接，mn2与mn3以及mn17源极和mn15漏极相连接，mn5源极、mn6源极、mn7源极、mn8源极、mn9源极、mn10源极均连接至地，mn5的漏极与mn10漏极以及mn3源极和nm4源极连接至mn11源极，mn7的漏极与mn9漏极以及mn1源极和nm2源极连接至mn13源极，mn9与mn10栅极相连接，mn13和nm11栅极相连接，mp13源极与mp14源极均连接至电源，mp13栅极、mp14栅极、mp15漏极均连接至电阻r4上端，mp15与mp16栅极均连接至mp20栅极，电阻r4下端与电阻r5上端相连接，mn15源极、nmosmn14源极均连接至地，mn15栅极、mn14栅极、mn17漏极均连接至电阻r5下端，mn17与mn16均连接至mn26，mp16漏极、mn16漏极、mp17栅极、mn19栅极相连接，mn17源极与mp18漏极和mn20栅极相连接，mn17漏极接地，mp18栅极与mp21相连接，mp18源极与mn20漏极均接电源，mn18栅极与mn25栅极相连接，mn18源极与mp19漏极相连接至地，mn18漏极与mn19源极和mp19栅极相连接，mp19漏极与mn20源极相连接。2.如权利1所述大动态、高线性度的模拟放大器，其特征在于，mp6和mp7尺寸比例为8:1，mn9和mn10尺寸比为8:1。3.如权利1所述大动态、高线性度的模拟放大器，其特征在于，mn6和mn5尺寸比例为1:
3，mn8和mn7尺寸比为1:3，mp5和mp10尺寸比为1:3，mp12和mp11尺寸比为1:3。4.如权利1所述大动态、高线性度的模拟放大器，其特征在于，mp4和mp1尺寸比例为2:1，mp3和mp2的尺寸比例为2:1，mp8和mp4尺寸比例为2:1，mp9和mp1尺寸比例为2:1，mn3和mn1尺寸比例为2:1，mn4和mn2尺寸比例为2:1，mn11和mn3尺寸比例为2:1，mn13和mn1尺寸比例为2:1。

技术总结
本发明公开了一种大动态、高线性度的模拟放大器，本发明的模拟放大器依次包括偏置电路、放大器差分输入级、推挽输出级。所述偏置电路为放大器差分输入级、推挽输出级提供偏置电流；放大器差分输入级采用互补折叠共源共栅结构实现轨到轨输入，利用电流自适应改善不同工作状态下放大器差分输入级跨导的变化，通过交叉耦合技术改善放大器差分输入级跨导的线性度；采用AB类推挽结构实现放大器高线性输出级。本发明具有输入动态范围大、线性度高的特点，能够用于可变增益放大器、连续时间滤波器、单位增益缓冲器等电路中。单位增益缓冲器等电路中。单位增益缓冲器等电路中。


技术研发人员：牛海昆
受保护的技术使用者：北京汇芯通电子科技有限公司
技术研发日：2023.04.27
技术公布日：2023/8/21