FINFET功率半导体设备的制作方法

finfet功率半导体设备
1.优先权声明
2.本技术要求于2020年12月1日提交的序列号为17/108,505的美国专利申请的优先权，该美国专利申请的公开内容通过引用整体并入本文。
技术领域
3.本发明涉及半导体设备，更具体地涉及功率半导体设备。


背景技术：

4.功率半导体设备用于携带大电流并支持高电压。多种功率半导体设备在本领域中是已知的，包括例如功率金属绝缘体半导体场效应晶体管(“misfet”，包括金属氧化物半导体fet(“mosfet”))、双极结型晶体管(“bjt”)、绝缘栅双极晶体管(“igbt”)、结势垒肖特基二极管、栅极关断晶体管(“gto”)、mos控制晶闸管和各种其它设备。这些功率半导体设备一般由宽带隙半导体材料制成，例如碳化硅(“sic”)或基于iii族氮化物(例如，氮化镓(“gan”))的半导体材料。在本文中，宽带隙半导体材料是指带隙大于大约1.40ev(例如，大于大约2ev)的半导体材料。
5.常规的功率半导体设备通常具有半导体衬底，该半导体衬底具有第一导电类型(例如，n型衬底)，其上形成具有第一导电类型(例如，n型)的外延层结构。该外延层结构的一部分(其可以包括一个或多个单独的层)用作功率半导体设备的漂移层或漂移区域。该设备通常包括“有源区域”，其包括一个或多个具有结(例如p-n结)的“单位单元”结构。有源区域可以形成在漂移区域上和/或漂移区域中。有源区域充当主结，用于在反向偏置方向上阻断电压并在正向偏置方向上提供电流流动。功率半导体设备还可以在与有源区域相邻的终端区域中具有边缘终端。一个或多个功率半导体设备可以形成在衬底上，并且每个功率半导体设备通常将具有其自己的边缘终端。在衬底被完全处理之后，所得结构可以被切割以分离单独的边缘端接的功率半导体设备。
6.功率半导体设备可以具有单位单元构造，其中有源区域的大量单独的单位单元结构并联电连接以用作单个功率半导体设备。在高功率应用中，这种功率半导体设备可以包括在单个芯片或“管芯”中实现的数千或数万个单位单元。管芯或芯片可以包括其中制造电子电路元件的一小块半导体材料或其它衬底。
7.功率半导体设备可以具有横向结构或垂直结构。在具有横向结构的设备中，设备的端子(例如，功率mosfet设备的漏极端子、栅极端子和源极端子)位于半导体层结构的同一主表面(例如，顶部或底部)上。相比之下，在具有垂直结构的设备中，在半导体层结构的每个主表面上提供至少一个端子(例如，在垂直mosfet设备中，源极可以在半导体层结构的顶表面上并且漏极可以在半导体层结构的底表面上)。半导体层结构可以包括或可以不包括底层衬底。在本文中，术语“半导体层结构”是指包括一层或多层(例如，半导体衬底和/或半导体外延层)的结构。
8.功率半导体设备被设计为阻断(在正向或反向阻断状态下)大电压和/或电流或使
大电压和/或电流通过(在正向操作状态下)。例如，在阻断状态下，功率半导体设备可以被设计为承受数百或数千伏特的电位。当施加的电压接近或超过设备被设计为阻断的电压水平时，非平凡水平的电流(称为泄漏电流)可以开始流过功率半导体设备。设备的阻断能力尤其可以随漂移区域的掺杂密度/浓度和厚度而变化。泄漏电流也可以由于其它原因而出现，诸如边缘终端和/或设备的主要结的故障。如果施加到设备的电压增加到超过击穿电压达到临界水平，那么增加的电场会导致半导体设备内电荷载流子的不可控和不期望的失控生成，从而导致称为雪崩击穿的状况。


技术实现要素：

9.根据一些实施例，一种功率半导体设备包括包含宽带隙半导体材料的半导体层结构。半导体层结构包括第一导电类型的漂移区域和从漂移区域突出的多个鳍结构。鳍结构包括第一导电类型的相应源极区域以及在相应源极区域和漂移区域之间的相应沟道区域。
10.在一些实施例中，漂移区域可以包括第一掺杂剂浓度，并且相应沟道区域可以包括小于第一掺杂剂浓度的第二掺杂剂浓度。
11.在一些实施例中，相应源极区域可以包括大于第一和第二掺杂剂浓度的第三掺杂剂浓度。
12.在一些实施例中，相应沟道区域可以包括具有第二掺杂剂浓度的第一导电类型的区域。
13.在一些实施例中，相应沟道区域可以包括具有第二掺杂剂浓度的第二导电类型的阱区域。
14.在一些实施例中，可以在半导体层结构的衬底和鳍结构之间的漂移区域的部分中提供第二导电类型的屏蔽区域。
15.在一些实施例中，屏蔽区域的相应边界可以与鳍结构的相应侧壁基本对准。
16.在一些实施例中，相应沟道区域可以是第一沟道区域，并且第二沟道区域可以在屏蔽区域和漂移区域的表面之间提供，鳍结构从漂移区域的该表面突出。
17.在一些实施例中，第一导电类型的相应被掩埋区域可以在屏蔽区域之间的漂移区域的部分中提供。相应被掩埋区域可以包括比漂移区域更高的掺杂剂浓度。
18.在一些实施例中，屏蔽区域可以在鳍结构中的相邻鳍结构之间横向延伸。
19.在一些实施例中，屏蔽区域可以连接到鳍结构中的相邻鳍结构之间的电接地。
20.在一些实施例中，屏蔽区域的相应边界可以从鳍结构的相应侧壁偏移。
21.在一些实施例中，相应沟槽可以延伸到鳍结构之间的漂移区域中。相应沟槽可以从鳍结构的相应侧壁偏移，并且屏蔽区域可以沿着相应沟槽的底表面延伸。
22.在一些实施例中，屏蔽区域可以包括与宽带隙半导体材料不同的半导体材料。在一些实施例中，宽带隙半导体材料可以是碳化硅，并且屏蔽区域可以是多晶硅。
23.在一些实施例中，鳍结构中的相应鳍结构的相对侧上的屏蔽区域可以是不对称的。
24.在一些实施例中，相应沟道区域可以具有第一导电类型并且可以在其中没有p-n结。
25.在一些实施例中，鳍结构可以沿着第一方向彼此分开。鳍结构在第一方向上可以
具有大约2微米(μm)或更小的相应宽度。
26.在一些实施例中，栅极结构可以分别在鳍结构的至少一个侧壁上提供。相应沟道区域可以被配置为响应于施加到栅极结构的电压而遍及鳍结构的相应体积的大部分在相应源极区域和漂移区域之间传导电流。
27.在一些实施例中，鳍结构可以从半导体层结构的表面突出，并且鳍结构可以沿着表面沿着第一方向和第二方向彼此分开。
28.根据一些实施例，一种功率半导体设备包括包含宽带隙半导体材料的半导体层结构。半导体层结构包括第一导电类型的漂移区域和从漂移区域突出的多个鳍结构。鳍结构包括第一导电类型的相应源极区域以及在相应源极区域和漂移区域之间的相应沟道区域。栅极结构分别在鳍结构的至少一个侧壁上提供。相应沟道区域被配置为响应于施加到栅极结构的电压而遍及鳍结构的相应体积的大部分在相应源极区域和漂移区域之间传导电流。
29.在一些实施例中，相应沟道区域可以被配置为遍及鳍结构的相应体积的基本上全部传导电流。
30.在一些实施例中，相应沟道区域可以具有第一导电类型并且可以在其中没有p-n结。
31.在一些实施例中，相应沟道区域可以包括第二导电类型的阱区域。
32.在一些实施例中，漂移区域可以包括第一掺杂剂浓度，并且相应沟道区域可以包括小于第一掺杂剂浓度的第二掺杂剂浓度。
33.在一些实施例中，相应源极区域可以包括大于第一和第二掺杂剂浓度的第三掺杂剂浓度。
34.在一些实施例中，可以在半导体层结构的衬底和鳍结构之间的漂移区域的部分中提供第二导电类型的屏蔽区域。
35.在一些实施例中，相应沟道区域可以是第一沟道区域，并且第二沟道区域可以在屏蔽区域和漂移区域的表面之间提供，鳍结构从漂移区域的该表面突出。
36.在一些实施例中，屏蔽区域的相应边界可以与鳍结构的相应侧壁基本对准或从鳍结构的相应侧壁偏移。
37.根据一些实施例，一种功率半导体设备包括包含宽带隙半导体材料的半导体层结构。半导体层结构包括第一导电类型的漂移区域和从半导体层结构的表面突出的多个鳍结构。鳍结构包括第一导电类型的相应源极区域以及在相应源极区域和漂移区域之间的相应沟道区域。鳍结构沿着表面沿着第一和第二方向彼此分开。
38.在一些实施例中，栅极结构可以分别在鳍结构的至少一个侧壁上提供。相应沟道区域可以被配置为响应于施加到栅极结构的电压而遍及鳍结构的相应体积的大部分在相应源极区域和漂移区域之间传导电流。
39.在一些实施例中，第一方向可以基本上垂直于第二方向。鳍结构可以具有沿着第一方向的相应宽度和沿着第二方向的相应长度。
40.在一些实施例中，相应宽度沿着第一方向可以是大约2微米(μm)或更小。
41.在一些实施例中，漂移区域可以包括第一掺杂剂浓度，并且相应沟道区域可以包括小于第一掺杂剂浓度的第二掺杂剂浓度。
42.在一些实施例中，相应沟道区域可以具有第一导电类型并且可以在其中没有p-n
结。
43.在一些实施例中，相应沟道区域可以包括第二导电类型的阱区域。
44.在一些实施例中，可以在鳍结构下方的漂移区域的部分中提供第二导电类型的屏蔽区域。
45.在一些实施例中，屏蔽区域的相应边界可以与鳍结构的相应侧壁基本对准或从鳍结构的相应侧壁偏移。
46.根据一些实施例的其它设备、装置和/或方法在查看以下附图和详细描述后对于本领域技术人员将变得清楚。作为上述实施例的任何和所有组合的附加，所有此类附加实施例都旨在被包括在本描述中、在本发明的范围内，并由所附权利要求保护。
附图说明
47.图1a是图示具有平面晶体管结构的垂直功率半导体设备的示例的示意性横截面图。
48.图1b是图示具有沟槽结构的垂直功率半导体设备的示例的示意性横截面图。
49.图2a、2b和2c是图示根据本发明一些实施例的功率半导体设备的单位单元结构的横截面图。
50.图3a和3b是图示根据本发明一些实施例的包括屏蔽区域和平行沟道区域的功率半导体设备的单位单元结构的横截面图。
51.图4a是图示根据本发明一些实施例的包括屏蔽区域的功率半导体设备的单位单元结构的平面图。图4b和4c分别是沿着图4a的线b-b'和c-c'截取的横截面图。
52.图5是图示根据本发明一些实施例的包括屏蔽区域和重掺杂jfet区域的功率半导体设备的单位单元结构的横截面图。
53.图6是图示根据本发明一些实施例的包括偏移屏蔽区域的功率半导体设备的单位单元结构的横截面图。
54.图7是图示根据本发明一些实施例的包括在深沟槽区域中的偏移屏蔽区域的功率半导体设备的单位单元结构的横截面图。
55.图8是图示根据本发明的一些实施例的包括在深沟槽区域中形成的偏移多晶硅屏蔽区域的功率半导体设备的单位单元结构的横截面图。
56.图9是图示根据本发明一些实施例的包括不对称屏蔽区域的功率半导体设备的单位单元结构的横截面图。
57.图10是图示根据本发明的一些实施例的包括在沟道区域下方的漂移区域的部分中的附加的较窄屏蔽区域的功率半导体设备的单位单元结构的横截面图。
58.图11是图示根据本发明的一些实施例的包括在沟道区域下方的漂移区域的部分中的较宽屏蔽区域的功率半导体设备的单位单元结构的横截面图。
59.图12是图示根据本发明一些实施例的包括相反导电类型阱区域的功率半导体设备的单位单元结构的横截面图。
60.图13是图示根据本发明一些实施例的功率半导体设备中的连续鳍结构的透视图。
61.图14是图示根据本发明一些实施例的功率半导体设备中的岛状或柱状鳍结构的透视图。
62.图15a、15b、15c、15d和15e是图示根据本发明一些实施例的包括屏蔽区域和屏蔽连接图案的功率半导体设备中的鳍结构的平面图。
具体实施方式
63.包括mosfet晶体管的垂直功率半导体设备可以使用几种不同的宽带隙半导体结构来实现。例如，平面mosfet结构可以包括标准栅极电极设计，其中晶体管的栅极电极在半导体层结构的顶部上形成。沟槽mosfet结构可以包括埋入半导体层结构内的沟槽中的栅极电极，并且也可以被称为栅极沟槽mosfet。这些垂直功率半导体设备结构利用p-n结势垒和掺杂的阱区域的反型来提供在垂直方向上从源极到漏极的电子流。虽然本文以示例的方式参考具体导电类型(即，n型和p型)的区域进行了描述和说明，但是将理解的是，根据本发明的实施例在任何所示示例中的区域的导电类型都可以反转(即，p型和n型)。
64.图1a和1b是图示垂直功率半导体设备的示例的示意性横截面图，分别被示为平面mosfet 100a和沟槽mosfet 100b的单位单元。如图1a和1b中所示，功率mosfet 100a、100b各自包括重掺杂(例如，n
+
)n型衬底110，例如碳化硅衬底。例如通过外延生长在衬底110上提供轻掺杂(例如，n-)n型漂移层或区域120。在一些实施例中，n型漂移区域120的一部分可以包括具有比漂移区域120更高的掺杂或掺杂剂浓度的n型电流扩散层(“csl”)130。适度掺杂的p型层(例如，通过外延生长或注入)在漂移区域120上形成并且用作设备100a、100b的阱区域(或“p阱”)170。例如经由离子注入在阱区域170的上部部分中形成重掺杂n
+
源级区域160。衬底110、漂移区域120(包括电流扩散层130)、定义阱区域170的适度掺杂的p型层以及源极区域160，连同在其中形成的各种区域/图案，被包括在半导体层结构106中。在漂移区域120、阱区域170和源极区域160的部分上形成栅极绝缘层，例如氧化物层182a、182b(统称为182)。在栅极氧化物层182上形成栅极电极(或“栅极”)184a、184b(统称为184)。
65.更特别地，在图1a的平面mosfet 100a中，栅极氧化物层182a在漂移区域120、阱区域170和源极区域160的与半导体层结构106的表面相邻的部分上形成，并且栅极184a在沿着结构106的表面延伸的栅氧化物层182a上形成。通过阱170和栅极184a下方的漂移区域120的部分定义用于每个平面mosfet 100a单位单元的晶体管沟道区域178a(具有由虚线箭头所示的传导)。例如，平面sic mosfet的反型沟道178a可以在sic的si面上。
66.在图1b的沟槽mosfet 100b中，栅极沟槽180被形成为从半导体层结构106的表面延伸到漂移区域120中，栅极氧化物层182a在栅极沟槽180的侧壁和底表面上形成，并且栅极184b在栅极氧化物层182a上形成以填充沟槽180。每个沟槽mosfet 100b单位单元的晶体管沟道区域178b(具有由虚线箭头所示的传导)定义为沿着栅极沟槽180的侧壁垂直地通过阱170。例如，沟槽sic mosfet的反型沟道178b可以沿着沟槽的侧壁，在sic的a面或m面上。
67.图1b的沟槽mosfet 100b还包括栅极沟槽180下面的深屏蔽图案140以便降低栅极绝缘层182b中的电场水平，特别是在电场水平可能更为集中的栅极沟槽180的拐角处。深屏蔽图案140包括具有与阱区域170相同的导电类型(在本示例中为p型)但具有更大的掺杂剂浓度的高掺杂半导体层。
68.当用碳化硅或其它宽带隙半导体材料制造沟槽式垂直功率设备时，形成不同掺杂特点的区域会带来挑战。用n型和/或p型掺杂剂掺杂半导体材料的方法包括(1)在其生长期间掺杂半导体材料，(2)将掺杂剂扩散到半导体材料中，和(3)使用离子注入来选择性地在
半导体材料中注入掺杂剂。但是，当在外延生长期间掺杂碳化硅时，掺杂剂往往会不均匀地累积，因此掺杂剂浓度可能变化(例如，达
±
15％)，这会对设备操作和/或可靠性产生负面影响。此外，在碳化硅、氮化镓和各种宽带隙半导体设备中通过扩散进行掺杂会是困难的，因为n型和p型掺杂剂在这些材料中往往不能良好的扩散(或根本不扩散)，即使在高温下也是如此。本文主要参考离子注入以形成具有不同掺杂特点的区域来描述实施例，但是将理解的是，本发明的实施例不限于此。
69.仍然参考图1a和1b，可以在栅极184上形成金属间介电(imd)层186，并且可以在源极区域160上形成源极接触190。在一些实施例中，源极接触190可以是欧姆金属。漏极接触192在衬底110的下表面上形成。栅极接触(未示出)可以在每个栅极电极184上形成。
70.在图1a和1b的mosfet 100a和100b中，沟道区域178a和178b可以通过如下来定义：形成第一导电类型(例如，n型)的漂移区域120，在漂移区域120中或其上形成不同/相反的第二导电类型(例如，p型)的阱区域17，以及在阱区域170上形成第一导电类型的源极区域160。阱区域170和/或源极区域160可以通过离子注入或外延生长在漂移区域120上形成，并且mosfet 100a、100b的导通状态操作依赖于阱区域170的反型。
71.一些基于sic的垂直功率半导体设备，诸如图1a和1b的平面和沟槽mosfet 100a和100b，可以固有地具有较低的特定导通电阻，特别是在通过在栅极沟槽的侧壁上形成沟道实现的具有相对窄的单位单元节距的实施方式中。此外，沟槽mosfet中栅极沟槽侧壁上(例如，沿着sic的a面或m面)的沟道迁移率可以比平面mosfet中(例如，沿着sic的si面)的高大约2-4倍，这会导致电流密度增加。但是，如上所述，一些常规的沟槽mosfet的导通状态操作可以利用反型沟道中(例如，在n-mosfet的情况下，在p阱的与栅极相邻的部分中)相对窄的局部化的载流子密度用于漏极到源极电流传导。
72.本发明的实施例涉及垂直功率半导体设备，诸如mosfet、igbt和相关的功率半导体设备，与一些传统的平面和/或沟槽功率半导体设备相比，垂直功率半导体设备可以实现更高的沟道载流子密度和更低的沟道特定导通电阻。特别地，可以通过在沟道区域中实现体积载流子分布来增加载流子密度，在一些实施例中使用台面或鳍状半导体结构(本文中一般称为鳍结构)，该结构定义具有被配置为遍及它们的相应体积的大部分(或直至基本上全部)传导电流(在本文中也称为体积电流流动或传导)的维度的导通状态传导区域。例如，鳍结构可以具有小于大约1微米(例如，小于大约500纳米)的宽度维度(例如，沿着相邻鳍结构之间的分开的方向)。附加地或可替代地，鳍结构可以在两个方向上(例如，沿着半导体层结构的表面在宽度和长度方向上)彼此分开，从而定义例如阵列中的岛状鳍结构。在一些实施例中，鳍结构可以定义无结沟道区域。如本文所使用的，无结沟道区域可以通过响应于施加的电压的沟道区域的控制而在导通(传导)和关断(非传导)状态之间切换，而不存在p-n结或形成反型层沟道。例如，在没有施加电场的情况下，无结沟道区域的掺杂剂浓度可能不足以传导，但可以响应于施加的电场而允许电子累积和传导。
73.本发明实施例中的半导体结构可以由此提高沟道载流子密度，并因此降低功率半导体设备中的沟道特定导通电阻。降低的传导和开关损失可以允许设备响应于高频、低至中等电压(例如，大约650v至大约1200v)功率应用而反型，同时降低对无源组件的要求。即，随着实现较高的频率及较低的电阻和损失，可以简化其它电路元件(例如，电容器和/或电感器(用于匹配网络或其它)、散热器等)。因此，本发明的实施例可以提供减轻的重量、较低
的成本以及简单或较低复杂性的冷却效果。而且，由于鳍结构的维度被设计为提供体积电流流动(并且在一些实施例中没有相反导电类型的阱区域)，因此可以增加设备的每单位面积的鳍结构的数量，从而与某些现有设备相比，改善功率半导体设备的按面积或占地面积的整体传导。
74.因此，本发明的实施例可以提供包括利用导通状态传导区域提供降低特定导通电阻的体积载流子分布的布局和设计布置的功率半导体设备，在一些实施例中具有无结导通状态操作(例如，具有没有p-n结的沟道区域)。本文所述的进一步实施例提供可以允许工艺灵活性的屏蔽区域和/或相关注入方法。
75.图2a和2b是图示根据本发明一些实施例的功率半导体设备的单位单元结构的横截面图。特别地，图2a图示了功率半导体设备的示例无结结构，而图2b图示了图2a的示例结构中的电子流。如所指出的，根据本发明的实施例，任何所示示例中的区域的导电类型都可以反转(即，p型和n型)。
76.如图2a和2b中所示，示例垂直功率半导体设备，被示为功率mosfet 200(本文也称为finfet)的单位单元，包括由宽带隙半导体材料(例如，碳化硅)形成的第一导电类型(例如，n型)的衬底210。衬底210可以定义设备200的漏极区域。第一导电类型的漂移层或区域220例如通过外延生长在衬底210上提供。漂移区域220可以掺杂有第一导电类型的杂质(例如，对于n型漂移区域，氮(n)或磷(p))，并且可以具有大约5
×
10
14
至5
×
10
17
原子/cm3(例如，大约5
×
10
15
至5
×
10
16
，大约8
×
10
15
至2
×
10
16
原子/cm3，或大约9
×
10
15
至1
×
10
16
原子/cm3)的掺杂剂浓度。
77.包括第一导电类型的轻掺杂(例如，n-)部分或区域的台面或鳍状结构275从漂移区域220突出。鳍结构275可以掺杂有第一导电类型的掺杂剂(例如，n型杂质)，并且可以具有大约1
×
10
14
至8
×
10
16
原子/cm3(例如，大约5
×
10
14
至5
×
10
16
原子/cm3，大约1
×
10
15
至1
×
10
16
原子/cm3，或大约1
×
10
15
至5
×
10
15
原子/cm3)的掺杂剂浓度。鳍结构275定义了用于mosfet 200的沟道区域或导通状态传导区域278。因此，在一些实施例中，沟道区域278的掺杂剂浓度比漂移区域220的掺杂剂浓度小，例如，小大约10倍或更多。
78.第一导电类型的重掺杂(例如，n
+
)源极区域260例如经由离子注入在鳍结构275的上部部分中形成。源极区域260可以掺杂有n型杂质，并且可以具有大约5
×
10
18
至5
×
10
21
原子/cm3(例如，大约8
×
10
18
至1
×
10
21
原子/cm3，大约1
×
10
19
至5
×
10
20
原子/cm3，或大约5
×
10
19
至1
×
10
20
原子/cm3)的掺杂剂浓度。即，在一些实施例中，源极区域260的掺杂剂浓度比漂移区域220的掺杂剂浓度高，例如高大约10倍或更多。源极区域260可以延伸到鳍结构275的相应拐角。即，源极区域260可以在相邻栅极沟槽280之间沿着鳍结构275的周边或在鳍结构275的相对边缘之间连续延伸。鳍结构275因此包括第一导电类型的源极区域260以及在源极区域260和漂移区域220之间垂直延伸的沟道区域278，使得源极区域260与漂移区域220相对的堆叠在沟道区域278上。衬底210、漂移区域220和鳍结构275，连同形成在其中的各种区域/图案一起，包括在半导体层结构206中。
79.台面或鳍状半导体结构275提供增强的载流子密度和特定导通电阻降低。虽然未在图2a和2b中示出，但也可以提供反向(reverse)操作屏蔽区域。半导体层结构206可以在衬底210上外延生长。在示例mosfet 200中，半导体层结构206包括但不限于：(i)(例如，n型)外延层220以在实现(例如，p型)屏蔽区域(例如，图3至16中所示)时支持反向阻断电压，
(ii)定义沟道区域278的轻掺杂(例如，n-)台面或鳍结构275，以及(iii)在沟道区域278的顶部部分上的重掺杂(例如，n-)源极区域260。
80.可以使用沟槽蚀刻工艺来蚀刻外延层/漂移区域220的部分以在其中定义多个栅极沟槽280。窄鳍结构275可以在相邻栅极沟槽280的侧壁之间定义，使得鳍结构275从漂移区域220突出。鳍结构275可以沿着半导体层结构206的表面连续延伸(例如，如图13中的条带状鳍275'所示)，或者可以沿着表面不连续地延伸(例如，如图14中的柱状鳍275”所示)。栅极绝缘层282在鳍结构275的至少一个侧壁上(在图2a和2b中示为沿着相对的侧壁)形成，并且栅极电极或栅极284沿着鳍结构275的至少一个侧壁形成，其间具有栅极绝缘层282。栅极绝缘层282及其上的栅极284在本文中可以统称为栅极结构。金属间介电(imd)层286可以在栅极284上形成以暴露源极区域260的表面，并且源极接触290可以在源极区域260上形成。在一些实施例中，源极接触290可以是欧姆金属。漏极接触292可以在衬底210的下表面上形成。可以在每个栅极电极284上形成栅极接触(未示出)。
81.用于每个沟槽mosfet 200单位单元的晶体管沟道区域278(电流/电子流的传导由图2b中的虚线箭头所示)在鳍结构275中垂直定义。例如，在mosfet 200基于sic的实施例中，沟道278可以沿着sic的a面或m面。
82.本发明的一些实施例可以在鳍结构275中实现体积载流子分布。特别地，在图2a和2b中，鳍结构275沿着鳍结构275彼此间隔开的方向(例如，x方向)的宽度可以足够窄以允许耗尽鳍结构275中的轻掺杂n型沟道区域278，并在没有偏置电压施加到栅极284时防止电流传导。在一些实施例中，鳍结构275可以具有大约35纳米(nm)至大约5微米(μm)的相应宽度，例如，大约50nm至大约2μm，或大约100nm至大约1μm。在一些实施例中，鳍结构275可以具有小于大约500nm的相应宽度或大约300nm或更小的宽度，例如，大约50至200nm的宽度。因此，图2a和2b的mosfet 200在没有向栅极284施加电压的情况下处于“关断”状态。鳍结构275还可以具有大约300nm至大约3.5μm的相应高度(例如，在z方向上)，例如，大约200nm至大约3μm，或大约500nm至大约1.5μm的高度。
83.mosfet 200可以通过向栅极284施加足够的电压(超过阈值电压)来“导通”，这将导致沿着栅极绝缘层282和鳍结构275的侧壁处的半导体之间的界面(例如，在氧化物-半导体界面处)的电子累积，以用于源极区域260和漏极区域292之间的导通。如图2b所示，施加超过阈值电压的栅极电压产生沟道278，用于在施加到漏极292的偏置电压下遍及鳍结构275的相应体积的大部分(或直至基本上全部)传导电流。即，本文所述的鳍结构275的一个或多个维度和/或掺杂剂浓度可以被配置为提供遍及每个鳍结构275的体积的大部分(例如，超过50％、超过75％或直至全部)的载流子分布或电流流动。在一些实施例中，定义在半导体层结构206的鳍结构275中的沟道278可以是无结的，即，没有p-n结。
84.虽然在图2a和2b中图示为包括在鳍结构275的顶表面和两个侧壁表面上的栅极结构282、284，但是将理解的是，本发明的实施例不限于这种配置，并且可以包括在鳍结构275的至少一个侧壁上提供栅极结构282、284的其它配置。例如，在一些实施例中，鳍结构275可以足够窄，使得可以使用鳍结构275的仅一个侧壁上的栅极结构282、284来实现体积传导。在一些实施例中，栅极结构282'、284'可以在鳍结构275的相对侧壁上提供，并且鳍结构275的顶表面可以没有栅极电极284'和/或栅极绝缘层282'，如图2c中所示。鳍结构275的相对侧壁上的栅极284、284'可以在鳍结构275外部的设备200'的部分中电连接。即，虽然主要图
示为包括在鳍结构275的三个表面上延伸的栅极结构282、284，但是至少鳍结构275的顶表面可以没有栅极284，其中栅极284的电连接在鳍结构275外部的设备区域中。
85.示例功率mosfet 200图示了本发明的一些实施例的基本操作原理，但是本文描述的实施例可以包括超出图2a和2b中所示的那些的附加元件或区域。例如，一些实施例还可以包括在台面或鳍275下方的漂移区域220的部分中的与漂移区域220相同导电类型(但具有比漂移区域220更高的掺杂剂浓度)的电流扩散层csl。此外，本发明的实施例还可以包括用于反向电压操作的屏蔽区域，如图3至16的示例所示。
86.图3a和3b是图示根据本发明一些实施例的包括屏蔽区域和平行沟道区域的功率半导体设备的单位单元结构的横截面图。特别地，图3a的示例图示了具有与漂移区域相反导电类型的屏蔽区域的finfet结构，而图3b的示例图示了图3a的结构中的电子流，包括用于电流传导的平行沟道。
87.如图3a和3b中所示，被示为功率mosfet 300的单位单元的示例垂直功率半导体设备包括半导体层结构306。半导体层结构306包括类似于半导体层结构206的一层或多层。特别地，半导体层结构306包括由宽带隙半导体材料形成的第一导电类型(例如，n型)的衬底210、第一导电类型的漂移区域220(例如，通过外延生长)，以及从漂移区域220突出的包括第一导电类型的轻掺杂(例如，n-)部分或区域的台面或鳍状结构275。鳍结构275包括第一导电类型的重掺杂(例如，n
+
)源极区域260，以及源极区域260和漂移区域220之间的沟道区域278，沟道区域278的掺杂剂浓度小于漂移区域220的掺杂剂浓度。
88.半导体层结构306还包括漂移区域220中的第二导电类型(例如，p型)的反向操作屏蔽图案或区域340。特别地，finfet设备300包括在鳍结构275外部、在栅极沟槽280下方的漂移区域220的部分中的屏蔽区域340。屏蔽区域340具有与漂移区域220相反的导电类型(例如，p型)，并且被配置为支持反向阻断电压，在本文也称为提供反向阻断能力。屏蔽连接图案(未示出)可以连接到屏蔽区域340和源极接触290(例如，在设备300的顶部)以允许屏蔽区域340电接地。
89.可以通过注入过程形成屏蔽区域340，例如，通过在形成栅极绝缘层282和栅极电极284之前在栅极沟槽280的底表面中注入第二导电类型的掺杂剂(例如，用于p型屏蔽区域的铝(al)或硼(b))。例如，本文描述的屏蔽区域可以通过注入浓度在大约1
×
10
15
原子/cm3和1
×
10
20
原子/cm3之间(例如，1
×
10
17
原子/cm3以上)的p型掺杂剂来形成。屏蔽区域340的边界可以与鳍结构275的侧壁对准并且由与鳍结构275的宽度对应的间隙g分开。
90.在一些实施例中，屏蔽区域的掺杂剂浓度可以是基本均匀的。在一些实施例中，屏蔽区域的掺杂浓度可以是阶梯式或连续渐变的。例如，屏蔽区域340的第二导电类型掺杂剂的掺杂剂浓度可以沿着深度(即，朝着衬底210/在远离鳍结构275的方向上，例如，在z方向上)增加，这可以被提供以用于反向阻断操并保护氧化物免受沟槽下的场拥挤。
91.鳍结构275包括一个或多个维度和/或掺杂(如上文参考图2a和2b所讨论的)，使得沟道主体278被配置为在零偏置栅极条件下完全耗尽，从而定义常“关断”型设备300。mosfet 300可以通过向栅极284施加足够的电压(超过阈值电压)来“导通”，这将导致沿着栅极绝缘层282和鳍结构275的侧壁处的半导体材料之间的界面的电子累积。如图3b中所示，施加超过阈值电压的栅极电压会为体积电荷流创建沟道或导通状态传导区域278，即，在施加到漏极292的偏置电压下遍及鳍结构275的体积的大部分(或直至基本上全部)的电
流传导。例如，鳍结构275的沿着鳍结构275彼此间隔开的方向的宽度可以足够窄以允许在没有向栅极284施加偏置电压时耗尽轻掺杂n型沟道区域278，并响应于向栅极284施加超过阈值电压的电压而提供遍及鳍结构278的体积的大部分的载流子分布或电流流动。
92.在图3a和3b的示例设备300中，半导体层结构306不包括鳍结构275中的相反导电类型(例如，p-)掺杂阱或沟道区域。即，在一些实施例中，鳍结构275可以没有导电类型与漂移区域220相反的阱区域(即，没有p-n结或无结)，这可以提供与工艺或制造相关的优点，并且可以不受随机掺杂剂相关的波动的影响。利用导通状态下的体积多数载流子流，鳍结构275中的第一导电类型的掺杂剂浓度可以显著低于漂移区域220中的掺杂剂浓度(例如，低大约10倍或更多)，与一些常规的沟槽mosfet相比，导通状态下的体积多数载流子流可以帮助实现更高的载流子迁移率。
93.仍然参考图3a和3b，栅极沟槽280的底部处的栅极绝缘层282和漂移区域220顶部处的半导体之间的界面(例如，氧化物-半导体界面)可以是相对低掺杂的第二导电类型的区域，并且可以在响应于施加到(一个或多个)栅极电极284的电压的反型下用作平行导电沟道378。即，在一些实施例中，鳍结构275可以定义第一或主要沟道区域278，而屏蔽区域340和漂移区域220之间的p-n结可以定义第二或次级沟道区域378(用于两个沟道278和378的电流/电子流的传导由图3b中的虚线箭头示出)。在示例mosfet 300中，定义第一沟道区域278的鳍结构275没有p-n结，而鳍结构275外部的漂移区域220的一部分(例如，邻近鳍结构275的基部)包括定义第二沟道区域378的p-n结。
94.图4a是图示根据本发明一些实施例的包括屏蔽区域的功率半导体设备的单位单元结构的平面图。图4b和4c分别是沿着图4a的线b-b'和c-c'截取的横截面图。与图3a和3b相比，图4a-4c的示例图示了finfet结构，该结构具有与漂移区域相反导电类型的较宽屏蔽区域，并且没有平行传导沟道。
95.如图4a-4c中所示，被示为功率mosfet 400的单位单元的示例垂直功率半导体设备包括半导体层结构406。半导体层结构406包括类似于半导体层结构306的一层或多层。特别地，半导体层结构406包括第一导电类型(例如，n型)的衬底210和漂移区域220。鳍结构275从漂移区域220突出，并且包括较高掺杂剂浓度(例如，n
+
)源极区域260和在源极区域260和漂移区域220之间的第一导电类型的较低掺杂剂浓度(例如，n-)沟道区域278。鳍结构275包括一个或多个维度和/或掺杂浓度，使得沟道主体278被配置为在零偏置栅极条件下完全耗尽(从而定义常“关断”型设备400)，并且被配置为通过向栅极284施加足够的电压(超过阈值电压)来“开启”，在施加到漏极292的偏置电压下电流遍及鳍结构275的体积的大部分(或直至基本上全部)传导(在这个示例中，在鳍结构275中没有相反导电类型的阱或沟道区域)。
96.半导体层结构406还包括漂移区域220中的第二导电类型(例如，p型)的反向操作屏蔽区域440。特别地，finfet设备400包括在栅极沟槽280下方、在鳍结构275外部并且在相邻鳍结构275之间延伸的在漂移区域220的部分中的屏蔽区域440。屏蔽区域440可以由注入工艺定义，具有基本均匀的浓度或阶梯式或连续渐变，如上文参考图3a和3b所讨论的。屏蔽区域440的边界可以与鳍结构275的侧壁对准并且由与鳍275的宽度对应的间隙g分开。与图3a和3b的屏蔽区域340形成对比，屏蔽区域440连续延伸超过栅极绝缘层282以接触源极接触290。因此，finfet设备400不包括平行沟道378，并且源极接触290和屏蔽区域440之间的
电接触可以如图所示在单位单元内制成。屏蔽连接图案441可以在设备400的顶部处提供并且可以电连接到屏蔽区域440(例如，通过源极接触290)以允许屏蔽区域440电接地或连接到低侧电压。而且，虽然在图4a中被示为连续延伸遍及单位单元的区域，但是屏蔽区域440可以选择性地在单位单元的部分中提供，例如，在平面图中定义“条带”。屏蔽区域440条带同样可以连接到屏蔽连接图案441。
97.图5是图示根据本发明一些实施例的包括屏蔽区域和重掺杂jfet区域的功率半导体设备的单位单元结构的横截面图。特别地，图5图示了示例反向操作保护实施方式，其包括在第二导电类型的屏蔽区域之间的第一导电类型的埋入的高掺杂剂浓度区域以降低相邻栅极沟槽之间的漂移区域的上部部分(在本文中也称为“jfet区域”)中的电阻。
98.如图5中所示，被示为功率mosfet 500的单位单元的示例垂直功率半导体设备包括半导体层结构506。半导体层结构506包括类似于半导体层结构406的一层或多层。特别地，半导体层结构506包括第一导电类型(例如，n型)的衬底210和漂移区域220。鳍结构275从漂移区域220突出，并且包括较高掺杂剂浓度(例如，n
++
)源极区域260和在源极区域260和漂移区域220之间的第一导电类型的较低掺杂剂浓度(例如，n-)沟道区域278，鳍结构275具有一个或多个维度和/或掺杂浓度使得沟道主体278被配置为在施加到漏极292的偏置电压下遍及鳍结构275的体积的大部分(或直至基本上全部)传导电流(在这个示例中在鳍结构275中没有相反导电类型的阱或沟道区域)。
99.半导体层结构506还包括漂移区域220中的第二导电类型(例如，p型)的反向操作屏蔽区域540。特别地，finfet设备500包括在栅极沟槽280下方、在鳍结构275外部并且在相邻鳍结构275之间延伸的在漂移区域220的部分中的屏蔽区域540。屏蔽区域540可以由注入工艺定义，具有基本均匀的浓度或阶梯式或连续渐变，如上文所讨论的。屏蔽区域540的边界可以与鳍结构275的侧壁对准并由间隙g分开，在这个示例中间隙g与鳍275的宽度对应。屏蔽区域540连续延伸超出栅极绝缘层282以接触源极接触290以连接到单位单元内的电接地，这可以提供增加的可靠性和耐久性。
100.此外，可选的沟道延伸区域278e在栅极284下方横向延伸(例如，在x方向上)以定义更宽的沟道区域和/或进一步将栅极284与接地屏蔽区域540分开。沟道延伸区域278e同样具有小于漂移区域220的掺杂剂浓度的第一导电类型(例如，n-)的掺杂剂浓度，并且可以类似于沟道区域278的掺杂剂浓度。
101.在一些实施例中(例如，在图4a-4c的设备400中)，相邻栅极沟槽280之间的漂移区域220的上部部分(即，jfet区域)中的电阻可以由于栅极沟槽280下方的屏蔽区域540之间的相对窄的空间差异(由间隙g示出)而增加。因此，在如图5中所示的一些实施例中，mosfet 500还包括在jfet区域中(例如，在屏蔽区域540之间的间隙g中)的第一导电类型的更高掺杂剂浓度的(例如，n
+
)被掩埋区域530。被掩埋区域530的掺杂剂浓度高于漂移区域220的掺杂剂浓度(例如，在一些实施例中高大约10倍或更多)，这可以降低jfet区域中的寄生电阻。被掩埋区域530可以被更重地掺杂(例如，经由离子注入或在外延生长期间)以提供增加的掺杂浓度。例如，jfet区域530可以掺杂有n型杂质，并且可以具有大约1
×
10
15
至1
×
10
20
原子/cm3或大约1
×
10
16
至2
×
10
18
原子/cm3的掺杂剂浓度。在一些实施例中，jfet区域530的掺杂剂浓度可以小于源极区域260的掺杂剂浓度。
102.图6是图示根据本发明一些实施例的包括屏蔽区域的功率半导体设备的单位单元
结构的横截面图。特别地，图6图示了包括第二导电类型的屏蔽区域的示例反向操作保护实施方式，该屏蔽区域从栅极沟槽的边缘或鳍结构的侧壁偏离以降低jfet区域中的电阻。
103.如图6中所示，被示为功率mosfet 600的单位单元的示例垂直功率半导体设备包括半导体层结构606。半导体层结构606包括类似于半导体层结构406的一层或多层。特别地，半导体层结构506包括第一导电类型(例如，n型)的衬底210和漂移区域220。鳍结构275从漂移区域220突出，并且包括较高掺杂剂浓度(例如，n
+
)源极区域260和在源极区域260和漂移区域220之间的第一导电类型的较低掺杂剂浓度(例如，n-)沟道区域278，鳍结构275具有一个或多个维度和/或掺杂浓度使得沟道主体278被配置为在施加到漏极292的偏置电压下遍及鳍结构275的体积的大部分(或直至基本上全部)传导电流(在这个示例中，在鳍结构275中没有相反导电类型的阱或沟道区域)。
104.半导体层结构606还包括漂移区域220中的第二导电类型(例如，p型)的反向操作屏蔽区域640。特别地，finfet设备600包括在栅极沟槽280下方、在鳍结构275外部的漂移区域220的部分中的屏蔽区域640。屏蔽区域640的相应边界从鳍结构275的侧壁或相邻鳍结构275之间的栅极沟槽280的边缘偏离。屏蔽区域640可以由注入工艺定义，具有基本均匀的浓度或阶梯式或连续渐变，并且可以延伸超过栅极绝缘层282以接触源极接触290以连接到单位单元内的电接地，如上面所讨论的。
105.在图6的示例中，偏移屏蔽区域640由大于鳍结构275的宽度的间隙g'分开，从而降低屏蔽区域640之间的jfet区域630中的电阻。例如，屏蔽区域640可以通过注入工艺形成，该注入工艺在距栅极沟槽280的边缘的偏离处执行以增加间隙g'(并因此增加jfet区域630的尺寸)超过鳍275的宽度。增加的间隙g'可以降低jfet区域630中的寄生电阻，但是会增加栅极沟槽280的基部处的栅极绝缘层282的底部部分上的电场拥挤。在一些实施例中，屏蔽区域640的深度(相对于衬底210)和/或屏蔽区域640的掺杂剂浓度可以随着间隙g'加宽(即，随着屏蔽区域640的边界和栅极沟槽280的边缘之间的偏移量增加)而增加。更一般地，偏移屏蔽区域640之间的间隙g'可以不与鳍结构275的宽度或(一个或多个)其它维度对应。
106.图7是图示根据本发明一些实施例的包括偏移屏蔽区域的功率半导体设备的单位单元结构的横截面图。特别地，图7图示了包括第二导电类型的屏蔽区域的示例反向操作保护实施方式，该屏蔽区域既从栅极沟槽的边缘偏离又在比栅极沟槽延伸得更深(相对于衬底)的次级沟槽中提供。
107.如图7中所示，被示为功率mosfet 700的单位单元的示例垂直功率半导体设备包括半导体层结构706。半导体层结构706包括类似于半导体层结构606的一层或多层。特别地，半导体层结构706包括第一导电类型(例如，n型)的衬底210和漂移区域220。鳍结构275从漂移区域220突出，并且包括较高掺杂剂浓度(例如，n
+
)源极区域260和在源极区域260和漂移区域220之间的第一导电类型的较低掺杂剂浓度(例如，n-)沟道区域278，鳍结构275具有一个或多个维度和/或掺杂浓度使得沟道主体278被配置为在施加到漏极292的偏置电压下遍及鳍结构275的体积的大部分(或直至基本上全部)传导电流(在这个示例中，在鳍结构275中没有相反导电类型的阱或沟道区域)。
108.半导体层结构706还包括在漂移区域220中、在鳍结构275外部的第二导电类型(例如，p型)的反向操作屏蔽区域740，该反向操作屏蔽区域740具有从鳍结构275的侧壁/相邻鳍结构275之间的栅极沟槽280的边缘偏移的边界。偏移屏蔽区域740由大于鳍结构275的宽
度的间隙g'分开。特别地，finfet设备700包括位于栅极沟槽280(由虚线示出)的底部或底表面中的次级沟槽780(由虚线示出)。因此，次级沟槽780朝着衬底210延伸到比栅极沟槽280更深的深度。较深的次级沟槽780从较浅的主要栅极沟槽280的侧壁或边缘偏移，并且屏蔽区域740在次级沟槽780下方的漂移区域220中提供。例如，屏蔽区域740可以通过注入工艺定义在次级沟槽780的底表面中，具有基本均匀的浓度或阶梯式或连续渐变，如上文类似地讨论的。屏蔽区域740同样可以延伸超出栅极绝缘层282以接触源极接触290以连接到单位单元内的电接地。图7中所示的较深屏蔽区域740可以更有效地保护栅极绝缘层282免于过早击穿，同时还维持jfet区域630中的间隙g'以降低寄生电阻。
109.图8是图示根据本发明一些实施例的包括偏移屏蔽区域的功率半导体设备的单位单元结构的横截面图。特别地，图8图示了包括第二导电类型的屏蔽区域的示例反向操作保护实施方式，该屏蔽区域从栅极沟槽的边缘偏离，在比栅极沟槽延伸得更深(相对于衬底)的次级沟槽中提供，并且由与漂移区域的宽带隙半导体材料不同的材料(例如，多晶硅)形成。
110.如图8中所示，被示为功率mosfet 800的单位单元的示例垂直功率半导体设备包括半导体层结构806。半导体层结构806包括类似于半导体层结构606的一层或多层。特别地，半导体层结构806包括第一导电类型(例如，n型)的衬底210和漂移区域220。鳍结构275从漂移区域220突出，并且包括较高掺杂剂浓度(例如，n
+
)源极区域260和在源极区域260和漂移区域220之间的第一导电类型的较低掺杂剂浓度(例如，n-)沟道区域278，鳍结构275具有一个或多个维度和/或掺杂浓度使得沟道主体278被配置为在施加到漏极292的偏置电压下遍及鳍结构275的体积的大部分(或直至基本上全部)传导电流(在这个示例中，在鳍结构275中没有相反导电类型的阱或沟道区域)。
111.半导体层结构806还包括在漂移区域220中、在鳍结构275外部的第二导电类型(例如，p型)的反向操作屏蔽区域840，该反向操作屏蔽区域840具有从鳍结构275的侧壁/相邻鳍结构275之间的栅极沟槽280的边缘偏移的边界。屏蔽区域840由大于鳍结构275的宽度的间隙g'分开。在图8的示例中，屏蔽区域840由与漂移区域220的宽带隙材料不同的材料(例如，电阻低于宽带隙材料的半导体材料)形成。例如，漂移区域220可以是sic，并且屏蔽区域840可以是多晶硅(多晶si)。
112.特别地，finfet设备800包括形成在栅极沟槽280(虚线所示)的底表面中的次级沟槽880(由虚线示出)。次级沟槽880朝着衬底210延伸到比栅极沟槽280更深的深度。较深的次级沟槽880从较浅的主要栅极沟槽280的边缘偏离，并且屏蔽区域840例如通过沉积工艺形成在次级沟槽880中。例如，次级沟槽880可以填充有第二导电类型的多晶硅，从而在sic漂移区域220中定义多晶si屏蔽区域840。可以通过在距栅极沟槽280的沟槽边缘或侧壁一定偏移处实现屏蔽区域840来保护栅极沟槽280底部处的栅极绝缘层282。在sic漂移区域220和多晶si屏蔽区域840之间的界面处定义了多晶si-sic异质结。多晶硅屏蔽区域840(例如，p型多晶si)的体电阻可以比sic屏蔽区域(诸如屏蔽区域640(例如，p型掺杂sic)的体电阻低大约3个数量级，这可以允许更快的切换和/或提高设备的可靠性和稳健性。
113.图9、10和11图示了根据本发明实施例的各种屏蔽区域实施方式。特别地，图9是图示包括不对称屏蔽区域的功率半导体设备的单位单元结构的横截面图，图10是图示包括在沟道区域下方的漂移区域的部分中的较窄屏蔽区域的功率半导体设备的单位单元结构的
横截面图，并且图11是图示根据本发明一些实施例的包括在沟道区域下方的漂移区域的部分中的较宽屏蔽区域的功率半导体设备的单位单元结构的横截面图。
114.如图9、10和11中所示，被示为功率mosfet 900、1000、1100的单位单元的示例垂直功率半导体设备分别包括半导体层结构906、1006、1106。半导体层结构906、1006、1106包括类似于半导体层结构606的一层或多层。特别地，半导体层结构906、1006、1106各自包括第一导电类型(例如，n型)的衬底210和漂移区域220。鳍结构275从漂移区域220突出，并且包括较高掺杂剂浓度(例如，n
+
)源极区域260和在源极区域260和漂移区域220之间的第一导电类型的较低掺杂剂浓度(例如，n-)沟道区域278，鳍结构275具有一个或多个维度和/或掺杂浓度使得沟道主体278被配置为在施加到漏极292的偏置电压下遍及鳍结构275的体积的大部分(或直至基本上全部)传导电流(在这些示例中，在鳍结构275中没有相反导电类型的阱或沟道区域)。
115.半导体层结构906、1006、1106还包括位于鳍结构275外部并且在鳍结构275和漏极区域210之间的漂移区域220的部分中的第二导电类型(例如，p型)的反向操作屏蔽区域940、1040、1140。图9和10的屏蔽区域940和1040由间隙分开(分别示为g”和g')。本文所述的屏蔽区域(例如，340-1240)之间的间隙(例如，g、g'、g”)相对于鳍结构275可以更窄、更宽或不对称，并且间隙可以与或者可以不与鳍结构275的宽度或其它维度对应。即，屏蔽区域可以比本文描述的示例中所示的更近或更远的分开，和/或可以延伸到相对于鳍结构275更大或更浅的深度。
116.在图9的设备900中，屏蔽区域940由比鳍结构275的宽度窄的间隙g”分开。在图10的设备1000中，屏蔽区域1040由大于鳍结构275的宽度的间隙g'分开。在一些实施例中，如图9、10和11中所示，可以在鳍结构275下方提供中心屏蔽区域940c、1040c、1140。中心屏蔽区域940c、1040c、1140可以是鳍结构275的基部处或基部下方的被掩埋区域，并且可以例如通过离子注入形成并且具有与位于外围的屏蔽区域(例如，940、1040)相似的掺杂剂浓度。中心屏蔽区域可以比鳍结构275宽(例如，如图11中的屏蔽区域1140所示)，比鳍结构275窄(如图10中的屏蔽区域1040c所示)，或相对于鳍结构275不对称(如图9中沿着x方向延伸的左侧屏蔽区域940的横向延伸部分940c所示)。即，鳍结构275下方的中心屏蔽区域940c、1040c、1140可以与或可以不与鳍结构275的宽度或其它维度对应。在一些实施例中，如图9中所示，中心屏蔽区域940c可以例如以周期性方式(例如，每隔一个屏蔽区域、每两个屏蔽区域等)连接到外围屏蔽区域940中的一个或多个。
117.图9、10和11中所示的屏蔽区域配置表示本文所述的鳍结构275的不同横截面，或者更一般地可以与彼此组合和/或与本文所述的任何实施例组合使用。例如，沿着鳍结构275的长度(例如，沿着y方向)截取的相应横截面可以包括图6中所示的屏蔽区域640与图9的屏蔽区域940、940c交替，并且在一些实施例中，屏蔽区域940和940c之间的间隙g”从鳍结构275的左侧(如图9中所示)到右侧交替。即，图6和图9的横截面图可以沿着同一鳍结构275的y方向交替。作为另一个示例，图10和图9的横截面图可以沿着同一鳍结构275的y方向交替，其中图10的中心屏蔽区域1040c和图9的中心屏蔽区域940c图示了在y方向上沿着鳍结构275的长度连续延伸的同一中心屏蔽区域的相应横截面，并且外围屏蔽区域940提供到部分940c处的中心屏蔽区域的连接。即，本文所述的鳍结构275的屏蔽区域配置可以不限于本文所示的横截面图中的任何一个，而是可以根据本文所示的横截面图的任何组合沿着鳍结
构275的长度(例如，沿着y方向)变化，例如，以提供屏蔽区域的中心部分和边缘部分之间的连接。
118.更一般地，本文描述的(一个或多个)屏蔽区域340-1240的深度和/或掺杂剂浓度可以增加或减少以提供足够的或期望的阻断能力(例如，取决于屏蔽区域之间的间隙)。虽然参考p-n结进行了说明，但(一个或多个)屏蔽区域340-1240可以可替代地实现为超结(具有交替的深屏蔽区域)，或实现为异质结以提供阻断能力。而且，(一个或多个)屏蔽区域340-1240可以通过到漂移区域220的半导体材料中的注入(例如，p型掺杂剂注入)，或通过在漂移区域220的半导体材料的被蚀刻部分上或被蚀刻部分中沉积或生长不同材料(例如，p型多晶硅)而形成。
119.图12是图示根据本发明一些实施例的包括相反导电类型阱区域的功率半导体设备的单位单元结构的横截面图。特别地，与一些实施例中的无结设备相比，图12图示了被配置为用鳍结构中的p-n结提供体积电流流动的finfet设备。
120.如图12中所示，被示为功率mosfet 1200的单位单元的示例垂直功率半导体设备包括半导体层结构1206。半导体层结构1206包括第一导电类型(例如，n型)的衬底210和漂移区域220。鳍结构1275从漂移区域220突出。鳍结构1275包括第一导电类型的较高掺杂剂浓度(例如，n
+
)源极区域260和在源极区域260和漂移区域220之间的第二导电类型的较低掺杂剂浓度(例如，p-)阱区域1278。因此，鳍结构1275包括一个或多个维度和/或掺杂浓度使得沟道主体(由阱区域1278的反型产生)被配置为在施加到漏极292的偏置电压下遍及鳍结构1275的体积的大部分(或直至基本上全部)传导电流。
121.包括与漂移区域220导电类型相反的阱区域1278的鳍结构1275可以具有类似于本文所述的包括无结沟道区域278的鳍结构275的一个或多个维度(例如，宽度、长度和/或高度)。鳍结构1275可以掺杂有第二导电类型的掺杂剂(例如，p型杂质)，并且可以具有大约1
×
10
14
至1
×
10
17
原子/cm3的相对低的掺杂剂浓度，例如，大约5
×
10
14
至5
×
10
16
原子/cm3，大约1
×
10
15
至1
×
10
16
原子/cm3，或大约1
×
10
15
至5
×
10
15
原子/cm3，掺杂剂浓度可以随着鳍结构1275的维度(例如，宽度、高度)而变化。鳍结构1275为mosfet 1200定义沟道区域1278。因此，在阱区域1278中定义的沟道区域具有与漂移区域220的导电类型相反的掺杂剂浓度，并且该掺杂剂浓度比漂移区域220的掺杂剂浓度小，例如在一些实施例中小大约10倍或更多。p-n结被定义在n型鳍结构1275的部分与鳍结构1275中的相反导电类型阱区域1278之间的界面处。
122.因此，mosfet 1200在没有向栅极284施加电压时处于“关断”状态，并且可以通过向栅极284施加足够的电压(超过阈值电压)以用于阱区域1278的反型以及源极区域260和漏极292之间的导通而被“接通”。基于鳍结构275的维度和其中相反导电类型阱区域1278的掺杂剂浓度，可以响应于所施加的栅极电压实现阱区域1278的大部分(或直至基本上全部)的反型，从而允许在施加到漏极292的偏置电压下遍及鳍结构1275的相应体积的大部分(或直至基本上全部)传导电流或电子流。即，如本文所述的鳍结构1275的一个或多个维度与阱区域1278的掺杂剂浓度的组合可以被配置为遍及每个鳍结构1275的体积的大部分(例如，超过50％、超过75％，或直至全部)提供载流子分布或电流流动。
123.类似于先前的实施例，半导体层结构1206包括在漂移区域220中、在栅极沟槽280下方和在鳍结构1275外部以及在相邻鳍结构275之间的第二导电类型(例如，p型)的反向操
作屏蔽区域440。此外，可以在鳍结构1275顶部处的源极区域260之间提供第二导电类型的更重掺杂(例如，p
+
)区域1288，其与源极接触290接触。屏蔽连接图案(未示出)可以(例如，通过源极接触290)电连接到屏蔽区域440以允许屏蔽区域440电接地。
124.将理解的是，在图12的示例中所示的相反导电类型阱区域1278可以被用于代替本文描述的任何配置中的无结沟道区域278。即，虽然本文主要针对无结通道278进行了描述，但是将理解的是，本发明的实施例不限于无结实施方式，而是可以包括被配置为提供电流的体积传导的任何鳍结构。
125.图13是图示根据本发明一些实施例的功率半导体设备中的连续鳍结构的透视图。图14是图示根据本发明一些实施例的功率半导体设备中的岛状鳍结构的透视图。
126.如图13和14中所示，本文描述的鳍结构275可以在一个或多个方向上连续地延伸(如图13的条带状鳍结构275'所示)或不连续地延伸(如图14的岛状或柱状鳍结构275”所示)。例如，半导体层结构1306、1406包括在第一方向(例如，在x-所示的x方向或宽度方向w)上彼此间隔开并且沿着垂直于第一方向的不同的第二方向(例如，沿着所示的y方向或长度方向l)连续地或不连续地延伸的鳍结构275'、275”。相邻鳍之间的间距或距离(例如，下面讨论的沟槽宽度t)在第一和/或第二方向上可以相同或相似。鳍结构275、275'、275”因此在第三方向(例如，在所示的z方向或高度方向h)上从漂移区域220突出，并且包括第一导电类型的相应源极区域260以及在源极区域260和漂移区域220之间在垂直或高度方向h上延伸的相应沟道区域278。换句话说，相应源极区域260与漂移区域220相对的堆叠在相应沟道区域278上。为了便于图示半导体层结构1306和1406，源极接触(在源极区域260上)、漏极接触(与源极区域260相对的在漂移区域220上或底层衬底上)、栅极以及设备1300和1400的各种其它特征未在图13和14中示出。
127.在一些实施例中，鳍结构275、275'、275”可以沿着宽度w和/或长度l方向更紧密地间隔开，以便增加鳍结构275、275'、275”相对于功率半导体设备1300、1400的总表面积或占地面积的群体密度。例如，可以减小或最小化相邻鳍结构275、275'、275”之间的栅极沟槽的沟槽宽度t，以便增加或最大化设备1300、1400中鳍结构275、275'、275”的数量。例如，栅极沟槽可以具有大约35纳米(nm)至大约2.5微米(μm)的相应沟槽宽度t，例如，大约50nm至大约2μm，或大约100nm至大约1μm。在一些实施例中，沟槽宽度t可以类似于鳍宽度w，使得沟槽宽度t与鳍宽度w的比率可以是大约1:1。
128.与一些现有的设备相比，由于鳍结构275、275'、275”的维度被设计为提供具有体积电流流动的导通状态传导区域，因此增加设备1300、1400中鳍结构275、275'、275”的数量可以改善整体传导面积。在一些实施例中，如本文所述的功率半导体设备可以提供大于设备1300、1400的总表面积或占地面积(例如，由d1
×
d2定义的表面积)的大约50％或更多(例如，大约60％或更多、大约75％或更多，或大约100％或更多)的传导面积(总体上由鳍结构275、275'、275”的相应占地面积定义)。设备的传导面积还可以取决于鳍结构275的高度h(并且因此取决于侧壁表面)。例如，如果鳍高度h(即，沟槽深度)大于两个鳍275之间的间距(即，沟槽宽度t)，那么可以实现大于由d1
×
d2定义的表面积的100％的传导面积。在一些实施例中，可以基于期望的屏蔽能力或要求来限制传导面积。
129.图15a是图示根据本发明一些实施例的包括屏蔽区域和屏蔽连接图案的功率半导体设备1500a中的鳍结构的平面图。图15b、15d和15e是图示根据本发明一些实施例的功率
半导体设备1500b、1500d和1500e中的替代鳍结构的平面图。图15c是图示根据本发明一些实施例的功率半导体设备1500c中的替代屏蔽连接图案的平面图。
130.如图15a至15e中所示，鳍结构275-1、275-2、275-3(统称为275)具有在平面图中以不同的第一(例如，x或宽度)和第二(例如，y或长度)方向延伸的岛形状。在图15a和15c中，鳍结构275-1在平面图中具有正方形或矩形形状。在图15b中，鳍结构275-2在平面图中具有十字形状(例如，具有两个或更多个交叉部分，每个交叉部分在不同的方向上延伸)。在图15d和15e中，鳍结构275-3在平面图中具有六边形形状。鳍结构275可以布置为在平面图中共同定义矩形或正方形图案(在图15a-15d中)或六边形图案(在图15e中)。更一般而言，虽然在平面图中参考各种形状示出，但是根据本发明实施例的鳍或柱不限于所示出的形状并且可以包括其它形状(例如，其它多边形或椭圆形状，例如圆形形状)或被配置为提供如本文所述的体积传导的任何合适形状。
131.屏蔽连接图案441、441'包括在平面图中在漂移区域220中沿着一个或多个方向延伸的第二导电类型的重掺杂区域(例如，p
+
区域)。屏蔽连接图案441、441'被布置为允许到屏蔽区域440的电连接，屏蔽区域440可以设置为与鳍结构275、275”的侧壁对准(如图15a至15c中所示)或从鳍结构275、275”的侧壁偏离。在图15a、15b、15d和15e中，屏蔽连接图案441在所示的鳍结构275的子集的相对侧上在一个方向上连续延伸(例如，沿着鳍结构275的宽度方向定义条带形状)。在图15c中，屏蔽连接图案441'在所示子集的鳍结构275之间在一个方向上不连续地延伸(例如，沿着鳍结构275的宽度方向定义分段的条带)，但是具有比屏蔽连接图案441更高的频率。例如，图15c的屏蔽连接图案441'可以在两个相邻的鳍结构275之间延伸以接触底层的中心屏蔽区域(例如，1040c、1140)。
132.更一般地，屏蔽连接图案441、441'可以在一个或多个方向上连续或不连续地延伸以便为屏蔽区域440提供电接地连接。同样，虽然在图15a至15e中被示为在岛状鳍结构275之间连续延伸，但是屏蔽区域440(以及本文描述的屏蔽区域340-1240)可以在鳍结构275之间在一个或多个方向上(例如，沿着鳍结构275的宽度和/或长度方向)连续或不连续地延伸。
133.本文所述的实施例可以用于沟槽式垂直半导体功率晶体管(mosfet或igbt)。更一般而言，将认识到的是，可以以任何方式组合本文公开的不同实施例的特征以提供许多附加的实施例。而且，虽然上面主要关于功率mosfet实施方式描述了本发明，但是将认识到的是，本文描述的技术同样适用于要求高电压阻断的其它类似的功率半导体设备。因此，本发明的实施例不限于mosfet，并且本文公开的技术可以用于igbt或任何其它适当的栅极沟槽设备。例如，本文描述的任何mosfet实施例的特征可以结合到在sic或其它半导体材料(例如，si)上制造的igbt实施例中。因此，将认识到的是，本发明构思的各种特征在本文中关于特定示例进行了描述，但是这些特征可以被添加到其它实施例和/或用于代替其它实施例的示例特征以提供许多附加的实施例。因此，本发明应当被理解为包括这些不同的组合。
134.在上面的描述中，参考特定导电类型的区域描述了每个示例实施例。将认识到的是，可以通过简单地反转上述每个实施例中的n型和p型层的导电性来形成相反导电类型的设备。因此，将认识到的是，对于每个不同的设备结构(例如，mosfet、igbt等)，本发明涵盖n沟道和p沟道设备。
135.上面已经主要关于基于碳化硅的功率半导体设备讨论了本发明。但是，将认识到
的是，本文使用碳化硅作为示例并且可以在任何适当的宽带隙半导体材料系统中形成本文讨论的设备。作为示例，在上述任何一个实施例中，可以使用基于氮化镓的半导体材料(例如，氮化镓、氮化铝镓等)来代替碳化硅。更一般而言，虽然参考碳化硅设备进行讨论，但本发明的实施例不限于此，并且可以适用于使用其它宽带隙半导体材料(例如氮化镓、硒化锌或任何其它ii-vi或iii-v宽带隙化合物半导体材料)形成的设备。
136.上面已经参考附图描述了本发明的实施例，在附图中示出了本发明的实施例。但是，将认识到的是，本发明可以以许多不同的形式实施并且不应当被解释为限于上述实施例。更确切地说，提供这些实施例是为了使本公开彻底和完整，并将本发明的范围充分传达给本领域的技术人员。相同的标号始终指相同的元素。
137.将认识到的是，虽然贯穿本说明书使用术语第一、第二等来描述各种元素，但是这些元素不应当受这些术语限制。这些术语仅用于将一个元素与另一个元素区分开来。例如，第一元素可以被称为第二元素，并且类似地，第二元素可以被称为第一元素，而不脱离本发明的范围。术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
138.本文使用的术语仅用于描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解的是，术语“包括”和/或“包含”在本文中使用时指定所陈述的特征、整数、步骤、操作、元素和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元素、组件和/或其组的存在或添加。
139.将理解的是，当诸如层、区域或衬底之类的元件被称为在另一个元件“上”或延伸到另一个元件“上”时，它可以直接在另一个元件上或直接延伸到另一个元件上，或者可以存在中间元件。相比之下，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在中间元件。还将理解的是，当一个元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在中间元件。相比之下，当一个元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。
140.诸如“下方”或“上方”或“上”或“下”或“顶部”或“底部”的相关术语可以在本文中使用以描述如图中所示的一个元件、层或区域与另一个元件、层或区域的关系。将理解的是，这些术语旨在涵盖除了各图中描绘的朝向之外的设备不同朝向。
141.本发明的实施例在本文中参考作为本发明的理想化实施例(和中间结构)的示意图的横截面图来描述。为清楚起见，可能夸大了附图中层和区域的厚度。此外，由于例如制造技术和/或公差等原因，预计相对于各图的形状的变化。还参考了制造操作描述了本发明的实施例。将认识到的是，制造操作中所示的步骤不需要以所示的顺序执行。
142.本发明的一些实施例是参考半导体层和/或区域描述的，这些半导体层和/或区域被表征为具有诸如n型或p型的导电类型，其是指层和/或区域中的多数载流子浓度。因此，n型材料具有带负电电子的多数平衡浓度，而p型材料具有带正电空穴的多数平衡浓度。某种材料可能被设计为具有“+”或
“‑”
(如n+、n-、p+、p-、n++、n
‑‑
、p++、p
‑‑
等)，以指示与另一层或区域相比相对较大(“+”)或较小(
“‑”
)的多数载流子的浓度。但是，这样的符号并不意味着层或区域中存在特定浓度的多数或少数载流子。
143.在附图和说明书中，已经公开了本发明的典型实施例，虽然采用了特定术语，但它们仅用于一般和描述性意义，而不是为了限制目的，本发明的范围在以下权利要求中阐述。

技术特征：
1.一种功率半导体设备，包括：半导体层结构，包括宽带隙半导体材料，该半导体层结构包括第一导电类型的漂移区域和从漂移区域突出的多个鳍结构，其中鳍结构包括第一导电类型的相应源极区域以及在相应源极区域和漂移区域之间的相应沟道区域。2.如权利要求1所述的功率半导体设备，其中漂移区域包括第一掺杂剂浓度，并且其中相应沟道区域包括小于第一掺杂剂浓度的第二掺杂剂浓度。3.如权利要求2所述的功率半导体设备，其中相应源极区域包括大于第一掺杂剂浓度和第二掺杂剂浓度的第三掺杂剂浓度。4.如权利要求2或3所述的功率半导体设备，其中相应沟道区域包括具有第二掺杂剂浓度的第一导电类型的区域。5.如权利要求2或3所述的功率半导体设备，其中相应沟道区域包括具有第二掺杂剂浓度的第二导电类型的阱区域。6.如权利要求2或3所述的功率半导体设备，还包括：第二导电类型的屏蔽区域，在半导体层结构的鳍结构和衬底之间的漂移区域的部分中。7.如权利要求6所述的功率半导体设备，其中屏蔽区域的相应边界与鳍结构的相应侧壁基本对准。8.如权利要求7所述的功率半导体设备，其中相应沟道区域包括第一沟道区域，并且还包括：第二沟道区域，在屏蔽区域和漂移区域的表面之间，鳍结构从该表面突出。9.如权利要求7所述的功率半导体设备，还包括：第一导电类型的相应被掩埋区域，在屏蔽区域之间的漂移区域的部分中，其中相应被掩埋区域包括比漂移区域更高的掺杂剂浓度。10.如权利要求6所述的功率半导体设备，其中屏蔽区域在鳍结构中的相邻鳍结构之间横向延伸并且连接到鳍结构中的所述相邻鳍结构之间的电接地。11.如权利要求6所述的功率半导体设备，其中屏蔽区域的相应边界从鳍结构的相应侧壁偏移。12.如权利要求6所述的功率半导体设备，还包括延伸到鳍结构之间的漂移区域中的相应沟槽，其中相应沟槽从鳍结构的相应侧壁偏移，并且其中屏蔽区域沿着相应沟槽的底表面延伸。13.如权利要求6所述的功率半导体设备，其中屏蔽区域包括与宽带隙半导体材料不同的半导体材料。14.如权利要求6所述的功率半导体设备，其中鳍结构中的相应鳍结构的相对侧上的屏蔽区域是不对称的。15.如前述权利要求中的任一项所述的功率半导体设备，其中相应沟道区域具有第一导电类型并且在其中没有p-n结。16.如前述权利要求中的任一项所述的功率半导体设备，其中鳍结构沿着第一方向彼此分开，并且其中鳍结构在第一方向上包括大约2微米(μm)或更小的相应宽度。
17.如前述权利要求中的任一项所述的功率半导体设备，还包括：栅极结构，分别在鳍结构的至少一个侧壁上，其中相应沟道区域被配置为响应于施加到栅极结构的电压而遍及鳍结构的相应体积的大部分在相应源极区域和漂移区域之间传导电流。18.如前述权利要求中的任一项所述的功率半导体设备，其中鳍结构从半导体层结构的表面突出，并且其中鳍结构沿着表面沿着第一方向和第二方向彼此分开。19.一种功率半导体设备，包括：半导体层结构，包括宽带隙半导体材料，该半导体层结构包括第一导电类型的漂移区域和从漂移区域突出的多个鳍结构，其中鳍结构包括第一导电类型的相应源极区域以及在相应源极区域和漂移区域之间的相应沟道区域；以及栅极结构，分别在鳍结构的至少一个侧壁上，其中相应沟道区域被配置为响应于施加到栅极结构的电压而遍及鳍结构的相应体积的大部分在相应源极区域和漂移区域之间传导电流。20.如权利要求19所述的功率半导体设备，其中相应沟道区域被配置为遍及鳍结构的相应体积的基本上全部传导电流。21.如权利要求19或20所述的功率半导体设备，其中相应沟道区域包括第一导电类型并且在其中没有p-n结。22.如权利要求19或20所述的功率半导体设备，其中相应沟道区域包括第二导电类型的阱区域。23.如权利要求19至22中的任一项所述的功率半导体设备，其中漂移区域包括第一掺杂剂浓度，并且其中相应沟道区域包括小于第一掺杂剂浓度的第二掺杂剂浓度。24.如权利要求23所述的功率半导体设备，其中相应源极区域包括大于第一掺杂剂浓度和第二掺杂剂浓度的第三掺杂剂浓度。25.如权利要求19至24中的任一项所述的功率半导体设备，还包括：第二导电类型的屏蔽区域，在半导体层结构的鳍结构和衬底之间的漂移区域的部分中。26.如权利要求25所述的功率半导体设备，其中相应沟道区域包括第一沟道区域，并且还包括：第二沟道区域，在屏蔽区域和漂移区域的表面之间，鳍结构从该表面突出。27.如权利要求25所述的功率半导体设备，其中屏蔽区域的相应边界与鳍结构的相应侧壁基本对准或从鳍结构的相应侧壁偏移。28.一种功率半导体设备，包括：半导体层结构，包括宽带隙半导体材料，该半导体层结构包括第一导电类型的漂移区域和从半导体层结构的表面突出的多个鳍结构，其中鳍结构包括第一导电类型的相应源极区域以及在相应源极区域和漂移区域之间的相应沟道区域，并且其中鳍结构沿着表面沿着第一方向和第二方向彼此分开。29.如权利要求28所述的功率半导体设备，还包括：栅极结构，分别在鳍结构的至少一个侧壁上，其中相应沟道区域被配置为响应于施加到栅极结构的电压而遍及鳍结构的相应体积
的大部分在相应源极区域和漂移区域之间传导电流。30.如权利要求28所述的功率半导体设备，其中第一方向基本上垂直于第二方向，并且其中鳍结构具有沿着第一方向的相应宽度和沿着第二方向的相应长度。31.如权利要求30所述的功率半导体设备，其中相应宽度沿着第一方向是大约2微米(μm)或更小。32.如权利要求28所述的功率半导体设备，其中漂移区域包括第一掺杂剂浓度，并且其中相应沟道区域包括小于第一掺杂剂浓度的第二掺杂剂浓度。33.如权利要求28至32中的任一项所述的功率半导体设备，其中相应沟道区域包括第一导电类型并且在其中没有p-n结。34.如权利要求28至32中的任一项所述的功率半导体设备，其中相应沟道区域包括第二导电类型的阱区域。35.如权利要求28至34中的任一项所述的功率半导体设备，还包括：第二导电类型的屏蔽区域，在鳍结构下方的漂移区域的部分中。36.如权利要求35所述的功率半导体设备，其中屏蔽区域的相应边界与鳍结构的相应侧壁基本对准或从鳍结构的相应侧壁偏移。

技术总结
一种功率半导体设备包括包含宽带隙半导体材料的半导体层结构。半导体层结构包括第一导电类型的漂移区域和从漂移区域突出的多个鳍结构。鳍结构包括第一导电类型的相应源极区域以及在相应源极区域和漂移区域之间的相应沟道区域。还讨论了相关的设备和方法。沟道区域。还讨论了相关的设备和方法。沟道区域。还讨论了相关的设备和方法。


技术研发人员：N
受保护的技术使用者：沃孚半导体公司
技术研发日：2021.11.24
技术公布日：2023/8/21