一种电源管理电路及电源管理方法与流程

1.本发明涉及芯片电路领域，尤其涉及一种电源管理电路及电源管理方法。


背景技术：

2.现有的nb-iot(narrow band internet of things，窄带物联网)芯片通常会把芯片系统的电路按功能划分区域，并使用dc/dc转换器给耗电量大的电路区域供电，使用ldo(low dropout regulator，低压差线性稳压器)给耗电量不大的电路区域供电，同时按应用场景需要进行分区域的电源开关管理，达到低功耗设计的目标。
3.但现有方案中，分区域分耗电量采用不同供电电路虽然能实现芯片系统功耗管理的目标，比如唤醒电路使用一路供电，非唤醒电路使用另一路供电，通过给非唤醒电路断电的方式来节省功耗，但是非唤醒电路的工作现场信息就会丢失，系统无法保持工作的持续和连贯性。


技术实现要素：

4.本发明实施例提供了一种电源管理电路及电源管理方法，用于解决现有技术中通过非唤醒电路断电的方式来节省功耗，但丢失非唤醒电路的工作现场信息，导致系统无法保持工作的持续和连贯性的问题。
5.为了解决上述问题，本发明是这样实现的：
6.第一方面，本发明提供了一种电源管理电路，应用于芯片电路上，所述芯片电路包括：非保持逻辑模块和保持逻辑模块，所述保持逻辑模块包括中央处理器内核，所述电源管理电路包括：
7.总供电端、第一电压转换器、第二电压转换器、第一开关、第二开关和睡眠唤醒控制模块；
8.所述第一电压转换器的输入端与所述总供电端连接，输出端与所述非保持逻辑模块和所述保持逻辑模块连接；
9.所述第二开关设置于所述第一电压转换器的输出端与所述非保持逻辑模块之间；
10.所述第二电压转换器的输入端与所述总供电端连接，输出端与所述睡眠唤醒控制模块和所述保持逻辑模块连接；所述第一开关设置于所述第二电压转换器的输出端与所述保持逻辑模块之间；
11.所述睡眠唤醒控制模块分别与所述第一开关和所述中央处理器内核连接。
12.可选的，所述第一电压转换器为dc/dc转换器。
13.可选的，所述第二电压转换器为低压差线性稳压器。
14.第二方面，本发明提供了一种芯片电路，包括：非保持逻辑模块、保持逻辑模块以及如第一方面中任一项所述的电源管理电路。
15.第三方面，本发明提供了一种电源管理方法，应用第二方面中的芯片电路，所述方法包括：
16.所述中央处理器内核接收到进入低功耗睡眠模式指示之后，关闭所述第二开关，并控制所述睡眠唤醒控制模块开启；
17.所述中央处理器内核降低至第一频率，进入等待中断状态；
18.所述中央处理器内核在进入等待中断状态之后，进一步将所述中央处理器内核降低至第二频率；
19.所述睡眠唤醒控制模块打开所述第一开关，使得所述第一电压转换器和所述第二电压转换器并联为所述保持逻辑模块供电；
20.所述睡眠唤醒控制模块关闭所述第一电压转换器，由所述第二电压转换器为所述保持逻辑模块和所述睡眠唤醒控制模块供电。
21.可选的，所述睡眠唤醒控制模块接收到退出低功耗睡眠模式指示之后，打开所述第一电压转换器，使得所述第一电压转换器和所述第二电压转换器并联为所述保持逻辑模块供电；
22.所述中央处理器内核接收到退出低功耗睡眠模式指示之后，升高频率至第三频率，等待接收第一电压转换器发送的稳定指示信号；
23.所述睡眠唤醒控制模块接收第一电压转换器发送的稳定指示信号之后，关闭所述第一开关，由所述第一电压转换器为所述保持逻辑模块供电；并通知所述中央处理器内核；
24.所述中央处理器内核打开第二开关，以使得所述第一电压转换器恢复为所述非保持逻辑模块供电。
25.可选的，所述中央处理器内核接收到进入低功耗睡眠模式指示之后，关闭所述第二开关，并控制所述睡眠唤醒控制模块开启，之后还包括：
26.所述中央处理器内核设置所述第二电压转换器的输出电压小于所述第一电压转换器的输出电压。
27.可选的，所述睡眠唤醒控制模块接收第一电压转换器发送的稳定指示信号之后，关闭所述第一开关，由所述第一电压转换器为所述保持逻辑模块供电，之后还包括：
28.所述中央处理器内核设置所述第二电压转换器的输出电压为第一电压值，使得所述第二电压转换器的输出电压不小于所述第一电压转换器的输出电压。
29.第四方面，本发明提供了一种服务器，包括：处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序，所述程序被所述处理器执行时实现如第三方面中任一项所述的电源管理方法的步骤。
30.第五方面，本发明提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如第三方面中任一项所述的电源管理方法的步骤。
31.本发明中，通过电源动态切换保障芯片电路在睡眠唤醒过程期间的持续稳定工作，保持了电路睡眠前的必要的现场信息，使得芯片系统经过断电睡眠后还可以快速的响应唤醒，继续恢复工作，减小功耗、提升电源效率。
附图说明
32.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明
的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
33.图1为本发明实施例提供的一种电源管理电路的结构示意图；
34.图2为本发明实施例提供的一种电源管理方法流程示意图；
35.图3为本发明实施例提供的一种服务器的结构示意图。
具体实施方式
36.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
37.请参考图1，本发明实施例提供了一种电源管理电路，应用于芯片电路00上，所述芯片电路00包括：非保持逻辑模块01和保持逻辑模块02，所述保持逻辑模块02包括中央处理器内核，所述电源管理电路包括：
38.总供电端1、第一电压转换器2、第二电压转换器3、第一开关4、第二开关5和睡眠唤醒控制模块6；
39.所述第一电压转换器2的输入端与所述总供电端1连接，输出端与所述非保持逻辑模块01和所述保持逻辑模块02连接；
40.所述第二开关5设置于所述第一电压转换器2的输出端与所述非保持逻辑模块01之间；
41.所述第二电压转换器3的输入端与所述总供电端1连接，输出端与所述睡眠唤醒控制模块6和所述保持逻辑模块连接02；所述第一开关4设置于所述第二电压转换器3的输出端与所述保持逻辑模块02之间；
42.所述睡眠唤醒控制模块6分别与所述第一开关4和所述中央处理器内核连接。
43.本发明实施例中，通过电源动态切换保障芯片电路在睡眠唤醒过程期间的持续稳定工作，保持了电路睡眠前的必要的现场信息，使得芯片系统经过断电睡眠后还可以快速的响应唤醒，继续恢复工作，减小功耗、提升电源效率。
44.本发明实施例中，所述非保持逻辑区域芯片逻辑规模最大、耗电最高的区域；所述保持逻辑区包含中央处理器内核、唤醒源处理电路和必要的外设；本发明实施例正常工作时，芯片全速运行，第一开关处于关闭状态关闭，保持逻辑区及非保持逻辑区域由第一转换器供电，提供大电流，并且实现高效的电源转换效率；所述第一电压转换器为dc/dc转换器；所述第二电压转换器为低压差线性稳压器。
45.请参考图1，本发明实施例提供了一种芯片电路00，包括：非保持逻辑模块01、保持逻辑模块02以及如第一方面中任一项所述的电源管理电路。
46.请参考图2，本发明实施例提供了一种电源管理方法，应用如图1中的芯片电路，所述方法包括：
47.步骤21：所述中央处理器内核接收到进入低功耗睡眠模式指示之后，关闭所述第二开关，并控制所述睡眠唤醒控制模块开启；
48.步骤22：所述中央处理器内核降低至第一频率，进入等待中断状态；
49.步骤23：所述中央处理器内核在进入等待中断状态之后，进一步将所述中央处理
器内核降低至第二频率；
50.步骤24：所述睡眠唤醒控制模块打开所述第一开关，使得所述第一电压转换器和所述第二电压转换器并联为所述保持逻辑模块供电；
51.步骤25：所述睡眠唤醒控制模块关闭所述第一电压转换器，由所述第二电压转换器为所述保持逻辑模块和所述睡眠唤醒控制模块供电。
52.本发明实施例中，所述第一电压转换器为dc/dc转换器；所述第二电压转换器为低压差线性稳压器；通过芯片的逻辑区域划分方法和电源动态切换使得芯片的中央处理器内核在睡眠状态停止时钟，采用低压差线性稳压器供电，达到了最低的静态功耗，保持带电保存了中央处理器状态又使得芯片系统可以快速的恢复唤醒响应；在正常工作状态中央处理器切换dc/dc转换器供电，达到了最高的供电效率，使得芯片系统兼顾电源转换效率、快速唤醒响应、最小静态功耗几个方面的需求。
53.本发明实施例中，正常工作时，芯片全速运行，第一开关处于关闭状态关闭，保持逻辑区及非保持逻辑区域由第一转换器，即dc/dc转换器供电，提供大电流，并且实现高效的电源转换效率；其中，非保持逻辑区是芯片逻辑规模最大、耗电最高的区域；需要保持睡眠前现场信息的状态的保持逻辑区包括：中央处理器内核、唤醒源处理电路和必要的外设；在步骤21中，所述中央处理器内核接收到进入低功耗睡眠模式指示之后，关闭所述第二开关，即关闭非保持逻辑区域供电，使其功率消耗为零，并控制所述睡眠唤醒控制模块开启；其中，所述中央处理器内核接收到进入低功耗睡眠模式指示之后，关闭所述第二开关，并控制所述睡眠唤醒控制模块开启，之后还包括：所述中央处理器内核设置所述第二电压转换器的输出电压小于所述第一电压转换器的输出电压，即设置所述低压差线性稳压器的输出电压比所述dc/dc转换器的输出电压低0.1v～0.2v，保护所述dc/dc转换器免受并联电源冲击；在步骤22中，将所述中央处理器内核的主频降低至第一频率，进入等待中断状态，从而进一步降低保持逻辑区的动态功耗，使其不超出所述低压差线性稳压器的供电能力；在步骤23中，所述中央处理器内核在进入等待中断状态之后，停止时钟，进一步将所述中央处理器内核降低至第二频率；所述第二频率为零；在步骤24中，所述睡眠唤醒控制模块打开所述第一开关，使得所述第一电压转换器和所述第二电压转换器并联为所述保持逻辑模块供电；在步骤25中，所述睡眠唤醒控制模块关闭所述第一电压转换器，由所述第二电压转换器为所述保持逻辑模块和所述睡眠唤醒控制模块供电，实现保持逻辑区域供电由所述第一电压转换器到所述第二电压转换器动态无缝切换。
54.本发明实施例中，可选的，所述睡眠唤醒控制模块接收到退出低功耗睡眠模式指示之后，打开所述第一电压转换器，使得所述第一电压转换器和所述第二电压转换器并联为所述保持逻辑模块供电；
55.所述中央处理器内核接收到退出低功耗睡眠模式指示之后，升高频率至第三频率，等待接收第一电压转换器发送的稳定指示信号；
56.所述睡眠唤醒控制模块接收第一电压转换器发送的稳定指示信号之后，关闭所述第一开关，由所述第一电压转换器为所述保持逻辑模块供电；并通知所述中央处理器内核；
57.所述中央处理器内核打开第二开关，以使得所述第一电压转换器恢复为所述非保持逻辑模块供电。
58.本发明实施例中，所述睡眠唤醒控制模块接收到退出低功耗睡眠模式指示之后，
打开所述第一电压转换器，使得所述第一电压转换器和所述第二电压转换器并联为所述保持逻辑模块供电；并恢复时钟，保持逻辑区域的中央处理器内核接收到退出低功耗睡眠模式指示之后，升高频率至第三频率，所述第三频率高于第二频率，但仍是低频运行，处理唤醒响应，同时等待第一电压转换器发送的稳定指示信号；所述第一电压转换器稳定后，给出稳定指示信号，所述睡眠唤醒控制模块接收第一电压转换器发送的稳定指示信号之后，关闭所述第一开关，由所述第一电压转换器为所述保持逻辑模块供电；并通知所述中央处理器内核；实现保持逻辑区域供电由所述第一电压转换器到所述第二电压转换器动态无缝切换。
59.本发明实施例中，所述睡眠唤醒控制模块接收第一电压转换器发送的稳定指示信号之后，关闭所述第一开关，由所述第一电压转换器为所述保持逻辑模块供电，之后还包括：所述中央处理器内核设置所述第二电压转换器的输出电压为第一电压值，所述第一电压值为所述第二电压转换器正常工作时的输出电压值，使得所述第二电压转换器的输出电压不小于所述第一电压转换器的输出电压；所述中央处理器内核打开第二开关，恢复非保持逻辑区域供电；所述中央处理器内核恢复最高主频，芯片系统进入正常工作状态；其中，所述第二电压转换器的输出电压也可以一直保持在比第一电压转换器低0.1v～0.2v的状态，从而简化控制步骤；所述第一电压转换器可以但不限于使用所述dc/dc转换器；所述第二电压转换器可以但不限于使用所述低压差线性稳压器。
60.本发明实施例中，保证了芯片电路的持续稳定工作；睡眠唤醒控制逻辑区域始终使用第二电压转换器，即低压差线性稳压器供电，保证了睡眠唤醒控制逻辑区域的稳定工作；睡眠时不需要带电保持状态的非保持逻辑区域为最耗电的区域，将其关闭电源，功率消耗为零；需要保持睡眠前现场信息的保持逻辑区域电路应用在了电源动态切换的负载范围；通过这种划分使得受电源动态切换影响的电路范围最小，也大大降低了对第二电压转换器的负载需求，可以减小第二电压转换器的面积，节省芯片成本，达到了最低的静态功耗，保持带电保存了中央处理器状态又使得芯片系统可以快速的恢复唤醒响应；在正常工作状态中央处理器切换到第一电压转换器供电，达到了最高的供电效率，使得芯片系统兼顾电源转换效率、快速唤醒响应和最小静态功耗几个方面的需求。
61.请参考图3，本发明实施例还提供一种服务器30，包括处理器31，存储器32，存储在存储器32上并可在所述处理器31上运行的计算机程序，该计算机程序被处理器31执行时实现上述电源管理方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
62.本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现上述电源管理方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。其中，所述的计算机可读存储介质，如只读存储器(read-only memory，rom)、随机存取存储器(random access memory，ram)、磁碟或者光盘等。
63.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该
要素的过程、方法、物品或者装置中还存在另外的相同要素。
64.通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如rom/ram、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者终端等)执行本发明各个实施例所述的方法。
65.上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

技术特征：
1.一种电源管理电路，应用于芯片电路上，所述芯片电路包括：非保持逻辑模块和保持逻辑模块，所述保持逻辑模块包括中央处理器内核，其特征在于，所述电源管理电路包括：总供电端、第一电压转换器、第二电压转换器、第一开关、第二开关和睡眠唤醒控制模块；所述第一电压转换器的输入端与所述总供电端连接，输出端与所述非保持逻辑模块和所述保持逻辑模块连接；所述第二开关设置于所述第一电压转换器的输出端与所述非保持逻辑模块之间；所述第二电压转换器的输入端与所述总供电端连接，输出端与所述睡眠唤醒控制模块和所述保持逻辑模块连接；所述第一开关设置于所述第二电压转换器的输出端与所述保持逻辑模块之间；所述睡眠唤醒控制模块分别与所述第一开关和所述中央处理器内核连接。2.根据权利要求1所述的电源管理电路，其特征在于，所述第一电压转换器为dc/dc转换器。3.根据权利要求1所述的电源管理电路，其特征在于，所述第二电压转换器为低压差线性稳压器。4.一种芯片电路，其特征在于，包括：非保持逻辑模块、保持逻辑模块以及如权利要求1-3中任一项所述的电源管理电路。5.一种电源管理方法，其特征在于，应用权利要求4中的芯片电路，所述方法包括：所述中央处理器内核接收到进入低功耗睡眠模式指示之后，关闭所述第二开关，并控制所述睡眠唤醒控制模块开启；所述中央处理器内核降低至第一频率，进入等待中断状态；所述中央处理器内核在进入等待中断状态之后，进一步将所述中央处理器内核降低至第二频率；所述睡眠唤醒控制模块打开所述第一开关，使得所述第一电压转换器和所述第二电压转换器并联为所述保持逻辑模块供电；所述睡眠唤醒控制模块关闭所述第一电压转换器，由所述第二电压转换器为所述保持逻辑模块和所述睡眠唤醒控制模块供电。6.根据权利要求5所述的电源管理方法，其特征在于，还包括：所述睡眠唤醒控制模块接收到退出低功耗睡眠模式指示之后，打开所述第一电压转换器，使得所述第一电压转换器和所述第二电压转换器并联为所述保持逻辑模块供电；所述中央处理器内核接收到退出低功耗睡眠模式指示之后，升高频率至第三频率，等待接收第一电压转换器发送的稳定指示信号；所述睡眠唤醒控制模块接收第一电压转换器发送的稳定指示信号之后，关闭所述第一开关，由所述第一电压转换器为所述保持逻辑模块供电；并通知所述中央处理器内核；所述中央处理器内核打开第二开关，以使得所述第一电压转换器恢复为所述非保持逻辑模块供电。7.根据权利要求5所述的电源管理方法，其特征在于，所述中央处理器内核接收到进入低功耗睡眠模式指示之后，关闭所述第二开关，并控制所述睡眠唤醒控制模块开启，之后还包括：
所述中央处理器内核设置所述第二电压转换器的输出电压小于所述第一电压转换器的输出电压。8.根据权利要求6所述的电源管理方法，其特征在于，所述睡眠唤醒控制模块接收第一电压转换器发送的稳定指示信号之后，关闭所述第一开关，由所述第一电压转换器为所述保持逻辑模块供电，之后还包括：所述中央处理器内核设置所述第二电压转换器的输出电压为第一电压值，使得所述第二电压转换器的输出电压不小于所述第一电压转换器的输出电压。9.一种服务器，其特征在于，包括：处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序，所述程序被所述处理器执行时实现如权利要求5-8中任一项所述的电源管理方法的步骤。10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求5-8中任一项所述的电源管理方法的步骤。

技术总结
本发明提供一种电源管理电路及电源管理方法，该电源管理电路包括：总供电端、第一电压转换器、第二电压转换器、第一开关、第二开关和睡眠唤醒控制模块；第一电压转换器与总供电端连接，输出端与非保持逻辑模块和保持逻辑模块连接；第二开关设置于第一电压转换器与非保持逻辑模块之间；第二电压转换器与总供电端连接，输出端与睡眠唤醒控制模块和保持逻辑模块连接；第一开关设置于第二电压转换器与保持逻辑模块之间；睡眠唤醒控制模块通过第一开关和所述保持逻辑模块连接，并与所述中央处理器内核连接。本发明中，通过保障芯片电路在睡眠唤醒过程期间的持续稳定工作，使得芯片系统经过断电睡眠后还可以快速的响应唤醒，提升电源效率。率。率。


技术研发人员：王松 肖青 孙东昱 刘勇 姜琨
受保护的技术使用者：中国移动通信集团有限公司
技术研发日：2022.02.16
技术公布日：2023/8/28