力栅晶体管及其制备方法、电子器件

1.本技术涉及半导体技术领域，尤其涉及一种力栅晶体管及其制备方法、电子器件。


背景技术：

2.由于集成电路的特征尺寸不断缩小，摩尔定律已接近极限，如何设计出新型的晶体管器件成为了关注的焦点。
3.传统的场效应晶体管（fet，field effect transistor）是基于电栅极直接调制沟道电流。在一种技术方案中，将栅极的绝缘材料更换为高介电常数的铁电材料，得到铁电场效应晶体管，铁电场效应晶体管利用电栅极翻转铁电层的极化，进而调制沟道电流。
4.然而，上述场效应晶体管均需要设置电栅极来调制沟道电流。
5.背景技术部分的内容仅仅是发明人个人所知晓的信息，并不代表上述信息在本公开申请日之前已经进入公共领域，也不代表其可以成为本公开的现有技术。


技术实现要素：

6.本技术提供一种力栅晶体管及其制备方法、电子器件，能够实现通过力控的方式调控晶体管的导通特性，无需额外设置电栅极，而且能够简化晶体管的结构。
7.为达到上述目的，本技术的实施例采用如下技术方案：第一方面，本技术实施例提供一种晶体管，包括：具有凹部的衬底；半导体薄膜层，覆盖在所述凹部处，并且所述半导体薄膜层的第一端部和第二端部均覆盖在所述凹部之外的衬底上；第一电极和第二电极，设置在所述凹部的两侧，所述第一电极与所述第一端部接触，所述第二电极与所述第二端部接触；其中，所述半导体薄膜层被配置为在外力的作用下通过挠曲电极化的方式调控所述第一电极与所述第二电极之间的所述半导体薄膜层的电导率。
8.在一些示例实施例中，基于上述方案，所述凹部的横截面形状为圆形或方形。
9.在一些示例实施例中，基于上述方案，所述凹部的横截面形状为圆形，所述凹部的孔径在1μm ~10μm的范围内，所述凹部的深度在10nm ~200μm的范围内。
10.在一些示例实施例中，基于上述方案，所述半导体薄膜层的厚度在0.5nm~1μm的范围内。
11.在一些示例实施例中，基于上述方案，所述半导体薄膜层为所述晶体管的沟道层和栅极层。
12.在一些示例实施例中，基于上述方案，所述半导体薄膜层的材料为二硫化钼、二碲化钼或氧化锌中的一种。
13.在一些示例实施例中，基于上述方案，所述第一电极为源极，所述第二电极为漏极，所述源极的一部分覆盖在所述衬底上，另一部分接触所述半导体薄膜层的所述第一端
部，所述漏极的一部分覆盖在所述衬底上，另一部分接触所述半导体薄膜层的所述第二端部。
14.在一些示例实施例中，基于上述方案，所述半导体薄膜层的薄膜极化与所述半导体薄膜层的薄膜材料的受力情况、挠曲电系数、上表面的曲率半径以及下表面的曲率半径有关，其中，所述上表面的曲率半径以及下表面的曲率半径均与所述半导体薄膜层的厚度以及所述凹部的大小有关。
15.在一些示例实施例中，基于上述方案，所述衬底的材料为硅基材料。
16.第二方面，本技术实施例提供了一种电子器件，包括上述第一方面中任一实施例所述的晶体管。
17.第三方面，本技术实施例提供了一种晶体管的制备方法，包括：在衬底上形成凹部；将制备的半导体薄膜覆盖在所述衬底的所述凹部上，所述半导体薄膜的第一端部和第二端部均覆盖在所述凹部之外的衬底上；在所述凹部的两侧形成第一电极和第二电极，所述第一电极与所述第一端部接触，所述第二电极与所述第二端部接触；其中，所述半导体薄膜被配置为在外力的作用下通过挠曲电极化的方式调控所述第一电极与所述第二电极之间的所述半导体薄膜的电导率。
18.在示例实施例中，基于上述方案，所述凹部的横截面形状为圆形或方形。
19.在示例实施例中，基于上述方案，所述凹部的横截面形状为圆形，所述凹部的孔径在1μm ~10μm的范围内，所述凹部的深度在10nm~200μm的范围内。
20.在示例实施例中，基于上述方案，所述半导体薄膜的厚度在0.5nm~1μm的范围内。
21.在示例实施例中，基于上述方案，所述半导体薄膜形成所述晶体管的沟道层和栅极层。
22.在示例实施例中，基于上述方案，所述半导体薄膜的材料为二硫化钼、二碲化钼或氧化锌中的一种。
23.在示例实施例中，基于上述方案，所述第一电极为源极，所述第二电极为漏极，所述源极的一部分覆盖在所述衬底上，另一部分接触所述半导体薄膜的第一端部，所述漏极的一部分覆盖在所述衬底上，另一部分接触半导体薄膜的所述第二端部。
24.在示例实施例中，基于上述方案，所述半导体薄膜层的薄膜极化与所述半导体薄膜的薄膜材料的受力情况、挠曲电系数、上表面的曲率半径以及下表面的曲率半径有关，其中，所述上表面的曲率半径以及下表面的曲率半径均与所述半导体薄膜的厚度以及所述凹部的大小有关。
25.在示例实施例中，基于上述方案，所述衬底的材料为硅基材料。
26.根据本技术实施例的技术方案，一方面，通过半导体薄膜层在外力作用下产生的挠曲电极化来形成“力栅极”，能够通过挠曲电效应调控半导体薄膜层的载流子浓度来调控第一电极与第二电极之间的电导率，无需额外设置电栅极，使得能够简化晶体管的结构；另一方面，由于半导体薄膜层覆盖在衬底的凹部上，因此在半导体薄膜层受外力的情况下能产生更大的形变和应变梯度，从而诱导更大的挠曲电极化来更有效地调控晶体管的导通特性。
附图说明
27.为了更清楚地说明本说明书实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
28.图1示出了根据本技术的一些实施例提供的晶体管的结构示意图；图2示出了根据本技术的另一些实施例提供的晶体管的结构示意图；图3示出了根据本技术的一些实施例提供的晶体管的原理示意图；图4示出了根据本技术的一些实施例提供的半导体薄膜层的力学模型的示意图；图5示出了根据本技术的一些实施例提供的电子器件的结构示意图；以及图6示出了根据本技术的一些实施例提供的晶体管的制备方法的流程示意图。
29.附图标记：100-晶体管；110-凹部；120-衬底；130-半导体薄膜层；132-第一端部；134-第二端部；140-第一电极；150-第二电极。
具体实施方式
30.以下描述提供了本说明书的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本说明书中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本说明书的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本说明书不限于所示的实施例，而是与权利要求一致的最宽范围。
31.这里使用的术语仅用于描述特定示例实施例的目的，而不是限制性的。比如，除非上下文另有明确说明，这里所使用的，单数形式“一”，“一个”和“该”也可以包括复数形式。当在本说明书中使用时，术语“包括”、“包含”和/或“含有”意思是指所关联的整数，步骤、操作、元素和/或组件存在，但不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或组的存在或在该系统/方法中可以添加其他特征、整数、步骤、操作、元素、组件和/或组。
32.考虑到以下描述，本说明书的这些特征和其他特征、以及结构的相关元件的操作和功能、以及部件的组合和制造的经济性可以得到明显提高。参考附图，所有这些形成本说明书的一部分。然而，应该清楚地理解，附图仅用于说明和描述的目的，并不旨在限制本说明书的范围。还应理解，附图未按比例绘制。
33.另，本技术实施例中提供的附图为示意性图示。可理解的是，本技术实施例中所述的各个元件、层、区域可具有与说明书附图所示的尺寸相比不同的相对尺寸。且图示形状可由于制造技术和/或公差而导致相应变化。本技术的实施例不应解释为限制于附图所示的各区域的特定形状，而应包括例如由于制造而导致的形状的偏差。因此，附图本质上为示意性的，并非意在限制本技术的范围。
34.挠曲电效应是一种应变梯度与电极化之间的耦合关系，材料在非均匀应变条件下，发生局域极化（正负电荷中心的分离），从而产生极化电场（极化电势）。不同于压电效应受制于非中心对称结构，挠曲电效应广泛存在于多种电介质材料之中，例如中心对称半导体材料和非中心对称半导体材料中。随着纳米电子学的发展，薄膜材料在微纳尺度的应变梯度显著增强，薄膜材料的挠曲电效应变得不容忽视。
35.基于上述内容，本技术实施例提出了一种晶体管及其制备方法、电子器件。根据本技术实施例的技术方案，半导体薄膜层覆盖在衬底的凹部上，在凹部的两侧设置有第一电极和第二电极，半导体薄膜层被配置为在外力的作用下通过挠曲电极化的方式调控晶体管的导通特性。一方面，通过半导体薄膜层在外力作用下产生的挠曲电极化来形成“力栅极”，能够通过调控半导体薄膜层的载流子浓度来调控晶体管的导通特性，无需额外设置电栅极，使得能够简化晶体管的结构；另一方面，由于半导体薄膜层覆盖在衬底的凹部上，因此在半导体薄膜层受外力的情况下能产生更大的形变和应变梯度，从而诱导更大的挠曲电极化来更有效地调控晶体管的导通特性。
36.下面，将结合附图对本技术实施例的技术方案进行详细的说明：图1示出了根据本技术的一些实施例提供的晶体管的结构示意图。
37.参照图1所示，晶体管100包括：具有凹部110的衬底120、半导体薄膜层130、第一电极140和第二电极150。其中，半导体薄膜层130覆盖在凹部110处，并且半导体薄膜层130的第一端部132和第二端部134均覆盖在凹部110之外的衬底上；第一电极140和第二电极150设置在凹部110的两侧，第一电极140与第一端部132接触，第二电极150与第二端部134接触，例如，第一电极140至少部分设置在半导体薄膜层130的第一端部132上；第二电极150至少部分设置在半导体薄膜层130的第二端部134上。半导体薄膜层130被配置为在外力的作用下通过挠曲电极化的方式调控第一电极140与第二电极150之间的半导体薄膜层130的电导率，进而能够调控晶体管100的导通特性。
38.示例实施例中，衬底120位于晶体管100的底部，用于承载半导体薄膜层130、第一电极140以及第二电极150。在衬底120上开设有凹部110或凹槽，凹部110可以为孔洞，凹部110的横截面形状为圆形或方形，半导体薄膜层130覆盖在凹部110上，半导体薄膜层130的尺寸比凹部110的尺寸大。半导体薄膜层130的形状可以为方形或圆形，半导体薄膜层130的第一端部132和第二端部134均覆盖在凹部110之外的衬底上。
39.需要说明的是，虽然以凹部110的横截面为圆形或方形为例进行了说明，但是本领域技术人员应该理解的是，凹部110的横截面形状还可以为其他适当的形状例如椭圆形或多边形等，这同样在本技术实施例的范围内。
40.根据图1的示例实施例中的技术方案，一方面，通过半导体薄膜层在外力作用下产生的应变梯度诱导的挠曲电极化来形成“力栅极”，能够通过挠曲电效应调控半导体薄膜层的载流子浓度来调控第一电极与第二电极之间的电导率，无需额外设置栅极，使得能够简化晶体管的结构；另一方面，由于半导体薄膜层覆盖在衬底的凹部上，因此在半导体薄膜层受外力的情况下能产生更大的形变和应变梯度，从而诱导更大的挠曲电极化来更有效地调控晶体管的导通特性。
41.进一步地，在一些示例实施例中，凹部110的横截面形状为圆形，圆形的凹部110的孔径在1μm ~10μm的范围内，凹部110的深度在10nm ~200μm的范围内。凹部110的深度大小应该能够保证半导体薄膜层130在弯曲状态下的薄膜底部不能接触到凹部110的底部。举例而言，凹部110的孔径为3μm，深为200nm。据上述示例实施例中的技术方案，通过将凹部110的横截面形状设置为圆形，能够使得覆盖在凹部110上的半导体薄膜层130的受力更加均匀，从而能够延长半导体薄膜层130的使用寿命，进而延长晶体管100的使用寿命。
42.在另一些示例实施例中，凹部110的横截面形状为方形例如正方形，凹部110的边长在1μm ~10μm的范围内，凹部110的深度在10nm ~200μm的范围内。凹部110的深度大小应该能够保证半导体薄膜层130在弯曲状态下的薄膜底部不能接触到凹部110的底部。举例而言，凹部110的边长为3μm，深为200nm。
43.进一步地，在一些示例实施例中，半导体薄膜层130的厚度在0.5nm~1μm的范围内。半导体薄膜层130的材料为二硫化钼（mos2）。
44.需要说明的是，虽然以半导体薄膜层的材料为二硫化钼为例进行了说明，但是本领域技术人员应该理解的是，半导体薄膜层的材料还可以为其他适当的材料例如二碲化钼或氧化锌等，这同样在本技术实施例的范围内。
45.根据上述示例实施例中的技术方案中，能够根据不同的需求选取不同的半导体薄膜层的材料以及半导体薄膜层的厚度。
46.此外，在一些示例实施例中，半导体薄膜层130形成晶体管100的沟道层和/或栅极层。在外力作用下，半导体薄膜层130弯曲，产生明显的应变梯度，从而诱导半导体摩擦层130的挠曲电极化，产生电极化场e
p
，极化的负电荷沿极化场方向吸引空穴，导致空穴积聚，在半导体薄膜层130的顶部界面附近形成增强区域，即形成晶体管100的沟道层。
47.进一步地，在半导体薄膜层130受到的外力大于预定阈值时，晶体管100导通，半导体薄膜层130处于自然悬空状态下时，晶体管100处于关闭或截止状态，能够通过半导体薄膜层130形成晶体管100的“力栅极”，实现由半导体薄膜层130即“力栅极”调控的晶体管，实现在数百 nn 的机械力作用下，晶体管的开关比超过3个数量级。
48.根据上述示例实施例中的技术方案，通过半导体薄膜层130形成晶体管100的沟道层和栅极层，能够实现将沟道层和栅极层集成到同一半导体薄膜层中，使得晶体管的结构更简单，并且便于制备晶体管。
49.进一步地，在一些示例实施例中，第一电极140为源极140，第二电极150为漏极150，源极140的一部分覆盖在衬底120上，另一部分接触半导体薄膜层130的第一端部132，漏极150的一部分覆盖在衬底120上，另一部分接触半导体薄膜层130的第二端部134。在另一些示例实施例中，第一电极140为漏极，第二电极150为源极。
50.在一些示例实施例中，凹部110的横截面形状为圆形，半导体薄膜层130为长方形，半导体薄膜层130的第一端部132和第二端部132为长方形的长边的端部。衬底的凹部的顶部全部覆盖有半导体薄膜层。
51.在另一些示例实施例中，半导体薄膜层130为圆形，半导体薄膜层130的第一端部132和第二端部132均为圆形的一部分即弧形。需要说明的是，半导体薄膜层还可以为其他适当的形状例如椭圆形等，这同样在本技术实施例的范围内。
52.在另一些示例实施例中，第一电极140的一部分覆盖在衬底120上，另一部分覆盖在半导体薄膜层130的第一端部132上，第二电极150的一部分覆盖在衬底120上，另一部分覆盖在半导体薄膜层130的第二端部134上。
53.根据上述实施例中的技术方案，通过将第一电极和第二电极的一部分分别覆盖在半导体薄膜层的第一端部上和第二端部上，能够固定半导体薄膜层的端部，从而能够更好地实现半导体薄膜层的挠曲电效应。
54.需要说明的是，虽然以电极的一部分覆盖在半导体薄膜层为例进行了说明，但是
本领域技术人员应该理解的是，第一电极和第二电极还可以全部覆盖在半导体薄膜层的第一端部和第二端部，从而使得能够更好地固定半导体薄膜层。
55.此外，在另一些示例实施例中，第一电极和第二电极还可以不覆盖半导体薄膜层，例如设置在半导体薄膜层的下方或者与半导体薄膜层接触，这同样在本技术实施例的范围内。
56.在图2示出了根据本技术的另一些实施例提供的晶体管的结构示意图。
57.参照图2所示，在示例实施例中，衬底120包括第一层122以及第二层124。第一层122的形状和尺寸与晶体管100的形状和尺寸相适应，用于承载第二层124。第一层122可以是在制作晶体管时保留的基底材料，或者是在基底材料上通过真空蒸镀、气相沉积、旋转涂覆等工艺形成的绝缘层，在此不做限定。具体实施时，第一层122可以采用二氧化硅、氧化铪、三氧化二铝等氧化物薄膜材料，或者其他适当的材料。
58.进一步地，第二层124形成于第一层122上，第二层124上开设有凹部110。例如，可以先在第一层122上形成第二层124，然后通过刻蚀的方式在第二层124上刻蚀形成凹部110；还可以直接在第一层122上形成具有凹部的第二层124。例如，通过化学气相沉淀（metal-organic chemical vapor deposition，mocvd）或分子束外延（molecular beam epitaxy，mbe）的方式，于第一层122上生长形成具有凹部的第二层124。
59.需要说明的是，凹部110的横截面形状可以为圆形或方形。第二层124可以采用硅和/或二氧化硅材料，也可以采用其他适当的材料例如碳化硅等，本技术实施例对此不进行特殊限定。
60.根据图2的示例实施例中的技术方案，通过设置两层衬底，在第二层衬底上开设凹部，能够通过多种方式在衬底上形成凹部，使得能够更方便地在衬底上形成凹部。
61.图3示出了根据本技术的一些实施例提供的晶体管的原理示意图。
62.参照图3所示，在示例实施例中，基于薄膜材料自身的挠曲电效应，在外力作用下，半导体薄膜层130弯曲，产生明显的应变梯度，从而诱导半导体摩擦层130的挠曲电极化，产生电极化场e
p
，影响半导体薄膜层130的载流子浓度，间接调控晶体管100的半导体薄膜层130的电流密度。极化的负电荷沿极化场方向吸引空穴，导致空穴积聚，在半导体薄膜层130的顶部界面附近形成增强区域，增加半导体薄膜层130的有效导电区的宽度，提高第一电极140与第二电极150之间的半导体薄膜层130的电导率。
63.举例而言，在外力作用下，半导体薄膜层130弯曲后产生应变梯度，应变梯度会感应出负柔性极化电荷，从而在半导体薄膜层130的界面附近出现负柔性电位，这可以吸引界面附近的空穴，在半导体薄膜层130形成一定浓度的载流子。
64.根据图3的示例实施例中的技术方案，利用半导体薄膜层的挠曲电效应，基于外力来调控晶体管的导通特性，因此，半导体薄膜层的极化是力控而非传统电控，不同于传统场效应晶体管通过电压来调控沟道层，实现在数百纳牛顿的机械力作用下，晶体管开/关比超过三个数量级。
65.图4示出了根据本技术的一些实施例提供的半导体薄膜层的力学模型的示意图。
66.参照图4中的（a）所示，半导体薄膜层130在外力f的作用下薄膜弯曲，产生明显的应变梯度，从而诱导挠曲电极化，影响半导体薄膜层130的载流子浓度，间接调控晶体管100的电流密度，提高第一电极与第二电极之间的半导体薄膜层130的电导率。
67.参照图4中的（b）所示，在示例实施例中，半导体薄膜层130的薄膜极化与半导体薄膜层130的薄膜材料的挠曲电系数、上表面的曲率半径r1以及下表面的曲率半径r2有关。如下式（1）所示：（1）其中，为每单位面积的薄膜极化，为薄膜材料的挠曲电系数、r1为半导体薄膜层130的上表面的曲率半径，r2为半导体薄膜层130的下表面的曲率半径。
68.进一步地，半导体薄膜层130的上表面的曲率半径r1以及下表面的曲率半径r2均与半导体薄膜层130的厚度d以及凹部110的孔径w有关。如下式（2）所示：与半导体薄膜层130的厚度d以及凹部110的孔径w有关。如下式（2）所示：与半导体薄膜层130的厚度d以及凹部110的孔径w有关。如下式（2）所示：（2）其中，r为半导体薄膜层130的理想曲率半径，h为凹部110的中心到曲率半径为r的半导体薄膜处的垂直距离，w为凹部110的孔径或直径，d为半导体薄膜层130的薄膜厚度。
69.根据图4的示例实施例中的技术方案，根据薄膜材料的挠曲电系数、半导体薄膜层的曲率半径以及凹部的直径，确定半导体薄膜层的挠曲电极化，从而能够根据实际需要选取适当的半导体薄膜层材料以及凹部大小。
70.图5示出了根据本技术的一些实施例提供的电子器件的结构示意图。
71.参照图5所示，该电子器件500包括晶体管100。在示例实施例中，该电子器件500可以为气压控制器件，气压控制器件用于根据半导体薄膜层的两侧的气压差控制晶体管100的导通特性，从而实现气压控制。
72.例如，晶体管中的半导体薄膜层的靠近衬底一侧的气压是正常大气压，若外部大气压大于正常大气压，则半导体薄膜层弯曲，产生明显的应变梯度，从而诱导半导体摩擦层的挠曲电极化，使得晶体管100导通。若外部大气压为正常大气压，则半导体薄膜层处于自然悬空状态，晶体管100处于截止状态，从而实现通过气压控制晶体管100的导通和截止。
73.需要说明的是，虽然以电子器件为气压控制器件为例进行了说明，但是本领域技术人员应该理解的是，电子器件还可以为其他适当的器件例如压力控制器件或压力检测器件等，这同样在本技术实施例的范围内。
74.本技术实施例提供的电子器件，由于使用了上述任一实施例所述的晶体管。因此，一方面，通过半导体薄膜层的应变梯度诱导的挠曲电极化来形成“力栅极”，能够通过挠曲电效应调控半导体薄膜层的载流子浓度来调控晶体管的导通特性，无需额外设置电栅极，而且能够简化晶体管的结构；另一方面，由于半导体薄膜层覆盖在衬底的凹部上，因此在半导体薄膜层受外力的情况下能产生更大的形变和应变梯度，从而诱导更大的挠曲电极化来更有效地调控晶体管的导通特性。
75.由于本技术示例实施例中的电子器件采用了上述晶体管，因此，至少具有与上述晶体管相应的全部优点。
76.需要说明的是，该电子器件的技术方案与上述的晶体管的技术方案属于同一构思，该电子器件的技术方案未详细描述的细节内容，均可以参见上述晶体管的技术方案的描述。
77.图6示出了根据本技术的一些实施例提供的晶体管的制备方法的流程示意图。
78.参照图6所示，在步骤s610中，在衬底上形成凹部。
79.在示例实施例中，凹部的横截面形状为圆形或方形。例如，凹部的横截面形状为圆形，凹部的孔径在1μm ~10μm的范围内，凹部的深度在10nm ~200μm的范围内。
80.进一步地，在一些示例实施例中，可以通过刻蚀的方式在衬底上形成凹部。例如，通过等离子体刻蚀的方式在衬底上形成凹部即凹部。
81.此外，在另一些示例实施例中，还可以沉积形成第一层衬底，在第一层衬底上生成具有凹部的第二层。例如，通过化学气相沉积（metal-organic chemical vapor deposition，mocvd）或分子束外延（molecular beam epitaxy，mbe）的方式，采用硅和/或二氧化硅材料于第一层上生长形成具有凹部的第二层。
82.在步骤s620中，将制备的半导体薄膜覆盖在衬底的凹部上，半导体薄膜的第一端部和第二端部均覆盖在凹部之外的衬底上。
83.在示例实施例中，预先制备半导体薄膜，将制备的半导体薄膜转移并覆盖在衬底的凹部上。半导体薄膜的厚度在0.5nm~1μm的范围内，例如半导体薄膜的厚度可以为1nm。
84.进一步地，半导体薄膜的第一端部和第二端部均覆盖在凹部之外的衬底上。在一些示例实施例中，凹部的横截面形状为圆形，半导体薄膜为长方形，半导体薄膜层的第一端部和第二端部为长方形的长边的端部。衬底的凹部的顶部全部覆盖有半导体薄膜。在另一些示例实施例中，半导体薄膜层为圆形，半导体薄膜层的第一端部和第二端部均为圆形的一部分即弧形。
85.需要说明的是，半导体薄膜还可以为其他适当的形状例如椭圆形等，这同样在本技术实施例的范围内。
86.在步骤s630中，在凹部的两侧形成第一电极和第二电极，第一电极与第一端部接触，第二电极与第二端部接触。
87.在示例实施例中，第一电极为源极，第二电极为漏极；或者第一电极为漏极，第二电极为源极。在凹部的两侧通过光刻形成第一电极和第二电极的电极图案，并对电极图案进行曝光处理。源极以及漏极135可采用适当的金属或其他材料制成。
88.在一些示例实施例中，第一电极和第二电极均与半导体薄膜层接触。例如，第一电极为源极，第二电极为漏极，源极的一部分覆盖在衬底上，另一部分接触半导体薄膜层的第一端部，漏极的一部分覆盖在衬底上，另一部分接触半导体薄膜层的第二端部。
89.进一步地，在一些示例实施例中，第一电极的一部分覆盖在衬底上，另一部分覆盖在半导体薄膜层的第一端部上，漏极的一部分覆盖在衬底上，另一部分覆盖在半导体薄膜层的第二端部上。
90.此外，在另一些示例实施例中，第一电极和第二电极还可以不覆盖半导体薄膜层，例如设置在半导体薄膜层的下方，这同样在本技术实施例的范围内。
91.进一步地，将曝光处理后的上述结构进行蒸镀，形成力栅型晶体管。半导体薄膜层被配置为在外力的作用下通过挠曲电极化的方式调控第一电极与第二电极之间的半导体
薄膜层的电导率。
92.根据图6的示例实施例中的技术方案，一方面，通过半导体薄膜层的应变梯度诱导的挠曲电极化来形成“力栅极”，能够通过挠曲电效应调控半导体薄膜层的载流子浓度来调控第一电极与第二电极之间的电导率，无需额外设置电栅极，使得能够简化晶体管的结构；另一方面，由于半导体薄膜层覆盖在衬底的凹部上，因此在半导体薄膜层受外力的情况下能产生更大的形变和应变梯度，从而诱导更大的挠曲电极化来更有效地调控晶体管的导通特性。
93.在示例实施例中，基于上述方案，所述半导体薄膜形成上述晶体管的沟道层和/或栅极层。
94.在示例实施例中，基于上述方案，上述半导体薄膜的材料为二硫化钼、二碲化钼或氧化锌中的一种。
95.在示例实施例中，基于上述方案，第一电极为源极，第二电极为漏极，源极的一部分覆盖在衬底上，另一部分覆盖在半导体薄膜的第一端部上，漏极的一部分覆盖在衬底上，另一部分覆盖在半导体薄膜的第二端部上。
96.在示例实施例中，基于上述方案，半导体薄膜的薄膜极化与半导体薄膜的薄膜材料的受力情况、挠曲电系数、上表面的曲率半径以及下表面的曲率半径有关，其中，上表面的曲率半径以及下表面的曲率半径均与半导体薄膜层的厚度以及凹部的大小例如孔径有关。
97.在示例实施例中，基于上述方案，衬底的材料为硅基材料。
98.需要说明的是，该晶体管的制备方法的技术方案与上述的晶体管的技术方案属于同一构思，该晶体管的制备方法的技术方案未详细描述的细节内容，均可以参见上述晶体管的技术方案的描述。
99.上述对本说明书特定实施例进行了描述。其他实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者是可能有利的。
100.综上所述，在阅读本详细公开内容之后，本领域技术人员可以明白，前述详细公开内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本说明书需求囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改旨在由本说明书提出，并且在本说明书的示例性实施例的精神和范围内。
101.在上述描述中，当诸如层、区域或衬底之类的元素被称为在另一元素“上”时，它可以是直接在该另一元素上，或者还可设置有中间元素。且，诸如“内”、“外”、“上”、“下”、“之中”、“之外”之类的相对术语及其类似术语在本文中可用于描述一层与另一区域的相对关系。
102.此外，本说明书中的某些术语已被用于描述本说明书的实施例。例如，“一个实施例”，“实施例”和/或“一些实施例”意味着结合该实施例描述的特定特征，结构或特性可以包括在本说明书的至少一个实施例中。因此，可以强调并且应当理解，在本说明书的各个部分中对“实施例”或“一个实施例”或“替代实施例”的两个或更多个引用不一定都指代相同
的实施例。此外，特定特征，结构或特性可以在本说明书的一个或多个实施例中适当地组合。
103.应当理解，在本说明书的实施例的前述描述中，为了帮助理解一个特征，出于简化本说明书的目的，本说明书将各种特征组合在单个实施例、附图或其描述中。然而，这并不是说这些特征的组合是必须的，本领域技术人员在阅读本说明书的时候完全有可能将其中一部分特征提取出来作为单独的实施例来理解。也就是说，本说明书中的实施例也可以理解为多个次级实施例的整合。而每个次级实施例的内容在于少于单个前述公开实施例的所有特征的时候也是成立的。
104.本文引用的每个专利，专利申请，专利申请的出版物和其他材料，例如文章、书籍、说明书、出版物、文件、物品等，除了与其相关的任何历史起诉文件、可能与本文件不一致或相冲突的任何相同的、或者任何可能对权利要求的最宽范围具有限制性影响的任何相同的历史起诉文件，均可以通过引用结合于此，并用于现在或以后与本文件相关联的所有目的。此外，如果在与任何所包含的材料相关联的术语的描述、定义和/或使用与本文档相关的术语、描述、定义和/或之间存在任何不一致或冲突时，使用本文件中的术语为准。
105.最后，应理解，本文公开的申请的实施方案是对本说明书的实施方案的原理的说明。其他修改后的实施例也在本说明书的范围内。因此，本说明书披露的实施例仅仅作为示例而非限制。本领域技术人员可以根据本说明书中的实施例采取替代配置来实现本说明书中的申请。因此，本说明书的实施例不限于申请中被精确地描述过的实施例。

技术特征：
1.一种晶体管，其特征在于，包括：具有凹部的衬底；半导体薄膜层，覆盖在所述凹部处，并且所述半导体薄膜层的第一端部和第二端部均覆盖在所述凹部之外的衬底上；第一电极和第二电极，设置在所述凹部的两侧，所述第一电极与所述第一端部接触，所述第二电极与所述第二端部接触；其中，所述半导体薄膜层被配置为在外力的作用下通过挠曲电极化的方式调控所述第一电极与所述第二电极之间的所述半导体薄膜层的电导率。2.根据权利要求1所述的晶体管，其特征在于，所述凹部的横截面形状为圆形或方形。3.根据权利要求1所述的晶体管，其特征在于，所述半导体薄膜层的厚度在0.5nm~1μm的范围内。4.根据权利要求1所述的晶体管，其特征在于，所述半导体薄膜层为所述晶体管的沟道层和栅极层。5.根据权利要求1至4中任一项所述的晶体管，其特征在于，所述第一电极为源极，所述第二电极为漏极，所述源极的一部分覆盖在所述衬底上，另一部分接触所述半导体薄膜层的所述第一端部，所述漏极的一部分覆盖在所述衬底上，另一部分接触所述半导体薄膜层的所述第二端部。6.根据权利要求1所述的晶体管，其特征在于，所述半导体薄膜层的薄膜极化与所述半导体薄膜层的薄膜材料的受力情况、挠曲电系数、上表面的曲率半径以及下表面的曲率半径有关，其中，所述上表面的曲率半径以及下表面的曲率半径均与所述半导体薄膜层的厚度以及所述凹部的大小有关。7.一种电子器件，其特征在于，所述电子器件包括权利要求1至6中任一项所述的晶体管。8.一种晶体管的制备方法，其特征在于，包括：在衬底上形成凹部；将制备的半导体薄膜覆盖在所述衬底的所述凹部上，所述半导体薄膜的第一端部和第二端部均覆盖在所述凹部之外的衬底上；在所述凹部的两侧形成第一电极和第二电极，所述第一电极与所述第一端部接触，所述第二电极与所述第二端部接触；其中，所述半导体薄膜被配置为在外力的作用下通过挠曲电极化的方式调控所述第一电极与所述第二电极之间的所述半导体薄膜的电导率。9.根据权利要求8所述的制备方法，其特征在于，所述半导体薄膜的厚度在0.5nm~1μm的范围内。10.根据权利要求8所述的制备方法，其特征在于，所述半导体薄膜为所述晶体管的沟道层和栅极层。

技术总结
本申请提供一种力栅晶体管及其制备方法、电子器件。该晶体管包括具有凹部的衬底、半导体薄膜层、第一电极以及第二电极。其中，半导体薄膜层覆盖在凹部处，并且半导体薄膜层的第一端部和第二端部均覆盖在凹部之外的衬底上；第一电极和第二电极设置在上述凹部的两侧；半导体薄膜层被配置为在外力的作用下通过挠曲电极化的方式调控第一电极与第二电极之间的半导体薄膜层的电导率。本申请实施例的技术方案能够实现通过力控的方式调控晶体管的导通特性，无需额外设置电栅极，而且能够简化晶体管的结构。的结构。的结构。


技术研发人员：黄博远 李江宇
受保护的技术使用者：南方科技大学
技术研发日：2023.07.26
技术公布日：2023/8/28