飞行时间图像传感器像素电路及其驱动方法、图像传感器与流程

1.本技术涉及图像传感器技术领域，具体而言，涉及一种飞行时间图像传感器像素电路及其驱动方法、图像传感器。


背景技术：

2.图像传感器是数字摄像头的重要组成部分，根据元件的不同，图像传感器可以分为ccd(charge coupled device，电荷耦合元件)图像传感器和 cmos(complementarymetal oxide semiconductor，互补金属氧化物半导体) 图像传感器两大类。而由于cmos图像传感器具有功耗、成本低、易于标准化生产等优点，在各个领域得到了广泛应用。
3.飞行时间(tof，time of fly)图像传感器装置主要应用于获取3d图像的系统、利用基于光学飞行时间感知光线从光源到达物体，再反射回图像传感器的时间来测量成像目标到图像传感装置的距离，通过将飞行时间图像传感器的每个像素都用于距离测量可以获得高精度的深度图像。
4.对于传统的图像传感器而言，其工作效率与其接收到的背景光直接相关，具体地，当图像传感器接收到较强背景光时，位于图像传感器像素电路中的浮置扩散(fd，floating diffusion)节点的电压会因较强背景光的干扰急剧下降，当浮动扩散点的电压下降到低于读出电路的开启电压时，则会导致图像传感器像素电路中的读出电路无法正常导通、无法读出光电二极管传输的电荷信号，进而导致整个像素电路失效。


技术实现要素：

5.为了至少克服现有技术中的上述不足，本技术的目的在于提供一种飞行时间图像传感器像素电路及其驱动方法、图像传感器。
6.第一方面，本技术实施例提供一种飞行时间图像传感器像素电路，所述飞行时间图像传感器像素电路包括感光元件、若干读取控制单元以及校正单元；
7.所述若干读取控制单元包括若干对应的浮动扩散点，所述若干读取控制单元用于分别对所述感光元件传输的电荷信号进行读取控制；所述校正单元的一端连接高电平电压信号，另一端连接所述若干浮动扩散点；其中，所述校正单元用于在积分期间当至少一个所述浮动扩散点的电位低于预设电压时，同时对全部所述浮动扩散点进行复位以重新积分；
8.在一种可能的实现方式中，所述校正单元的一端连接至高电平电压信号，另一端连接所述若干浮动扩散点；所述校正单元包括若干开关晶体管和逻辑判断模块；所述开关晶体管的第一端与所述高电平电压信号连接；所述开关晶体管的第二端连接所述浮动扩散点，所述开关晶体管的控制端与所述逻辑判断模块连接；所述逻辑判断模块由至少一个逻辑电路构成，所述逻辑判断模块用于当至少一个所述浮动扩散点的电位中的至少一个低于所述预设电压时，输出控制信号使所述开关晶体管导通以对全部所述浮动扩散点进行复位以重新积分；
9.在一种可能的实现方式中，所述逻辑判断模块包括至少两个反相器以及或非门电
路，其中，所述反相器与所述浮动扩散点连接，所述反相器接入所述或非门电路的输入端，所述或非门电路的输出端连接所述开关晶体管；
10.在一种可能的实现方式中，所述逻辑判断模块包括反相器和与非门电路，其中，所述与非门电路的输入端连接至所述浮动扩散点，所述与非门电路的输出端则连接至所述反相器的输入端，所述反相器的输出端连接所述开关晶体管；
11.在一种可能的实现方式中，所述逻辑判断模块仅包括与门电路，其中，所述与门电路的输入端连接至所述浮动扩散点，所述与门电路的输出端同时连接所述开关晶体管；
12.在一种可能的实现方式中，所述第一开关晶体管和所述第二开关晶体管为p型晶体管；
13.在一种可能的实现方式中，所述逻辑判断模块包括至少两个反相器以及或门电路，其中，所述反相器与所述浮动扩散点连接，所述反相器接入所述或门电路的输入端，所述或门电路的输出端连接所述开关晶体管；
14.在一种可能的实现方式中，所述逻辑判断模块仅包括与非门电路，其中，所述与非门电路的输入端连接至所述浮动扩散点，所述与非门电路的输出端连接所述开关晶体管；
15.在一种可能的实现方式中，所述与非门电路由至少一控制晶体管组和一偏置晶体管串行连接构成，所述控制晶体管组包括两个串行连接的控制晶体管，所述偏置晶体管的控制端连接偏置电压，所述控制晶体管组通过所述偏置晶体管连接至所述高电平电压信号，且所述控制晶体管和所述偏置晶体管均为n型晶体管；
16.在一种可能的实现方式中，所述第一开关晶体管和所述第二开关晶体管为n型晶体管；
17.在一种可能的实现方式中，所述读取控制单元包括复位晶体管、传输晶体管和信号输出模块；所述复位晶体管的一端与所述高电平电压信号连接，复位晶体管的另一端与所述浮动扩散点连接，以根据复位控制信号重置所述浮动扩散点的电压；所述信号输出模块的第一端与所述高电平电压信号连接，所述信号输出模块的控制端与所述复位晶体管与所述浮动扩散点分别连接，对从所述浮动扩散点输入的电压信号进行放大输出；
18.在一种可能的实现方式中，所述读取控制单元包括第一读取控制单元和第二读取控制单元，且所述第一读取控制单元和所述第二读取控制单元以所述感光元件为中心呈镜像对称；
19.在一种可能的实现方式中，所述读取控制单元还包括第三读取控制单元和第四读取控制单元，且所述第一读取控制单元、所述第二读取控制单元、所述第三读取控制单元和所述第四读取控制单元以所述感光元件为中心呈镜像对称；
20.在一种可能的实现方式中，所述复位晶体管为n型晶体管；
21.在一种可能的实现方式中，所述信号输出模块包括源极跟随晶体管，所述源极跟随晶体管的第一端与所述高电平电压信号连接，所述源极跟随晶体管的控制端连接至所述浮动扩散点、所述复位晶体管的第二端和所述校正单元，所述源极跟随晶体管的第二端连接对应的输出端；
22.在一种可能的实现方式中，所述信号输出模块包括行选择晶体管，所述源极跟随晶体管与所述行选择晶体管串行连接、通过行选择晶体管连接对应的所述输出端；
23.在一种可能的实现方式中，所述像素电路还包括双转换增益控制模块，所述双转
换增益控制模块连接在所述复位晶体管和所述浮动扩散点之间，所述双转换增益控制模块至少包括一个双转换增益控制晶体管和电容，所述双转换增益控制模块用于实现在低转换增益模式和高转换增益模式的切换；
24.在一种可能的实现方式中，所述像素电路还包括像素重置晶体管，所述像素重置晶体管的第一端连接接地信号，所述像素重置晶体管的第二端连接所述感光元件的第二端，所述像素重置晶体管的控制端接入像素重置信号，所述像素重置晶体管用于在所述感光元件传输电荷信号之前对所述感光元件进行电荷清零。
25.在一种可能的实现方式中，所述读取控制单元还包括存储电容，所述存储电容的第一极板连接所述浮动扩散点，所述存储电容的第二极板连接接地信号，所述存储电容用于当所述校正单元在至少一个所述浮动扩散点的电位低于所述预设电压进行校正并复位之后，接收并存储所述感光元件产生的电荷；
26.在一种可能的实现方式中，所述预设电压为所述信号输出模块的开启电压；
27.第二方面，本技术实施例还提供一种飞行时间图像传感器像素电路驱动方法，用于驱动前述飞行时间图像传感器像素电路，包括以下步骤：
28.第一阶段，所述高电平电压信号导通所述复位晶体管，所述高电平电压信号通过所述复位晶体管对所述信号输出模块、所述浮动扩散点进行复位；
29.第二阶段，所述复位晶体管关断，所述传输晶体管导通并将所述感光元件累积的电荷转移至所述若干浮动扩散点；若至少一个所述浮动扩散点的电位低于所述预设的电压时，则所述校正单元对全部所述浮动扩散点同时施加来自于所述高电平电压信号的高电平信号，再次导通所述传输晶体管并将所述感光元件累积的电荷转移至所述若干浮动扩散点；若全部所述浮动扩散点的电位均高于所述预设电压时，则将所述感光元件累积的电荷写入所述信号输出模块；
30.第三阶段，所述传输晶体管关断，所述信号输出模块导通以传输图像信号；
31.第三方面，本技术实施例还提供一种飞行时间图像传感器，采用了前述飞行时间图像传感器像素电路。
32.在一种可能的实现方式中，所述飞行时间图像传感器包括第一芯片和第二芯片，其中：所述感光元件、所述传输晶体管设置于所述第一芯片；所述读取控制单元除所述传输晶体管之外的器件结构以及所述校正单元设置于第二芯片；所述第一芯片和所述第二芯片堆叠设置，且所述第一芯片和所述第二芯片电连接；
33.在一种可能的实现方式中，所述第一芯片还设置有所述像素重置晶体管；
34.基于上述任意一个方面，本技术实施例提供的飞行时间图像传感器像素电路及其驱动方法、图像传感器，有益效果体现在：在积分期间当至少一个浮动扩散点的电位低于预设电压时，同时对全部浮动扩散点进行复位以重新积分，进而当背景光过强时，有效降低过强的背景光对本飞行时间图像传感器像素电路的干扰，从而可以正常导通、顺利地读出感光元件传输的电荷信号。
附图说明
35.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要调用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对
范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
36.图1为现有技术中一种图像传感器像素电路示意图；
37.图2为本技术实施例提供的飞行时间图像传感器像素电路示意图；
38.图3为本技术实施例提供的另一飞行时间图像传感器像素电路示意图；
39.图4为本技术实施例提供的又一飞行时间图像传感器像素电路示意图；
40.图5为本技术实施例提供的再一飞行时间图像传感器像素电路示意图；
41.图6为本技术实施例提供的还一飞行时间图像传感器像素电路示意图；
42.图7为本技术实施例提供的另一飞行时间图像传感器像素电路示意图；
43.图8为本技术实施例提供的又一飞行时间图像传感器像素电路示意图；
44.图9为本技术实施例提供的再一飞行时间图像传感器像素电路示意图；
45.图10为本技术实施例提供的飞行时间图像传感器像素电路时序图；
46.图11为本技术实施例提供的另一飞行时间图像传感器像素电路时序图；
47.图12为本技术实施例提供的飞行时间图像传感器示意图。
具体实施方式
48.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，应当理解，本技术中附图仅起到说明和描述的目的，并不用于限定本技术的保护范围。另外，应当理解，示意性的附图并未按实物比例绘制。本技术中使用的流程图示出了根据本技术实施例的一些实施例实现的操作。应该理解，流程图的操作可以不按顺序实现，没有逻辑的上下文关系的步骤可以反转顺序或者同时实施。此外，本领域技术人员在本技术内容的指引下，可以向流程图添加一个或多个其它操作，也可以从流程图中移除一个或多个操作。
49.另外，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
50.正如背景技术所介绍的内容，当图像传感器接收到较强背景光时，位于图像传感器像素电路中的浮置扩散(fd，floating diffusion)节点的电压会因较强背景光的干扰急剧下降，当浮动扩散点的电压下降到低于读出电路的开启电压时，则会导致图像传感器像素电路中的读出电路无法正常导通、无法读出光电二极管传输的电荷信号，进而导致整个像素电路失效。图1所例举的是现有技术中传统图像传感器的像素电路，其中，rst0为复位晶体管，tx0为传输晶体管，pd0为光电二极管，fd0为浮动扩散点， pixout为第二端，浮动扩散点fd0的电压大小与第二端pixout的电压大小成比例关系；rst0为复位晶体管rst0的控制信号，tx0为传输晶体管tx0 的控制信号，当rst0为高电平时，复位晶体管rst0导通，复位晶体管 rst0输出复位信号至浮动扩散点fd0和第二端pixout，采样浮动扩散点 fd0或第二端pixout的复位信号以作为复位采样信号值vrst；当tx0为高电平时，传输晶体管tx0导通，传输晶体管tx0输出光电二极管pd0的电荷信号至浮动扩散点fd0和第二端pixout，采样浮
动扩散点fd0或第二端pixout的电荷信号以作为光电子采样信号值vfd。复位采样信号值vrst 和光电子采样信号值vfd的差值即为图像信号，电荷信号越大即光线越强，复位采样信号值vrst和光电子采样信号值vfd的差值就会越大。当背景光过强时，光电二极管pd0接收来自外界光的入射信号同时也接收了部分背景光信号，背景光过强则容易使光电二极管pd0的输出趋于饱和，但是在光电二极管pd0实际输出的电荷信号中入射信号的光生电荷实际很少，这样，浮动扩散点fd0和第二端pixout的电压会在复位后迅速下降，复位采样信号值vrst同样会迅速下降，当浮动扩散点fd0的电压下降到低于读出电路的开启电压时，则会导致图像传感器像素电路中的读出电路无法正常导通；由于出现这样的差异导致图像信号即复位采样信号值vrst和光电子采样信号值vfd的差值便会大幅减少，故存在无法读出光电二极管fd0传输的电荷信号的情况。
51.为了解决上述技术问题，本技术提供了一种飞行时间图像传感器像素电路，飞行时间图像传感器的像素阵列中包含多个按行和列排列的像素电路。请参考图2，图2示出了本技术一实施例提供的飞行时间图像传感器像素电路，该像素电路包括感光元件pd、第一读取控制单元rc1和第二读取控制单元rc2以及校正单元clb；其中，感光元件pd，通常具有单方向导电特性、用于累计光电效应产生的电荷以响应所接收的光从而将光信号转换成电信号，感光元件pd可以是用于将可见光信号转换为电信号 (即光电荷)的任何感光性结构，例如光电二极管、光栅或光导体中的任何一种，作为一种更佳的实施方式，本实施例中感光元件pd为光电二极管；感光元件pd具有第一端和第二端，其中第二端分别与第一读取控制单元rc1和第二读取控制单元rc2连接，第一端则与接地信号gnd相连；进一步地，感光元件pd的第二端可以为阴极、第一端可以为阳极。
52.其中，第一读取控制单元rc1与第二读取控制单元rc2分别与感光元件pd连接，均包括浮动扩散点、复位晶体管、传输晶体管和信号输出模块，且均用于对感光元件pd传输的电荷信号进行读取控制。
53.复位晶体管的一端与高电平电压信号连接，复位晶体管的另一端与浮动扩散点连接，以根据复位控制信号重置浮动扩散点的电压；信号输出模块的第一端与高电平电压信号连接，信号输出模块的控制端与复位晶体管与浮动扩散点分别连接，对从浮动扩散点输入的电压信号进行放大输出。
54.以下结合图2所示出的内容进行具体说明：第一读取控制单元rc1包括第一浮动扩散点fda、第一复位晶体管rsta、第一传输晶体管txa 和第一信号输出模块；第一复位晶体管rsta的一端与高电平电压信号 vdd连接，第一复位晶体管rsta的另一端与第一浮动扩散点fda连接；第一信号输出模块的第一端与高电平电压信号vdd连接，第一信号输出模块的控制端与第一复位晶体管rsta与第一浮动扩散点fda连接；其中，第一复位晶体管rsta用于根据复位控制信号rsta重置第一浮动扩散点 fda的电压，第一信号输出模块用于对从第一浮动扩散点fda输入的电压信号进行放大输出；第一传输晶体管txa连接感光元件pd至第一浮动扩散点fda，以确保传输信号pga输入时，导通第一传输晶体管txa、将感光元件pda累计的电荷转移至第一浮动扩散点fda。
55.请继续参照图2，第二读取控制单元rc2包括第二浮动扩散点fdb、第二复位晶体管rstb、第二传输晶体管txb和第二信号输出模块；第二复位晶体管rstb的一端与高电平电压信号vdd连接，第二复位晶体管 rstb的另一端与第二浮动扩散点fdb连接；第二信号输出模
块的第一端与高电平电压信号vdd连接，第二信号输出模块的控制端与第二复位晶体管rstb与第二浮动扩散点fdb连接；其中，第二复位晶体管rstb用于根据复位控制信号rstb重置第二浮动扩散点fdb的电压，第二信号输出模块用于对从第二浮动扩散点fdb输入的电压信号进行放大输出；第二传输晶体管txb连接感光元件pd至第二浮动扩散点fdb，以确保传输信号 pgb输入时，导通第一传输晶体管txb、将感光元件pdb累计的电荷转移至第二浮动扩散点fdb。
56.可以理解的是，第一读取控制单元rc1和第二读取控制单元rc2以感光元件pd为中心呈镜像对称。
57.可选地，复位晶体管可以为p型晶体管；在一些实施例中，也可以为 n型晶体管。p型晶体管的空穴迁移率低，在mos晶体管的几何尺寸和工作电压绝对值相等的情况下，p型晶体管的跨导小于n型晶体管；但是p 型晶体管阈值电压的绝对值一般偏高，要求有较高的工作电压，且供电电源的电压大小和极性，与双极型晶体管逻辑电路兼容性不佳，加之其逻辑摆幅大，充电放电过程长，加之器件跨导小，故n型晶体管的工作速度相比于p型晶体管的工作速度更快。
58.进一步地，校正单元clb与高电平电压信号vdd、第一读取控制单元rc1和第二读取控制单元rc2分别连接；校正单元clb的一端连接至高电平电压信号vdd，校正单元clb的另一端连接第一浮动扩散点fda 第二浮动扩散点fdb，校正单元clb用于在积分期间当第一浮动扩散点 fda的电位和第二浮动扩散点fdb的电位中的至少一个低于预设电压时，同时对第一浮动扩散点fda、第二浮动扩散点fdb进行复位以重新积分。
59.具体地，校正单元clb包括第一开关晶体管csta、第二开关晶体管 cstb和逻辑判断模块。第一开关晶体管csta的第一端和第二开关晶体管cstb的第一端均与高电平电压信号vdd连接；第一开关晶体管csta 的第二端连接至第一浮动扩散点fda、控制端则与逻辑判断模块连接；第二开关晶体管cstb的第二端连接至第二浮动扩散点fdb、控制端则同样与逻辑判断模块连接。第一开关晶体管csta和第二开关晶体管cstb为相同类型的晶体管；由于第一开关晶体管csta和第二开关晶体管cstb 二者的控制端均接入逻辑判断模块，且第一开关晶体管csta和第二开关晶体管cstb为相同类型的晶体管，故当逻辑判断模块输出信号时，二者可以同时根据逻辑判断模块输出的信号导通或关断；其中，逻辑判断模块由至少一个逻辑电路构成，第一开关晶体管csta在收到逻辑判断模块输出的控制信号时将高电平电压信号vdd与第一浮动扩散点fda导通，从而实现第一浮动扩散点fda的再次复位；第二开关晶体管cstb在收到逻辑判断模块输出的控制信号时将高电平电压信号vdd与第二浮动扩散点fdb导通，从而实现第二浮动扩散点fdb的再次复位；逻辑判断模块的第一端分别与第一浮动扩散点fda、第二浮动扩散点fdb连接、第二端分别与第一开关晶体管csta和第二开关晶体管cstb连接，用于在第一浮动扩散点fda的电位、第二浮动扩散点fdb的电位中的至少一个低于预设电压时控制第一开关晶体管csta和第二开关晶体管cstb同时对第一浮动扩散点fda、第二浮动扩散点fdb分别进行二次复位以重新积分。
60.可以理解的是，预设电压通常为信号输出模块的开启电压。换言之，当第一浮动扩散点fda的电位和第二浮动扩散点fdb的电位中的至少一个低于信号输出模块的开启电压时，逻辑判断模块控制第一开关晶体管 csta和第二开关晶体管cstb同时对第一浮动扩散点fda、第二浮动扩散点fdb分别进行二次复位以重新积分。具体地，第一浮动扩散点fda 的
电位和第二浮动扩散点fdb的电位中的至少一个低于信号输出模块的开启电压既可以是第一浮动扩散点fda的电位和第二浮动扩散点fdb的电位中的其中一个低于信号输出模块的开启电压，也可以是第一浮动扩散点 fda的电位和第二浮动扩散点fdb的电位都低于信号输出模块的开启电压。通过上述设置可以确保第一浮动扩散点fda的电位和第二浮动扩散点fdb的电位都能处于高于信号输出模块的开启电压(即预设电压)的状态，有效降低背景光过强对本飞行时间图像传感器像素电路的干扰，在此前提下，信号输出模块可以正常导通、顺利地读出感光元件传输的电荷信号。
61.本技术提供的飞行时间图像传感器像素电路还包括像素重置晶体管 ab，请参照图2，像素重置晶体管ab与感光元件pd连接，用于在感光元件pd传输电荷信号之前，对感光元件pd进行电荷清零的操作。具体地，像素重置晶体管ab的第一端连接接地信号gnd，像素重置晶体管 ab的第二端连接于感光元件pd的第二端，其控制端受到像素重置信号 ab的控制，在感光元件pd传输电荷信号之前，像素重置信号ab控制像素重置晶体管ab导通，此时感光元件pd的第二端通过复位晶体管ab与接地信号gnd导通，从而使感光元件pd通过接地信号gnd在读入电荷信号之前将多余的电荷通过接地信号gnd接地清零，进而完成对感光元件pd的电压电荷清零操作。
62.进一步地，信号输出模块包括源极跟随晶体管和行选择晶体管。源极跟随晶体管的第一端与高电平电压信号连接，控制端连接至浮动扩散点，第二端既可以连接对应的输出端，也可以与行选择晶体管串行连接、通过行选择晶体管连接对应的输出端；与此同时，源极跟随晶体管的控制端还同复位晶体管的第二端和校正单元clb连接；在一些实施例中，将源极跟随晶体管接入行选择晶体管，可以实现借助源极跟随晶体管导入第一浮动扩散点或第二浮动扩散点输出的电荷信号并放大后通过行选择晶体管向对应的输出端导出。
63.以下结合图2所示出的内容进行具体说明：
64.第一信号输出模块包括第一源极跟随晶体管sfa和第一行选择晶体管 rsa，第一源极跟随晶体管sfa的第一端与高电平电压信号vdd连接，第二端既可以直接连接对应的输出端，也可以与第一行选择晶体管rsa的第一端连接，从而可使第一源极跟随晶体管sfa和第一行选择晶体管 rsa串行连接，第一源极跟随晶体管sfa的控制端连接至第一浮动扩散点fda，与此同时，第一源极跟随晶体管sfa还同第一复位晶体管rsta的第二端与校正单元clb连接，即第一开关晶体管csta的第二端、逻辑判断模块连接；第一行选择晶体管rsa第二端连接对应的输出端，因此第一源极跟随晶体管sfa可将高电平电压信号vdd与第一行选择晶体管rsa 连接；第二信号输出模块包括第二源极跟随晶体管sfb和第二行选择晶体管rsb，第二源极跟随晶体管sfb的第一端与高电平电压信号vdd连接，第二端既可以直接连接对应的输出端，也可以与第二行选择晶体管rsb的第一端连接，从而可使第二源极跟随晶体管sfb和第二行选择晶体管rsb 串行连接，第二源极跟随晶体管sfb的控制端连接至第一浮动扩散点 fdb，与此同时，第二源极跟随晶体管sfb还同第一复位晶体管rstb的第二端与校正单元clb连接，即第一开关晶体管cstb的第二端、逻辑判断模块连接；第二行选择晶体管rsb第二端连接对应的输出端，因此第二源极跟随晶体管sfb可将高电平电压信号vdd与第二行选择晶体管rsb 连接。
65.值得注意的是，图2仅为本技术所提供的飞行时间图像传感器像素电路的一种典型示例，实际上，信号输出模块也可以只包括源极跟随晶体管，即只包括第一源极跟随晶体
管sfa和第二源极跟随晶体管sfb，通过源极跟随晶体管可以放大并直接导出由浮动扩散点传输的电荷信号，同样地，可以采用其他不同增益的放大器件来代替图2中所示出的行选择晶体管，例如可以是结型场效应晶体管或者差分放大器，只要能够使从浮动扩散点输入的电压信号放大输出即可，本技术实施例对此不作具体限制。
66.在本技术所提供的飞行时间图像传感器像素电路中，逻辑判断模块由至少一个逻辑电路构成，用于当第一浮动扩散点fda的电位、第二浮动扩散点fdb的电位中的至少一个低于预设电压时，输出控制信号使第一开关晶体管csta和第二开关晶体管cstb导通以对第一浮动扩散点fda和第二浮动扩散点fdb进行复位。图2示出的是其中一种逻辑判断模块构成，包括两个反相器和一个或非门电路，以下进行具体说明：在图2示出的飞行时间图像传感器像素电路中，逻辑判断模块包括第一反相器inva、第二反相器invb和或非门电路nor，其中，第一反相器inva与第一浮动扩散点fda连接，第二反相器invb与第二浮动扩散点fdb连接，第一反相器inva和第二反相器invb并行接入或非门电路nor的输入端，或非门电路nor的输出端同时连接第一开关晶体管csta和第二开关晶体管cstb。
67.进一步地，在图2示出的飞行时间图像传感器像素电路中，第一开关晶体管csta、第二开关晶体管cstb、第一复位晶体管rsta和第二复位晶体管rstb为p型晶体管。因此，当第一浮动扩散点fda与第二浮动扩散点fdb中至少一个浮动扩散点的电位低于信号输出模块的开启电压时，逻辑判断模块可以收到第一浮动扩散点fda与第二浮动扩散点fdb 的电压时检测第一浮动扩散点fda与第二浮动扩散点fdb中是否存在低于信号输出模块的开启电压的情况，若存在低于信号输出模块的开启电压的情况，则控制第一开关晶体管csta、第二开关晶体管cstb导通，高电平电压信号vdd通过第一开关晶体管csta、第二开关晶体管cstb同时对第一浮动扩散点fda与第二浮动扩散点fdb分别进行复位；具体可以分为以下几种情况：
68.第一种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位均高于信号输出模块的开启电压时，第一浮动扩散点fda与第二浮动扩散点fdb均输出高电平信号，第一浮动扩散点fda输出的高电平信号通过第一反相器inva转变为低电平信号输入或非门电路nor、第二浮动扩散点fdb输出的高电平信号通过第二反相器invb转变为低电平信号输入或非门电路nor，由于或非门电路nor接收到的电压信号均为低电平信号，则输出高电平信号至第一开关晶体管csta、第二开关晶体管 cstb，如前文所述，第一开关晶体管csta、第二开关晶体管cstb均为 p型晶体管，p型晶体管在控制端接收低电平信号时导通，故当第一开关晶体管csta的控制端、第二开关晶体管cstb的控制端均接收高电平信号时，第一开关晶体管csta、第二开关晶体管cstb均维持关闭状态，则不会对第一浮动扩散点fda的电位与第二浮动扩散点fdb进行二次复位；
69.第二种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位中的任意一个低于信号输出模块的开启电压时，例如第一浮动扩散点fda的电位低于信号输出模块的开启电压时，第一浮动扩散点fda输出低电平信号，第二浮动扩散点fdb输出高电平信号，第一浮动扩散点 fda输出的低电平信号通过第一反相器inva转变为高电平信号输入或非门电路nor、第二浮动扩散点fdb输出的高电平信号通过第二反相器 invb转变为低电平信号输入或非门电路nor，由于或非门电路nor接收到的电压信号既有低电平信号又有高电平信号，则输出低电平信号至第一开关晶体管csta、第二开关晶体管cstb，如前文所述，第
一开关晶体管csta、第二开关晶体管cstb均为p型晶体管，p型晶体管在控制端接收低电平信号时导通，故当第一开关晶体管csta的控制端、第二开关晶体管cstb的控制端均接收低电平信号时，第一开关晶体管csta、第二开关晶体管cstb均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管csta、第二开关晶体管cstb写入第一浮动扩散点fda 与第二浮动扩散点fdb对第一浮动扩散点fda、第二浮动扩散点fdb同时进行二次复位；
70.第三种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位中的均低于信号输出模块的开启电压时，第一浮动扩散点fda和第二浮动扩散点fdb均输出低电平信号，第一浮动扩散点fda输出的低电平信号通过第一反相器inva转变为高电平信号输入或非门电路nor、第二浮动扩散点fdb输出的低电平信号通过第二反相器invb转变为高电平信号输入或非门电路nor，由于或非门电路nor接收到的电压信号均为高电平信号，则输出低电平信号至第一开关晶体管csta、第二开关晶体管cstb，如前文所述，第一开关晶体管csta、第二开关晶体管cstb 均为p型晶体管，p型晶体管在控制端接收低电平信号时导通，故当第一开关晶体管csta的控制端、第二开关晶体管cstb的控制端均接收低电平信号时，第一开关晶体管csta、第二开关晶体管cstb均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管csta、第二开关晶体管cstb写入第一浮动扩散点fda与第二浮动扩散点fdb对第一浮动扩散点fda、第二浮动扩散点fdb同时进行二次复位。
71.在本技术提供的飞行时间图像传感器像素电路中，如图3所示，逻辑判断模块还可以包括一个反相器和一个与非门电路，具体地：逻辑判断模块包括反相器inv和与非门电路nand，其中，与非门电路nand的输入端连接至第一浮动扩散点fda和第二浮动扩散点fdb、与非门电路 nand的输出端则连接至反相器inv的输入端，反相器inv的输出端同时连接第一开关晶体管csta和第二开关晶体管cstb。
72.与图2中所示出的实施方式相同，在图3所示出的飞行时间图像传感器像素电路中，第一开关晶体管csta、第二开关晶体管cstb、第一复位晶体管rsta和第二复位晶体管rstb为p型晶体管。故当第一浮动扩散点fda与第二浮动扩散点fdb中至少一个浮动扩散点的电位低于信号输出模块的开启电压时，逻辑判断模块可以收到第一浮动扩散点fda与第二浮动扩散点fdb的电压时检测第一浮动扩散点fda与第二浮动扩散点fdb中是否存在低于信号输出模块的开启电压的情况，若存在低于信号输出模块的开启电压的情况，则控制第一开关晶体管csta、第二开关晶体管cstb导通，高电平电压信号vdd通过第一开关晶体管csta、第二开关晶体管cstb同时对第一浮动扩散点fda与第二浮动扩散点fdb分别进行复位。具体的情况如下所述：
73.第一种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位均高于信号输出模块的开启电压时，第一浮动扩散点fda与第二浮动扩散点fdb均输出高电平信号至与非门电路nand，由于与非门电路nand接收到的电压信号均为高电平信号，则输出低电平信号至反相器 inv，反相器inv将与非门电路nand输出的低电平信号转变为高电平信号并输出至第一开关晶体管csta、第二开关晶体管cstb；如前文所述，第一开关晶体管csta、第二开关晶体管cstb均为p型晶体管，p型晶体管在控制端接收低电平信号时导通，故当第一开关晶体管csta的控制端、第二开关晶体管cstb的控制端均接收高电平信号时，第一开关晶体管csta、第二开关晶体管cstb均维持关闭状态，则不会对第一浮动扩散点fda的电位与第二浮动扩散点fdb进行二次复位；
74.第二种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位中的任意一个低于信号输出模块的开启电压时，例如第一浮动扩散点fda的电位低于信号输出模块的开启电压时，第一浮动扩散点fda输出低电平信号至与非门电路nand，第二浮动扩散点fdb输出高电平信号至与非门电路nand，由于与非门电路nand接收到的电压信号其中有一个是低电平信号，则输出高电平信号至反相器inv，反相器inv将与非门电路nand输出的高电平信号转变为低电平信号并输出至第一开关晶体管csta、第二开关晶体管cstb；如前文所述，第一开关晶体管csta、第二开关晶体管cstb均为p型晶体管，p型晶体管在控制端接收低电平信号时导通，故当第一开关晶体管csta的控制端、第二开关晶体管 cstb的控制端均接收低电平信号时，第一开关晶体管csta、第二开关晶体管cstb均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管csta、第二开关晶体管cstb写入第一浮动扩散点fda与第二浮动扩散点fdb对第一浮动扩散点fda、第二浮动扩散点fdb同时进行二次复位；
75.第三种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位中的均低于信号输出模块的开启电压时，第一浮动扩散点fda和第二浮动扩散点fdb均输出低电平信号至与非门电路nand，由于与非门电路nand接收到的电压信号均为低电平信号，则输出高电平信号至反相器inv，反相器inv将与非门电路nand输出的高电平信号转变为低电平信号并输出至第一开关晶体管csta、第二开关晶体管cstb；如前文所述，第一开关晶体管csta、第二开关晶体管cstb均为p型晶体管， p型晶体管在控制端接收低电平信号时导通，故当第一开关晶体管csta 的控制端、第二开关晶体管cstb的控制端均接收低电平信号时，第一开关晶体管csta、第二开关晶体管cstb均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管csta、第二开关晶体管cstb写入第一浮动扩散点fda与第二浮动扩散点fdb对第一浮动扩散点fda、第二浮动扩散点fdb同时进行二次复位。
76.因此，在不改变图2中所示出的第一开关晶体管csta、第二开关晶体管cstb的晶体管类型为p型晶体管的前提下，通过改变逻辑判断模块的内部构成、将其内部构成替换为一个反相器和一个与非门电路可以减少逻辑判断模块内的器件数量，从此简化逻辑判断模块的内部结构。
77.在本技术提供的飞行时间图像传感器像素电路中，如图4所示，逻辑判断模块可以仅包括一个与门电路，具体地：逻辑判断模块包括与门电路 and，其中，与门电路and的输入端连接至第一浮动扩散点fda和第二浮动扩散点fdb、与门电路and的输出端同时连接第一开关晶体管 csta和第二开关晶体管cstb。
78.在本实施例提供的飞行时间图像传感器像素电路中，第一开关晶体管 csta、第二开关晶体管cstb、第一复位晶体管rsta和第二复位晶体管 rstb为p型晶体管。进一步地，图4示出的飞行时间图像传感器像素电路控制第一复位晶体管rsta和第二复位晶体管rstb进行二次复位的具体情形可以分为以下几种：
79.第一种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位均高于信号输出模块的开启电压时，第一浮动扩散点fda与第二浮动扩散点fdb均输出高电平信号至与门电路and，由于与门电路and 接收到的电压信号均为高电平信号，则输出高电平信号至第一开关晶体管 csta、第二开关晶体管cstb；如前文所述，第一开关晶体管csta、第二开关晶体管cstb均为p型晶体管，p型晶体管在控制端接收低电平信号时导通，故当第一开关晶体管csta的控制端、第二开关晶体管cstb 的控制端均接收高电平信号时，第一开关晶体
管csta、第二开关晶体管 cstb均维持关闭状态，则不会对第一浮动扩散点fda的电位与第二浮动扩散点fdb进行二次复位；
80.第二种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位中的任意一个低于信号输出模块的开启电压时，例如第一浮动扩散点fda的电位低于信号输出模块的开启电压时，第一浮动扩散点fda输出低电平信号至与门电路and，第二浮动扩散点fdb输出高电平信号至与门电路and，由于与门电路and接收到的电压信号其中有一个是低电平信号，则输出低电平信号至第一开关晶体管csta、第二开关晶体管 cstb；第一开关晶体管csta、第二开关晶体管cstb均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管csta、第二开关晶体管 cstb对第一浮动扩散点fda、第二浮动扩散点fdb同时进行二次复位；
81.第三种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位中的均低于信号输出模块的开启电压时，第一浮动扩散点fda和第二浮动扩散点fdb均输出低电平信号至与门电路and，由于与门电路 and接收到的电压信号均为低电平信号，则输出低电平信号至第一开关晶体管csta、第二开关晶体管cstb；第一开关晶体管csta、第二开关晶体管cstb均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管csta、第二开关晶体管cstb对第一浮动扩散点fda、第二浮动扩散点fdb同时进行二次复位。
82.因此，在不改变图2、图3中所示出的第一开关晶体管csta、第二开关晶体管cstb的晶体管类型为p型晶体管的前提下，通过改变逻辑判断模块的内部构成、将其内部构成简化为仅包括一个与门电路，可以减少逻辑判断模块的器件数量，从此简化逻辑判断模块的内部结构。
83.图5示出的是本技术实施例所提供的另一种逻辑判断模块构成，包括两个反相器和一个或门电路，以下进行具体说明：逻辑判断模块包括第一反相器inva、第二反相器invb和或门电路or，其中，第一反相器 inva与第一浮动扩散点fda连接，第二反相器invb与第二浮动扩散点fdb连接，第一反相器inva和第二反相器invb并行接入或门电路or 的输入端，或门电路or的输出端同时连接第一开关晶体管csta和第二开关晶体管cstb。
84.进一步地，在图5示出的飞行时间图像传感器像素电路中，开关晶体管与复位晶体管可以分别为不同类型的晶体管，也可以为相同类型的晶体管；具体地，第一开关晶体管csta、第二开关晶体管cstb为n型晶体管，第一复位晶体管rsta和第二复位晶体管rstb既可以为p型晶体管、也可以为n型晶体管。此处作为一种示例的技术方案，第一开关晶体管 csta、第二开关晶体管cstb为n型晶体管，第一复位晶体管rsta和第二复位晶体管rstb既可以为p型晶体管。图5示出的飞行时间图像传感器像素电路控制第一复位晶体管rsta和第二复位晶体管rstb进行二次复位的具体情形可以分为以下几种：
85.第一种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位均高于信号输出模块的开启电压时，第一浮动扩散点fda与第二浮动扩散点fdb均输出高电平信号，第一浮动扩散点fda输出的高电平信号通过第一反相器iva转变为低电平信号输入或门电路or、第二浮动扩散点fdb输出的高电平信号通过第二反相器ivb转变为低电平信号输入或门电路or，由于或门电路or接收到的电压信号均为低电平信号，则输出低电平信号至第一开关晶体管csta、第二开关晶体管cstb，如前文所述，第一开关晶体管csta、第二开关晶体管cstb均为n型晶体管，n型晶体管在控制端接收高电平信号时导通，故当第一开关晶体
管 csta的控制端、第二开关晶体管cstb的控制端均接收低电平信号时，第一开关晶体管csta、第二开关晶体管cstb均维持关闭状态，则不会对第一浮动扩散点fda的电位与第二浮动扩散点fdb进行二次复位；
86.第二种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位中的任意一个低于信号输出模块的开启电压时，例如第一浮动扩散点fda的电位低于信号输出模块的开启电压时，第一浮动扩散点fda输出低电平信号，第二浮动扩散点fdb输出高电平信号，第一浮动扩散点 fda输出的低电平信号通过第一反相器inva转变为高电平信号输入或门电路or、第二浮动扩散点fdb输出的高电平信号通过第二反相器invb 转变为低电平信号输入或门电路or，由于或门电路or接收到的电压信号既有低电平信号又有高电平信号，则输出高电平信号至第一开关晶体管 csta、第二开关晶体管cstb，如前文所述，第一开关晶体管csta、第二开关晶体管cstb均为n型晶体管，n型晶体管在控制端接收高电平信号时导通，故当第一开关晶体管csta的控制端、第二开关晶体管cstb 的控制端均接收高电平信号时，第一开关晶体管csta、第二开关晶体管 cstb均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管 csta、第二开关晶体管cstb写入第一浮动扩散点fda与第二浮动扩散点fdb对第一浮动扩散点fda、第二浮动扩散点fdb同时进行二次复位；
87.第三种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位中的均低于信号输出模块的开启电压时，第一浮动扩散点fda和第二浮动扩散点fdb均输出低电平信号，第一浮动扩散点fda输出的低电平信号通过第一反相器inva转变为高电平信号输入或门电路or、第二浮动扩散点fdb输出的低电平信号通过第二反相器invb转变为高电平信号输入或门电路or，由于或门电路or接收到的电压信号均为高电平信号，则输出高电平信号至第一开关晶体管csta、第二开关晶体管 cstb，如前文所述，第一开关晶体管csta、第二开关晶体管cstb均为 n型晶体管，n型晶体管在控制端接收高电平信号时导通，故当第一开关晶体管csta的控制端、第二开关晶体管cstb的控制端均接收高电平信号时，第一开关晶体管csta、第二开关晶体管cstb均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管csta、第二开关晶体管 cstb写入第一浮动扩散点fda与第二浮动扩散点fdb对第一浮动扩散点fda、第二浮动扩散点fdb同时进行二次复位。
88.可以理解的是，本技术实施例中所采用的p型晶体管可以毫无异议地指代pmos；本技术实施例中所采用的n型晶体管可以毫无异议地指代 nmos。进一步地，由于p型晶体管的空穴迁移率低，因而在mos晶体管的几何尺寸和工作电压绝对值相等的情况下，p型晶体管的跨导小于n 型晶体管；此外，p型晶体管阈值电压的绝对值一般偏高，要求有较高的工作电压，且供电电源的电压大小和极性，与双极型晶体管逻辑电路兼容性不佳。因而，pmos逻辑摆幅大，充电放电过程长，加之器件跨导小，所以工作速度相比于nmos更低。图5所示出的飞行时间图像传感器像素电路中将逻辑判断模块中的第一开关晶体管csta、第二开关晶体管 cstb由前述实施例中的p型晶体管替换为n型晶体管，有利于在第一浮动扩散点fda和第二浮动扩散点fdb均输出低电平信号电压较低时能够快速响应并及时同时输出高电平电压信号vdd至第一浮动扩散点fda和第二浮动扩散点fdb进行二次复位以提升本技术所提供的飞行时间图像传感器像素电路的工作速度。
89.在本技术提供的飞行时间图像传感器像素电路中，如图6所示，逻辑判断模块可以仅包括一个与非门电路，具体地：逻辑判断模块仅包括与非门电路nand，其中，与非门电路
nand的输入端连接至第一浮动扩散点fda和第二浮动扩散点fdb、与非门电路nand的输出端同时连接第一开关晶体管csta和第二开关晶体管cstb。
90.在本实施例提供的飞行时间图像传感器像素电路中，开关晶体管与复位晶体管可以分别为不同类型的晶体管，也可以为相同类型的晶体管；具体地，第一开关晶体管csta、第二开关晶体管cstb为n型晶体管，第一复位晶体管rsta和第二复位晶体管rstb既可以为p型晶体管、也可以为n型晶体管。此处作为一种示例的技术方案，第一开关晶体管csta、第二开关晶体管cstb为n型晶体管，第一复位晶体管rsta和第二复位晶体管rstb既可以为p型晶体管。进一步地，图6示出的飞行时间图像传感器像素电路控制第一复位晶体管rsta和第二复位晶体管rstb进行二次复位的具体情形可以分为以下几种：
91.第一种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位均高于信号输出模块的开启电压时，第一浮动扩散点fda与第二浮动扩散点fdb均输出高电平信号至与非门电路nand，由于与非门电路nand接收到的电压信号均为高电平信号，则输出低电平信号至第一开关晶体管csta、第二开关晶体管cstb；如前文所述，第一开关晶体管 csta、第二开关晶体管cstb均为n型晶体管，n型晶体管在控制端接收低电平信号时导通，故当第一开关晶体管csta的控制端、第二开关晶体管cstb的控制端均接收高电平信号时，第一开关晶体管csta、第二开关晶体管cstb均维持关闭状态，则不会对第一浮动扩散点fda的电位与第二浮动扩散点fdb进行二次复位；
92.第二种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位中的任意一个低于信号输出模块的开启电压时，例如第一浮动扩散点fda的电位低于信号输出模块的开启电压时，第一浮动扩散点fda输出低电平信号至与非门电路nand，第二浮动扩散点fdb输出高电平信号至与非门电路nand，由于与非门电路nand接收到的电压信号其中有一个是低电平信号，则输出高电平信号至第一开关晶体管csta、第二开关晶体管cstb；第一开关晶体管csta、第二开关晶体管cstb均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管csta、第二开关晶体管cstb对第一浮动扩散点fda、第二浮动扩散点fdb同时进行二次复位；
93.第三种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位中的均低于信号输出模块的开启电压时，第一浮动扩散点fda和第二浮动扩散点fdb均输出低电平信号至与非门电路nand，由于与非门电路nand接收到的电压信号均为低电平信号，则输出高电平信号至第一开关晶体管csta、第二开关晶体管cstb；第一开关晶体管csta、第二开关晶体管cstb均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管csta、第二开关晶体管cstb对第一浮动扩散点fda、第二浮动扩散点fdb同时进行二次复位。
94.因此，在不改变图5中所示出的第一开关晶体管csta、第二开关晶体管cstb的晶体管类型为n型晶体管的前提下，一方面可以通过改变逻辑判断模块的内部构成、将其内部构成简化为仅包括一个与非门电路 nand，可以减少逻辑判断模块内的器件数量，从此简化逻辑判断模块的内部结构，另一方面可以在第一浮动扩散点fda和第二浮动扩散点fdb 均输出低电平信号电压较低时能够更快地响应并及时同时输出高电平电压信号vdd至第一浮动扩散点fda和第二浮动扩散点fdb进行二次复位，以提升本技术所提供的飞行时间图像传感器像素电路的工作速度。
95.作为一种较佳的实施方式，为了进一步提升飞行时间图像传感器像素电路的工作
速度，还可以将图6所揭示的逻辑判断电路(即与非门电路 nand)内的晶体管全部替换为n型晶体管。还请参考图7，本技术实施例还提供了一种飞行时间图像传感器像素电路，构成逻辑判断模块内的逻辑判断电路的晶体管全部为n型晶体管，具体地，如图7所示，逻辑判断电路(即与非门电路nand)由至少一控制晶体管组和一偏置晶体管串行连接构成，其中：控制晶体管组包括一控制端连接至第一浮动扩散点fda 的第一逻辑控制晶体管lgta、一控制端连接至第二浮动扩散点fdb的第二逻辑控制晶体管lgtb，第一逻辑控制晶体管lgta和第二逻辑控制晶体管lgtb串联连接，二者共同构成一控制晶体管组；其中，第一逻辑控制晶体管lgta的第一端与接地信号gnd连接，第一逻辑控制晶体管 lgta的第二端与第二逻辑控制晶体管lgtb的第一端连接，第二逻辑控制晶体管lgtb的第二端同时连接至第一开关晶体管csta的控制端和第二开关晶体管cstb控制端；前述逻辑判断电路还包括与控制晶体管组串行连接的偏置晶体管lgtc，偏置晶体管lgtc的控制端连接偏置电压信号vbias，偏置晶体管lgtc的控制端的第一端接入高电平电压信号vdd，偏置晶体管lgtc的控制端的第二端同时连接至第一开关晶体管csta的控制端和第二开关晶体管cstb控制端。可以理解的是，控制晶体管组的数量至少为一个，也可以为多个，可以知晓的是无论控制晶体管组的数量如何，其所包括的逻辑控制晶体管均是成对的且均为串行连接。
96.进一步地，第一逻辑控制晶体管lgta、第二逻辑控制晶体管lgtb 和偏置晶体管lgtc均为n型晶体管，由于偏置晶体管lgtc是n型晶体管，为了保证其导通，其控制端连接的偏置电压信号vbias应当是预设的正偏信号。据此，图7示出的飞行时间图像传感器像素电路控制第一复位晶体管rsta和第二复位晶体管rstb进行二次复位的具体情形可以分为以下几种：
97.第一种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位均高于信号输出模块的开启电压时，第一浮动扩散点fda与第二浮动扩散点fdb均输出高电平信号，第一浮动扩散点fda输出的高电平信号输入第一逻辑控制晶体管lgta、第二浮动扩散点fdb输出的高电平信号输入第二逻辑控制晶体管lgtb，当第一逻辑控制晶体管lgta和第二逻辑控制晶体管lgtb均接收高电平信号时，第一开关晶体管csta的控制端和第二开关晶体管cstb控制端均接收接地信号gnd所传输的低电平信号，由于第一开关晶体管csta和第二开关晶体管cstb均为n型晶体管，故第一开关晶体管csta和第二开关晶体管cstb均仅在高电平信号传输的前提下导通，此时第一开关晶体管csta和第二开关晶体管 cstb接收的接地信号gnd所传输的低电平信号，故第一开关晶体管 csta和第二开关晶体管cstb不导通、不对第一浮动扩散点fda和第二浮动扩散点fdb进行二次复位；
98.第二种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位中的任意一个低于信号输出模块的开启电压时，例如第一浮动扩散点fda的电位低于信号输出模块的开启电压时，第一浮动扩散点fda输出低电平信号至第一逻辑控制晶体管lgta，由于第一逻辑控制晶体管 lgta是n型晶体管，收到低电平信号不会导通，进而由于第一逻辑控制晶体管lgta和第二逻辑控制晶体管lgtb串行连接，故无法输出接地信号gnd所传输的低电平信号；与此同时，偏置晶体管lgtc控制端预设的正偏信号使偏置晶体管lgtc打开，高电平电压信号vdd所传输的高电平信号通过偏置晶体管lgtc传输至至第一开关晶体管csta的控制端和第二开关晶体管cstb的控制端；第一开关晶体管csta、第二开关晶体管cstb均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管csta、第二开关晶体管cstb对第一
浮动扩散点fda、第二浮动扩散点fdb同时进行二次复位；
99.第三种情况，当第一浮动扩散点fda的电位与第二浮动扩散点fdb 的电位中的均低于信号输出模块的开启电压时，第一浮动扩散点fda输出低电平信号至第一逻辑控制晶体管lgta、第二浮动扩散点fdb输出低电平信号至第二逻辑控制晶体管lgtb，由于第一逻辑控制晶体管lgta 和第二逻辑控制晶体管lgtb均为n型晶体管，收到低电平信号不会导通，并且二者为串行连接，故无法输出接地信号gnd所传输的低电平信号；与此同时，偏置晶体管lgtc控制端预设的正偏信号使偏置晶体管lgtc 打开，高电平电压信号vdd所传输的高电平信号通过偏置晶体管lgtc 传输至至第一开关晶体管csta的控制端和第二开关晶体管cstb的控制端，对第一浮动扩散点fda、第二浮动扩散点fdb同时进行二次复位。
100.通过上述设置不仅可以简化逻辑判断模块的内部结构，还可以进一步提升本技术所提供的飞行时间图像传感器像素电路的工作速度。
101.作为一种可供选择的实施方式，如图8所示，本技术所提供的飞行时间图像传感器像素电路还包括双转换增益控制模块，连接在复位晶体管和浮动扩散点之间，双转换增益控制模块至少包括一个双转换增益控制晶体管和一颗电容，双转换增益控制模块用于实现在低转换增益模式和高转换增益模式之间的切换，进而控制飞行时间图像传感器的曝光动态范围。具体地，双转换增益控制模块包括第一双转换增益控制模块和第二双转换增益控制模块；第一双转换增益控制模块包括第一双转换增益控制晶体管 dcga和电容cdcga，第一双转换增益控制晶体管dcga串行连接于第一复位晶体管rsta和第一浮动扩散点fda之间，电容cdcga的下极板连接于第一双转换增益控制晶体管dcga和第一复位晶体管rsta之间；第二双转换增益控制模块包括第二双转换增益控制晶体管dcgb和电容cdcgb，第一双转换增益控制晶体管dcgb串行连接于第一复位晶体管rstb和第一浮动扩散点fdb之间，电容cdcgb的下极板连接于第一双转换增益控制晶体管dcgb和第一复位晶体管rstb之间；进一步地，电容cdcga和电容cdcgb的上极板连接到电压vca，电压vca既可以是高电平电压信号vdd也可以是接地信号gnd或者其他指定电压值；电容cdcga和电容 cdcgb可以为器件电容或者是复位晶体管和双转换增益晶体管的连接点对地的寄生电容。通过上述设置可以在低照度条件下以较小的积分电容提高转换增益，以提高灵敏度；在高照度条件下以较大的积分电容提升存储电荷，降低转换增益以提高动态范围，进而在确保逻辑判断模块在第一浮动扩散点fda的电位或第二浮动扩散点fdb的电位低于读出电路的开启电压对第一浮动扩散点fda和第二浮动扩散点fdb进行二次复位的基础上，控制动态范围的大小从而进一步降低背景光过强对本飞行时间图像传感器像素电路的干扰，保证信号输出模块可以正常导通、顺利地读出感光元件传输的电荷信号。
102.可选地，在本技术所提供的飞行时间图像传感器像素电路中，第一读取控制单元和第二读取控制单元均包括存储电容，存储电容的第一极板连接浮动扩散点，第二极板连接接地信号，存储电容用于在校正单元浮动扩散点低于预设电压进行校正并复位到较高的电位之后，接收并存储感光元件产生的电荷。具体地，第一读取控制单元rc1还包括存储电容ca，存储电容ca的第一极板连接浮动扩散点fda、第二极板连接接地信号 gnd；第二读取控制单元rc2还包括存储电容cb，存储电容cb的第一极板连接浮动扩散点fdb、第二极板连接接地信号gnd；第一存储电容 c1和第二存储电容c2均用于接收在校正单元clb对第一浮动扩散点 fda和第二浮动扩散点fdb中低于预设电压(通常为读出电路的开启电压)的电位
进行校正并复位到较高的电位之后，接收并存储感光元件pd 产生的电荷。
103.请参考图9，图9示出了本技术另一飞行时间图像传感器像素电路，该像素电路还包括第三读取控制单元rc3和第四读取控制单元rc4；感光元件的第二端分别与第三读取控制单元rc3和第四读取控制单元rc4连接。
104.其中，第三读取控制单元rc3与第四读取控制单元rc4分别与感光元件pd连接，均包括浮动扩散点、复位晶体管、传输晶体管和信号输出模块，且均用于对感光元件pd传输的电荷信号进行读取控制。
105.以下结合图9所示出的内容进行具体说明：第三读取控制单元rc3包括第三浮动扩散点fdc、第三复位晶体管rstc、第三传输晶体管txc 和第三信号输出模块；第三复位晶体管rstc的一端与高电平电压信号 vdd连接，第三复位晶体管rstc的另一端与第三浮动扩散点fdc连接；第三信号输出模块的第一端与高电平电压信号vdd连接，第三信号输出模块的控制端与第三复位晶体管rstc与第三浮动扩散点fdc连接；其中，第三复位晶体管rstc用于根据复位控制信号rstc重置第三浮动扩散点 fdc的电压，第三信号输出模块用于对从第三浮动扩散点fdc输入的电压信号进行放大输出；第三传输晶体管txc连接感光元件pd至第三浮动扩散点fdc，以确保传输信号pgc输入时，导通第三传输晶体管txc、将感光元件pda累计的电荷转移至第三浮动扩散点fdc。
106.请继续参照图9，第四读取控制单元rc4包括第四浮动扩散点fdd、第四复位晶体管rstd、第四传输晶体管txd和第四信号输出模块；第四复位晶体管rstd的一端与高电平电压信号vdd连接，第四复位晶体管 rstd的另一端与第四浮动扩散点fdd连接；第四信号输出模块的第一端与高电平电压信号vdd连接，第二信号输出模块的控制端与第四复位晶体管rstd与第四浮动扩散点fdd连接；其中，第四复位晶体管rstd 用于根据复位控制信号rstd重置第四浮动扩散点fdd的电压，第四信号输出模块用于对从第四浮动扩散点fdd输入的电压信号进行放大输出；第四传输晶体管txd连接感光元件pd至第四浮动扩散点fdd，以确保传输信号pgd输入时，导通第一传输晶体管txb、将感光元件pdb累计的电荷转移至第四浮动扩散点fdd。
107.可选地，复位晶体管可以为p型晶体管；在一些实施例中，也可以为 n型晶体管。
108.进一步地，校正单元clb与高电平电压信号vdd、第三读取控制单元rc3和第四读取控制单元rc4分别连接；校正单元clb的一端连接至高电平电压信号vdd，校正单元clb的另一端连接第三浮动扩散点fdc 第四浮动扩散点fdd，校正单元clb用于在积分期间当第一浮动扩散点 fda的电位、第二浮动扩散点fdb、第三浮动扩散点fdc的电位和第四浮动扩散点fdd的电位中的至少一个低于预设电压时，同时对全部浮动扩散点进行复位以重新积分。
109.具体地，校正单元clb还包括第三开关晶体管cstc、第四开关晶体管cstd和逻辑判断模块。第三开关晶体管cstc的第一端和第四开关晶体管cstd的第一端均与高电平电压信号vdd连接；第三开关晶体管 cstc的第二端连接至第三浮动扩散点fdc、控制端则与逻辑判断模块连接；第四开关晶体管cstd的第二端连接至第四浮动扩散点fdd、控制端则同样与逻辑判断模块连接。第三开关晶体管cstc和第四开关晶体管 cstd为相同类型的晶体管；由于第三开关晶体管cstc和第四开关晶体管cstd二者的控制端均接入逻辑判断模块，且第三开关晶体管cstc和第四开关晶体管cstd为相同类型的晶体管，故当逻辑判断模块输出信号时，二者可以同时根据逻辑判断模块输出的信号导通或关断；其中，逻辑判断模块由至少一
个逻辑电路构成，第三开关晶体管cstc在收到逻辑判断模块输出的控制信号时将高电平电压信号vdd与第三浮动扩散点fdc 导通，从而实现第三浮动扩散点fdc的再次复位；第四开关晶体管cstd 在收到逻辑判断模块输出的控制信号时将高电平电压信号vdd与第四浮动扩散点fdd导通，从而实现第四浮动扩散点fdd的再次复位；逻辑判断模块的第一端分别与第三浮动扩散点fdc、第四浮动扩散点fdd连接、第二端分别与第三开关晶体管cstc和第四开关晶体管cstd连接，用于当第一浮动扩散点fda的电位、第二浮动扩散点fdb、第三浮动扩散点 fdc的电位和第四浮动扩散点fdd的电位中的至少一个低于预设电压时，同时对全部浮动扩散点进行复位以重新积分。通过上述设置可以确保所有浮动扩散点的电位都能处于高于信号输出模块的开启电压(即预设电压) 的状态，有效降低背景光过强对本飞行时间图像传感器像素电路的干扰，在此前提下，信号输出模块可以正常导通、顺利地读出感光元件传输的电荷信号。
110.进一步地，第三信号输出模块和第四信号输出模块均包括源极跟随晶体管和行选择晶体管。源极跟随晶体管的第一端与高电平电压信号连接，控制端连接至浮动扩散点，第二端既可以连接对应的输出端，也可以与行选择晶体管串行连接、通过行选择晶体管连接对应的输出端；与此同时，源极跟随晶体管的控制端还同复位晶体管的第二端和校正单元clb连接；在一些实施例中，将源极跟随晶体管接入行选择晶体管，可以实现借助源极跟随晶体管导入浮动扩散点输出的电荷信号并放大后通过行选择晶体管向对应的输出端导出。
111.本技术实施例以校正单元clb中，逻辑判断模块包括反相器和或非门电路作为示例，实际上逻辑判断模块的内部构成可以与前文所述，通过调整逻辑电路和邻接的晶体管类型来实现不同结构的变化，本技术实施例对此不做限制，具体地：逻辑判断模块还包括第三反相器invc、第四反相器invd，其中，第三反相器invc与第三浮动扩散点fdc连接，第四反相器invd与第四浮动扩散点fdd连接，第三反相器invc和第四反相器 invd并行接入或非门电路nor的输入端，或非门电路nor的输出端同时连接第三开关晶体管cstc和第四开关晶体管cstd。
112.在图9所示出的飞行时间图像传感器像素电路中，第三开关晶体管 cstc、第四开关晶体管cstd、第三复位晶体管rstc和第四复位晶体管 rstd为p型晶体管。故当第一浮动扩散点fda、第二浮动扩散点fdb、第三浮动扩散点fdc与第四浮动扩散点fdd中至少一个浮动扩散点的电位低于信号输出模块的开启电压时，逻辑判断模块可以收到第一浮动扩散点fda、第二浮动扩散点fdb、第三浮动扩散点fdc与第四浮动扩散点 fdd的电压时检测第一浮动扩散点fda、第二浮动扩散点fdb、第三浮动扩散点fdc与第四浮动扩散点fdd中是否存在低于信号输出模块的开启电压的情况，若存在低于信号输出模块的开启电压的情况，则控制第一开关晶体管csta、第二开关晶体管cstb、第三开关晶体管cstc和第四开关晶体管cstd导通，高电平电压信号vdd通过第一开关晶体管 csta、第二开关晶体管cstb、第三开关晶体管cstc和第四开关晶体管 cstd同时对第一浮动扩散点fda、第二浮动扩散点fdb、第三浮动扩散点fdc与第四浮动扩散点fdd分别进行复位。具体的情况如下所述：
113.第一种情况，当第一浮动扩散点fda的电位、第二浮动扩散点fdb 的电位、第三浮动扩散点fdc的电位与第四浮动扩散点fdd均高于信号输出模块的开启电压时，第一浮动扩散点fda、第二浮动扩散点fdb、第三浮动扩散点fdc与第四浮动扩散点fdd均输出高电平信号，浮动扩散点输出的低电平信号通过反相器转变为高电平信号输入或非门电路nor，由于
或非门电路nor接收到的电压信号均为低电平信号，则输出高电平信号至第一开关晶体管csta、第二开关晶体管cstb、第三开关晶体管 cstc和第四开关晶体管cstd，如前文所述，第一开关晶体管csta、第二开关晶体管cstb、第三开关晶体管cstc和第四开关晶体管cstd均为p型晶体管，p型晶体管在控制端接收低电平信号时导通，故当第一开关晶体管csta的控制端、第二开关晶体管cstb的控制端均接收高电平信号时，第一开关晶体管csta、第二开关晶体管cstb、第三开关晶体管cstc和第四开关晶体管cstd均维持关闭状态，则不会对所有浮动扩散点的电位进行二次复位；
114.第二种情况，当第一浮动扩散点fda的电位、第二浮动扩散点fdb 的电位、第三浮动扩散点fdc的电位与第四浮动扩散点fdd中的任意一个低于信号输出模块的开启电压时，例如第一浮动扩散点fda的电位低于信号输出模块的开启电压时，其余均高于信号输出模块的开启电压，浮动扩散点输出的低电平信号通过反相器转变为高电平信号输入或非门电路 nor，由于或非门电路nor接收到的电压信号既有低电平信号又有高电平信号，则输出低电平信号至第一开关晶体管csta、第二开关晶体管 cstb、第三开关晶体管cstc和第四开关晶体管cstd，如前文所述，第一开关晶体管csta、第二开关晶体管cstb、第三开关晶体管cstc和第四开关晶体管cstd均为p型晶体管，p型晶体管在控制端接收低电平信号时导通，故当第一开关晶体管csta的控制端、第二开关晶体管 cstb的控制端均接收低电平信号时，第一开关晶体管csta、第二开关晶体管cstb、第三开关晶体管cstc和第四开关晶体管cstd均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管csta、第二开关晶体管cstb、第三开关晶体管cstc和第四开关晶体管cstd写入第一浮动扩散点fda、第二浮动扩散点fdb、第三浮动扩散点fdc与第四浮动扩散点fdd对所有浮动扩散点同时进行二次复位；
115.第三种情况，当第一浮动扩散点fda的电位、第二浮动扩散点fdb 的电位、第三浮动扩散点fdc的电位与第四浮动扩散点fdd中的均低于信号输出模块的开启电压时，第一浮动扩散点fda和第二浮动扩散点 fdb均输出低电平信号，浮动扩散点输出的高电平信号通过反相器转变为高电平信号输入或非门电路nor，由于或非门电路nor接收到的电压信号均为高电平信号，则输出低电平信号至第一开关晶体管csta、第二开关晶体管cstb、第三开关晶体管cstc和第四开关晶体管cstd，如前文所述，第一开关晶体管csta、第二开关晶体管cstb、第三开关晶体管cstc和第四开关晶体管cstd均为p型晶体管，p型晶体管在控制端接收低电平信号时导通，故当第一开关晶体管csta的控制端、第二开关晶体管cstb的控制端均接收低电平信号时，第一开关晶体管csta、第二开关晶体管cstb、第三开关晶体管cstc和第四开关晶体管cstd均处于导通状态，高电平电压信号vdd分别通过第一开关晶体管csta、第二开关晶体管cstb、第三开关晶体管cstc和第四开关晶体管cstd写入第一浮动扩散点fda、第二浮动扩散点fdb、第三浮动扩散点fdc与第四浮动扩散点fdd对所有浮动扩散点同时进行二次复位。
116.可以理解的是，图9中示出了读取控制单元的数量为4个时的像素电路结构，事实上图9只是本技术实施例的一项示例，在本技术中像素电路中读取控制单元的数量可以不做限制。
117.进一步地，如图2所示，第一读取控制单元rc1和第二读取控制rc2 单元以感光元件pd为中心呈镜像对称；在一些实施例中，例如图9所示的像素电路，第三读取控制单元rc3和第四读取控制单元rc4以感光元件pd为中心呈镜像对称。这样设置的目的在于，能够最大
程度地利用飞行时间图像传感器像素电路的结构空间，从而提升制作工艺的效率，与此同时，使感光区的均匀分布，提升感光效率。
118.本技术实施例还提供了一种飞行时间图像传感器像素电路的驱动方法。图10为本技术实施例所提供的飞行时间图像传感器像素电路在较强背景光照射时的时序图，结合图2中给出的飞行时间图像传感器像素电路，具体实施方式如下：
119.第一阶段t1，该阶段又称为预充电阶段，高电平电压信号vdd导通复位晶体管rsta和rstb，高电平电压信号vdd通过复位晶体管rsta 和rstb对信号输出模块和浮动扩散点进行复位。以图2为例，复位控制信号rst(包括rsta和rstb信号)设置为低电平，由于在图2中第一复位晶体管rsta和第二复位晶体管rstb均为p型晶体管，故高电平电压信号 vdd通过第一复位晶体管rsta和第二复位晶体管rstb对信号输出模块和浮动扩散点进行复位，由于高电平电压信号vdd为稳定的高电平信号，故在本技术实施例中，复位操作实质也可以被理解为向信号输出模块施加参考电压并对浮动扩散点进行预充电以使之稳定在预设电位。
120.在其中一些实施例当中，飞行时间图像传感器像素电路还包括像素重置晶体管ab，故在本技术实施例对信号输出模块和浮动扩散点进行复位的同时，导通像素重置晶体管ab，接地信号gnd提供低电平，使感光元件pd清零重置。故在第一阶段t1还可以将像素重置信号ab设置为与复位控制信号rst对应的电平信号，像素重置信号ab的电平信号高低根据像素重置晶体管ab的类型而定，若像素重置晶体管ab为p型晶体管，则像素重置信号ab为低电平信号；若像素重置晶体管ab为n型晶体管，则像素重置信号ab为高电平信号。此处作为示例，像素重置晶体管ab为n型晶体管，像素重置信号ab为高电平信号，由于感光元件pd的输入端接地，故接地信号gnd提供低电平信号以为感光元件pd清零重置。
121.第二阶段t2，该阶段又称为调整阶段，复位晶体管rsta和rstb关断，传输晶体管txa和txb导通并将感光元件pd累积的电荷转移至第一浮动扩散点fda和第二浮动扩散点fdb；若第一浮动扩散点fda的电位和第二浮动扩散点fdb的电位中至少一个低于预设电压(通常为信号输出模块的开启电压)时则校正单元clb对第一浮动扩散点fda和第二浮动扩散点fdb同时施加来自于高电平电压信号vdd的高电平信号，再次导通传输晶体管txa和txb并将感光元件pd累积的电荷分别转移至第一浮动扩散点fda和第二浮动扩散点fdb；若第一浮动扩散点fda的电位和第二浮动扩散点fdb的电位均高于预设电压时，则将感光元件pd累积的电荷写入信号输出模块。
122.如图2所示，该阶段复位控制信号rst(包括rsta和rstb信号)设置为高电平，第一复位晶体管rsta和第二复位晶体管rstb先行关断；传输信号pga和pgb交替设置为高电平，第一读取控制单元rc1的第一传输晶体管txa与第二读取控制单元rc2的第二传输晶体管txb在感光元件 pd的曝光过程中交替导通以交替地将感光元件pd累积的电荷分别转移至第一浮动扩散点fda和第二浮动扩散点fdb。可以理解的是，当较强背景光通过感光元件pd的曝光进入像素电路中时会拉低第一浮动扩散点 fda的电位和/或第二浮动扩散点fdb的电位；详见图中黑框圈出的部分，当第一浮动扩散点fda的电位和/或第二浮动扩散点fdb的电位低于预设的电压(通常为读出电路的开启电压)时则启动校正单元clb对第一浮动扩散点fda的电位和第二浮动扩散点fdb的电位同时施加来自于高电平电压信号vdd的高电平信号，从而使第一浮动扩散点fda的电位和第二浮动扩散点fdb的电位重置，再次导通第一传输晶体管txa和第二传输晶体管txb并将感光元件pd累积的电荷分别转移至第一浮动扩散
点 fda和第二浮动扩散点fdb；在当第一浮动扩散点fda的电位和第二浮动扩散点fdb的电位均高于预设电压时，则将感光元件pd累积的电荷写入信号输出模块。
123.第三阶段t3，该阶段又称为读取阶段，传输晶体管txa和txb关断，信号输出模块导通以传输图像信号。如图2所示，行选择信号rs设置为高电位，传输信号pga和传输信号pgb交替设置为低电平，第一传输晶体管txa与第二读取控制单元rc2的第二传输晶体管txb关断，第一源极跟随晶体管sfa、第二源极跟随晶体管sfb和第一行选择晶体管rsa、第二行选择晶体管rsb导通以传输图像信号，开始传输图像信号。
124.根据本技术的时序可知，在第二阶段t2，当第一浮动扩散点fda的电位和/或第二浮动扩散点fdb的电位低于预设的电压(通常为读出电路的开启电压)时则启动校正单元clb控制第一复位晶体管rsta和第二复位晶体管rstb对第一浮动扩散点fda的电位和第二浮动扩散点fdb的电位同时施加来自于高电平电压信号vdd的高电平信号，从而使第一浮动扩散点fda的电位和第二浮动扩散点fdb的电位重置、直至二者的电位均高预设电压，从而完成自适应调整。
125.图11为本技术实施例所提供的飞行时间图像传感器像素电路在较强背景光照射时的另一种时序图，对应的是图9中给出的飞行时间图像传感器像素电路。值得注意的是：
126.由于图9中给出的飞行时间图像传感器像素电路相较于图2中给出的飞行时间图像传感器像素电路，其区别在于增加了一对读取控制单元，因此，图11可以在本技术实施例所提供的飞行时间图像传感器像素电路在较强背景光照射时的另一种时序图可以在图10的基础上以此种驱动方法类推，但是二者的区别在于：
127.在图10中，传输晶体管txa和传输晶体管txb各自对应的驱动信号pga和驱动信号pgb，若每一次感光元件pd传输光电荷信号时长为t，则驱动信号pga和驱动信号pgb开启时的时间间隔为t/2；在图11中，传输晶体管txa、传输晶体管txb、传输晶体管txc和传输晶体管txd 各自对应的驱动信号pga、驱动信号pgb、驱动信号pgc和驱动信号pgd，若每一次感光元件pd传输光电荷信号时长为t，则驱动信号pga、驱动信号开启时的时间间隔为t/4，驱动信号pgb和驱动信号pgc、驱动信号pgc 和驱动信号pgd开启时的时间间隔也为t/4。
128.除此之外，本技术实施例还提供了一种图像传感器，采用了前述实施例所提供的飞行时间图像传感器像素电路，包括第一芯片和第二芯片，其中感光元件、传输晶体管设置于第一芯片；在一些实施例中，第一芯片还设置有像素重置晶体管；第一读取控制单元除传输晶体管之外的器件结构、第二读取控制单元除传输晶体管之外的器件结构以及校正单元设置于第二芯片。
129.可以理解的是，在本技术所提供的飞行时间图像传感器像素电路中，像素电路需要形成在晶圆(wafer)上，多个像素电路和图像传感器配合才能共同实现光电效率，封装之后的晶圆方可构成图像传感器芯片。
130.如图12所示，本技术所提供的飞行时间图像传感器像素电路形成于第一芯片a和第二芯片b两块芯片上，该飞行时间图像传感器像素电路同时覆盖第一芯片a和第二芯片b，其中：第一芯片a包括感光元件pd、第一传输晶体管txa和第二传输晶体管txb，感光元件pd、第一传输晶体管txa和第二传输晶体管txb彼此连接，在本技术其他一些实施例中，第一芯片a还包括像素重置晶体管ab；第二芯片b包括第一读取控制单元rc1除第一传输晶体管txa之外的其余器件结构、第二读取控制单元 rc2除第二传输晶体管txb之外的其余器件结构
以及校正单元clb的全部器件结构。在一些实施例中，第一芯片a和第二芯片b堆叠设置，且第一芯片a和第二芯片b电连接。可以理解的是，电连接的方式既可以是金属线连接，也可以使用掺杂半导体材料的导线连接，本技术实施例对此不做限制。这样设置的意义在于，由于设置有感光元件pd、第一传输晶体管txa和第二传输晶体管txb的第一芯片a和第二芯片b堆叠设置且电连接，第一芯片a可以作为一个独立的像素，在同样的表面面积内，相比于第一芯片a和第二芯片b平行设置的方案，第一芯片a内的像素尺寸可以尽可能缩小，有助于提升感光区的占比，从而使像素分辨率更好，进而提升本技术实施例提供的飞行时间图像传感器像素电路的运行速度和工作效率。
131.综上所述，本技术实施例提供了一种飞行时间图像传感器像素电路，并根据该飞行时间图像传感器像素电路的工作状态提供了其驱动方法和一种包括该飞行时间图像传感器像素电路的图像传感器，可以有效降低背景光过强对本飞行时间图像传感器像素电路的干扰，从而可以正常导通、顺利地读出感光元件传输的电荷信号。
132.以上所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。通常在附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因此，在附图中提供的本技术的实施例的详细描述并非旨在限制本技术的保护范围，而仅仅是表示本技术的选定实施例。基于此，本技术的保护范围应以权利要求的保护范围为准。此外，基于本技术的实施例，本领域技术人员在没有做出创造性劳动的前提下可获得的所有其它实施例，都应属于本技术保护的范围。

技术特征：
1.一种飞行时间图像传感器像素电路，其特征在于，包括感光元件、若干读取控制单元以及校正单元；所述若干读取控制单元包括若干浮动扩散点，所述若干读取控制单元用于分别对所述感光元件传输的电荷信号进行读取控制；所述校正单元的一端连接高电平电压信号，另一端连接所述若干浮动扩散点；其中，所述校正单元用于在积分期间当至少一个所述浮动扩散点的电位低于预设电压时，同时对全部所述浮动扩散点进行复位以重新积分。2.如权利要求1所述的像素电路，其特征在于，所述校正单元的一端连接至高电平电压信号，另一端连接所述若干浮动扩散点；所述校正单元包括若干开关晶体管和逻辑判断模块；所述开关晶体管的第一端与所述高电平电压信号连接；所述开关晶体管的第二端连接所述浮动扩散点，所述开关晶体管的控制端与所述逻辑判断模块连接；所述逻辑判断模块由至少一个逻辑电路构成，所述逻辑判断模块用于当至少一个所述浮动扩散点的电位低于所述预设电压时，输出控制信号使所述开关晶体管导通以对全部所述浮动扩散点进行复位以重新积分。3.如权利要求2所述的像素电路，其特征在于，所述逻辑判断模块包括至少两个反相器以及或非门电路，其中，所述反相器与所述浮动扩散点连接，所述反相器接入所述或非门电路的输入端，所述或非门电路的输出端连接所述开关晶体管。4.如权利要求2所述的像素电路，其特征在于，所述逻辑判断模块包括反相器和与非门电路，其中，所述与非门电路的输入端连接至所述浮动扩散点，所述与非门电路的输出端则连接至所述反相器的输入端，所述反相器的输出端连接所述开关晶体管。5.如权利要求2所述的像素电路，其特征在于，所述逻辑判断模块仅包括与门电路，其中，所述与门电路的输入端连接至所述浮动扩散点，所述与门电路的输出端同时连接所述开关晶体管。6.如权利要求4或5所述的像素电路，其特征在于，所述开关晶体管为p型晶体管。7.如权利要求2所述的像素电路，其特征在于，所述逻辑判断模块包括至少两个反相器以及或门电路，其中，所述反相器与所述浮动扩散点连接，所述反相器接入所述或门电路的输入端，所述或门电路的输出端连接所述开关晶体管。8.如权利要求2所述的像素电路，其特征在于，所述逻辑判断模块仅包括与非门电路，其中，所述与非门电路的输入端连接至所述浮动扩散点，所述与非门电路的输出端连接所述开关晶体管。9.如权利要求8所述的像素电路，其特征在于，所述与非门电路由至少一控制晶体管组和一偏置晶体管串行连接构成，所述控制晶体管组包括两个串行连接的控制晶体管，所述偏置晶体管的控制端连接偏置电压，所述控制晶体管组通过所述偏置晶体管连接至所述高电平电压信号，且所述控制晶体管和所述偏置晶体管均为n型晶体管。10.如权利要求7-9任一项所述的像素电路，其特征在于，所述开关晶体管为n型晶体管。11.如权利要求1所述的像素电路，其特征在于，所述读取控制单元包括复位晶体管、传输晶体管和信号输出模块；所述复位晶体管的一端与所述高电平电压信号连接，复位晶体管的另一端与所述浮动扩散点连接，以根据复位控制信号重置所述浮动扩散点的电压；所
述信号输出模块的第一端与所述高电平电压信号连接，所述信号输出模块的控制端与所述复位晶体管与所述浮动扩散点分别连接，对从所述浮动扩散点输入的电压信号进行放大输出。12.如权利要求11所述的像素电路，其特征在于，所述读取控制单元包括第一读取控制单元和第二读取控制单元，且所述第一读取控制单元和所述第二读取控制单元以所述感光元件为中心呈镜像对称。13.如权利要求12所述的像素电路，其特征在于，所述读取控制单元还包括第三读取控制单元和第四读取控制单元，且所述第一读取控制单元、所述第二读取控制单元、所述第三读取控制单元和所述第四读取控制单元以所述感光元件为中心呈镜像对称。14.如权利要求12或权利要求13任一项所述的像素电路，其特征在于，所述复位晶体管为n型晶体管。15.如权利要求11所述的像素电路，其特征在于，所述信号输出模块包括源极跟随晶体管，所述源极跟随晶体管的第一端与所述高电平电压信号连接，所述源极跟随晶体管的控制端连接至所述浮动扩散点、所述复位晶体管的第二端和所述校正单元，所述源极跟随晶体管的第二端连接对应的输出端。16.如权利要求15所述的像素电路，其特征在于，所述信号输出模块包括行选择晶体管，所述源极跟随晶体管与所述行选择晶体管串行连接、通过行选择晶体管连接对应的所述输出端。17.如权利要求11所述的像素电路，其特征在于，所述像素电路还包括双转换增益控制模块，所述双转换增益控制模块连接在所述复位晶体管和所述浮动扩散点之间，所述双转换增益控制模块至少包括一个双转换增益控制晶体管和电容，所述双转换增益控制模块用于实现在低转换增益模式和高转换增益模式的切换。18.如权利要求11所述的像素电路，其特征在于，所述像素电路还包括像素重置晶体管，所述像素重置晶体管的第一端连接接地信号，所述像素重置晶体管的第二端连接所述感光元件的第二端，所述像素重置晶体管的控制端接入像素重置信号，所述像素重置晶体管用于在所述感光元件传输电荷信号之前对所述感光元件进行电荷清零。19.如权利要求11所述的像素电路，其特征在于，所述读取控制单元还包括存储电容，所述存储电容的第一极板连接所述浮动扩散点，所述存储电容的第二极板连接接地信号，所述存储电容用于当所述校正单元在至少一个所述浮动扩散点的电位低于所述预设电压进行校正并复位之后，接收并存储所述感光元件产生的电荷。20.如权利要求11所述的像素电路，其特征在于，所述预设电压为所述信号输出模块的开启电压。21.一种飞行时间图像传感器像素电路驱动方法，用于驱动如权利要求11-20任一项所述的飞行时间图像传感器像素电路，其特征在于，包括以下步骤：第一阶段，所述高电平电压信号导通所述复位晶体管，所述高电平电压信号通过所述复位晶体管对所述信号输出模块、所述浮动扩散点进行复位；第二阶段，所述复位晶体管关断，所述传输晶体管导通并将所述感光元件累积的电荷转移至所述若干浮动扩散点；若至少一个所述浮动扩散点的电位低于所述预设的电压时，则所述校正单元对全部所述浮动扩散点同时施加来自于所述高电平电压信号的高电平信
号，再次导通所述传输晶体管并将所述感光元件累积的电荷转移至若干个所述浮动扩散点；若全部所述浮动扩散点的电位均高于所述预设电压时，则将所述感光元件累积的电荷写入所述信号输出模块；第三阶段，所述传输晶体管关断，所述信号输出模块导通以传输图像信号。22.一种飞行时间图像传感器，采用了权利要求11-20任一项所述的飞行时间图像传感器像素电路。23.如权利要求22所述的飞行时间图像传感器，其特征在于，所述飞行时间图像传感器包括第一芯片和第二芯片，其中：所述感光元件、所述传输晶体管设置于所述第一芯片；所述读取控制单元除所述传输晶体管之外的器件结构以及所述校正单元设置于第二芯片；所述第一芯片和所述第二芯片堆叠设置，且所述第一芯片和所述第二芯片电连接。24.如权利要求23所述的飞行时间图像传感器，其特征在于，所述第一芯片还设置有所述像素重置晶体管。

技术总结
本发明涉及一种飞行时间图像传感器像素电路及其驱动方法、图像传感器，该像素电路包括感光元件、若干读取控制单元以及校正单元；所述若干读取控制单元包括若干对应的浮动扩散点，所若干读取控制单元用于分别对所述感光元件传输的电荷信号进行读取控制；所述校正单元的一端连接至高电平电压信号，另一端连接所述若干读取控制单元对应的所述浮动扩散点；其中，所述校正单元用于在积分期间当至少一个浮动扩散点的电位低于预设电压时，同时对全部浮动扩散点进行复位以重新积分，从而可以有效降低背景光过强对本飞行时间图像传感器像素电路的干扰，确保感光元件传输的电荷信号顺利读出。出。出。


技术研发人员：戴顺麒 任冠京 莫要武 杨光 侯金剑 杨靖 陈鹏 汤黎明
受保护的技术使用者：思特威（合肥）电子科技有限公司
技术研发日：2022.02.16
技术公布日：2023/8/31