一种基于CMOS工艺的时钟发生器的制作方法

一种基于cmos工艺的时钟发生器
技术领域
1.本发明涉及集成电路技术领域，尤其涉及一种基于cmos工艺的时钟发生器。


背景技术：

2.随着半导体设备速度和集成度的不断提高，使得各种设备向低功耗、小面积以及低成本方向发展，精准的时钟发生器也趋向于全片上集成、高精度及高频率。现有技术中，一般给各种电路芯片提供时钟信号的电路是基于环形振荡器的时钟发生器，但是存在容易受外界环境中电源及温度的的影响，使得集成在片内的时钟电路的输出稳定性较差。
3.可见，现有技术中的时钟电路存在稳定性差的问题。


技术实现要素：

4.针对现有技术中所存在的不足，本发明提供了一种基于cmos工艺的时钟发生器，其解决了现有技术中的时钟电路存在稳定性差的问题。
5.本发明提供一种基于cmos工艺的时钟发生器，所述时钟发生器包括：启动电路、电流源、振荡电路、反馈控制电路、采样电路和输出电路；所述启动电路与外部mcu相连，还与所述输出电路的输出端相连，用于根据所述外部mcu输出的使能信号，使输出电路的第一输出端和第二输出端存在电压差；所述采样电路与所述输出电路相连，用于对所述输出电路的第一输出端和第二输出端的电压进行采样，得到采样电压；所述反馈控制电路分别与所述采样电路、所述振荡电路和所述输出电路相连，用于根据所述采样电压控制所述振荡电路输出振荡信号，还用于将所述振荡信号发送到输出电路，使输出电路根据所述振荡信号输出时钟信号；所述电流源分别与所述振荡电路和所述采样电路相连，用于提供恒定电流。
6.可选地，所述振荡电路包括：第一pmos电容、第二pmos电容、第一nmos管、第二nmos管、第三nmos管、第四nmos管和第五nmos管；所述第一nmos管的源极通过所述第一pmos电容与所述电流源的第一输出端相连，所述第一nmos管的漏极与外部电源相连；所述第二nmos管的源极通过所述第二pmos电容与所述电流源的第二输出端相连，所述第二nmos管的漏极与外部电源相连；所述第三nmos管的漏极、第三nmos管的栅极、所述第四nmos管的栅极和第五nmos管的栅极分别与所述电流源的第三输出端相连，所述第三nmos管的源极、所述第四nmos管的源极和所述第五nmos管的源极接地；其中，所述第一nmos管的栅极和所述第二nmos管的栅极分别作为所述振荡电路的第一输入端和第二输入端，所述第一nmos管的漏极和所述第二nmos管的漏极分别作为所述振荡电路的第一输出端和第二输出端。
7.可选地，所述振荡电路还包括：第一可编程电阻和第二可编程电阻；所述第一可编程电阻器的第一端与所述外部电源相连，所述第一可编程电阻器的第二端与所述第一nmos管的漏极相连，所述第一可编程电阻器的控制端与外部mcu相连；所述第二可编程电阻器的第一端与所述外部电源相连，所述第二可编程电阻器的第二端与所述第二nmos管的漏极相连，所述第二可编程电阻器的控制端与外部mcu相连。
8.可选地，每个可编程电阻包括：第一寄存器、n个控制开关和n个固定电阻；所述第
一寄存器的输入端与外部mcu相连，所述第一寄存器的n个输出端分别与n个控制开关的控制端相连，用于根据所述外部mcu输出的控制信号，控制每个控制开关的断开和闭合；其中，n个控制开关依次串联，且每个控制开关与一个固定电阻并联。
9.可选地，所述反馈控制电路包括：可编程电流源、第六nmos管和第七nmos管；所述第六nmos管的栅极与所述振荡电路的第一输出端相连，所述第六nmos管的漏极与外部电源相连，所述第六nmos管的源极与所述可编程电流源相连，所述第六nmos管的源极还与所述振荡电路的第二输入端相连；所述第七nmos管的栅极与所述振荡电路的第二输出端相连，所述第七nmos管的漏极与外部电源相连，所述第七nmos管的源极与所述可编程电流源相连，所述第七nmos管的源极还与所述振荡电路的第一输入端相连。
10.可选地，所述采样电路包括：第八nmos管、第九nmos管和第十nmos管；所述第八nmos管的漏极与所述反馈控制电路相连，所述第八nmos管的栅极与所述输出电路的第一输出端相连，所述第九nmos管的漏极与所述反馈控制电路相连，所述第九nmos管的栅极与所述输出电路的第二输出端相连；所述第十nmos管的漏极分别与所述第八nmos管的源极和所述第九nmos管的源极相连，所述第十nmos管的栅极与所述电流源相连，所述第十nmos管的源极接地。
11.可选地，所述输出电路包括：第一pmos管、第二pmos管、第十一nmos管和第十二nmos管；所述第一pmos管的栅极与所述反馈控制电路相连，所述第一pmos管的源极与外部电源相连，所述第一pmos管的漏极与所述第十一nmos管的漏极和所述第十二nmos管的栅极相连；所述第二pmos管的栅极与所述反馈控制电路相连，所述第二pmos管的源极与外部电源相连，所述第二pmos管的漏极与所述第十二nmos管的漏极和所述第十一nmos管的栅极相连；所述第十一nmos管的源极和所述第十二nmos管的源极接地；所述第一pmos管的漏极为所述输出电路的第一输出端，所述第二pmos管的漏极为所述输出电路的第二输出端。
12.可选地，所述启动电路包括：第一寄存器、第十三nmos管和第十四nmos管；所述第一寄存器的输入端与外部mcu相连，用于根据外部mcu的控制信号输出脉冲信号；所述第十三nmos管的栅极和所述第十四nmos管的栅极分别与所述第一寄存器的输出端相连，所述第十三nmos管的漏极与所述输出电路的第一输出端相连，所述第十四nmos管的漏极与所述输出电路的第二输出端相连，所述第十三nmos管的源极和所述第十四nmos管的源极接地。
13.可选地，所述时钟发生器还包括：整形电路，与所述输出电路的输出端相连，用于对所述输出电路输出的时钟信号进行整形。
14.可选地，所述整形电路包括：第三pmos管、第四pmos管、第五pmos管、第十五nmos管、第十六nmos管和第十七nmos管；所述第三pmos管的栅极、所述第四pmos管的栅极、所述第十五nmos管的栅极和所述第十六nmos管的栅极分别与所述输出电路的输出端相连，所述第三pmos管的源极与外部电源相连，所述第三pmos管的漏极、所述第四pmos管的源极分别与所述第五pmos管的漏极相连，所述第四pmos管的漏极、所述第十五nmos管的漏极、所述第五pmos管的栅极分别与所述第十七nmos管的栅极相连，所述第十五nmos管的源极、所述第十六nmos管的漏极分别与所述第十七nmos管的漏极相连。
15.相比于现有技术，本发明具有如下有益效果：
16.本发明通过电流源为振荡电路和采样电路提供恒定电流，且通过启动电路控制输出电路的两个输出端存在电压差，实现系统上电时对输出电路的初始化；进一步地，通过采
样电路对输出电路的两个输出端的电压进行采样得到采样电压，使反馈控制电路根据采样电压控制振荡电路按照预定频率进行振荡，从而使输出电路输出稳定的时钟信号。
附图说明
17.图1为本发明实施例提供的一种基于cmos工艺的时钟发生器的结构示意图；
18.图2为本发明实施例提供的一种基于cmos工艺的时钟发生器的电路示意图；
19.图3为本发明实施例提供的一种可编程电阻的结构示意图；
20.图4为本发明实施例提供的一种可编程电流源的结构示意图；
21.图5为本发明实施例提供的一种启动电路的电路示意图；
22.图6为本发明实施例提供的一种整形电路的电路示意图；
23.图7为本发明实施例提供的一种恒流源的电路示意图。
具体实施方式
24.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
25.本发明实例中相同标号的功能单元具有相同和相似的结构和功能。
26.图1为本发明实施例提供的一种包括基于cmos工艺的时钟发生器的结构示意图，如图1所示，所述时钟发生器100包括：
27.启动电路110、电流源120、振荡电路130、反馈控制电路140、采样电路150和输出电路160；
28.所述启动电路110与外部mcu200相连，还与所述输出电路160的输出端相连，用于根据所述外部mcu200输出的使能信号，使输出电路160的第一输出端和第二输出端存在电压差；
29.所述采样电路150与所述输出电路160相连，用于对所述输出电路160的第一输出端和第二输出端的电压进行采样，得到采样电压；
30.所述反馈控制电路140分别与所述采样电路150、所述振荡电路130和所述输出电路160相连，用于根据所述采样电压控制所述振荡电路130输出振荡信号，还用于将所述振荡信号发送到输出电路160，使输出电路160根据所述振荡信号输出时钟信号；
31.所述电流源120分别与所述振荡电路130和所述采样电路150相连，用于提供恒定电流。
32.在本实施例中，系统上电时通过电流源为振荡电路和采样电路提供恒定电流，且通过启动电路控制输出电路的两个输出端存在电压差，实现对输出电路的初始化；进一步地，通过采样电路对输出电路的两个输出端的电压进行采样得到采样电压，使反馈控制电路根据采样电压控制振荡电路按照预定频率进行振荡，从而使输出电路输出稳定的时钟信号。
33.图2为本发明实施例提供的一种基于cmos工艺的时钟发生器的电路示意图，如图2所示，所述振荡电路130包括：
34.第一pmos电容c1、第二pmos电容c2、第一nmos管n1、第二nmos管n2、第三nmos管n3、第四nmos管n4和第五nmos管n5；所述第一nmos管n1的源极通过所述第一pmos电容c1与所述电流源的第一输出端相连，所述第一nmos管n1的漏极与外部电源相连；所述第二nmos管n2的源极通过所述第二pmos电容c2与所述电流源的第二输出端相连，所述第二nmos管n2的漏极与外部电源相连；所述第三nmos管n3的漏极、第三nmos管n3的栅极、所述第四nmos管n4的栅极和第五nmos管n5的栅极分别与所述电流源的第三输出端相连，所述第三nmos管n3的源极、所述第四nmos管n4的源极和所述第五nmos管n5的源极接地；其中，所述第一nmos管n1的栅极和所述第二nmos管n2的栅极分别作为所述振荡电路的第一输入端和第二输入端，所述第一nmos管n1的漏极和所述第二nmos管n2的漏极分别作为所述振荡电路的第一输出端和第二输出端。
35.其中，所述第一pmos电容的栅极与所述第一nmos管的源极相连，所述第一pmos电容的源极和漏极与所述电流源的第一输出端相连，所述第二pmos电容的栅极与所述第二nmos管的源极相连，所述第二pmos电容的源极和漏极与所述电流源的第二输出端相连，所述第一pmos电容的衬底与所述第二pmos电容的源极和漏极相连，所述第二pmos电容的衬底与所述第一pmos电容的源极和漏极相连。本实施例中的电容c1和c2为cmos器件，无需额外的工艺层次，成本更低；电容c1和c2工作在强反型区，容值最大，且容值稳定；进一步地，电容c1和c2没有端口直接接到电源或者地，对电源和地的抗干扰能力较强，使振荡电路输出稳定的振荡信号，进而可以得到稳定性高的时钟信号。
36.在本实施例中，所述振荡电路还包括：第一可编程电阻vr1和第二可编程电阻vr2；所述第一可编程电阻vr1的第一端与所述外部电源vcc相连，所述第一可编程电阻vr1的第二端与所述第一nmos管的漏极相连，所述第一可编程电阻vr1的控制端与外部mcu200相连；所述第二可编程电阻vr2的第一端与所述外部电源相连，所述第二可编程电阻vr2的第二端与所述第二nmos管n2的漏极相连，所述第二可编程电阻vr2的控制端与外部mcu200相连。
37.需要说明的是，可以通过外部mcu调节所述第一可编程电阻和第二可编程电阻的阻值，从而可以实现调节所述振荡电路的振荡频率，达到调节时钟信号的输出频率的目的。本实施例中的时钟发生器具有扩频功能，对输出开关频率进行了调制，扩展了开关频率处的频谱，从而降低了辐射能量，具有低电磁辐射。
38.如图3所示，在本实施例中，每个可编程电阻包括：第一寄存器、n个控制开关和n个固定电阻；所述第一寄存器的输入端与外部mcu相连，所述第一寄存器的n个输出端分别与n个控制开关的控制端相连，用于根据所述外部mcu输出的控制信号，控制每个控制开关的断开和闭合；其中，n个控制开关依次串联，且每个控制开关与一个固定电阻并联。
39.需要说明的是，该可编程电阻由2个及以上的电阻串联组成，每个电阻都有与其并联的控制开关；此可编程电阻器中各串联的电阻的阻值依次呈级数递增。控制开关的断开和闭合由配置寄存器来调节电阻的大小和精度，从而对输出的时钟频率进行调制，扩展时钟频率处的频谱，从而降低电磁辐射能量。
40.进一步可知，现在技术中的振荡电路都是将充放电电容的一端直接接到电源或者/和地，从而使电容直接受到电源或/和地的干扰；在本方案中的电容是一端接mos管，另一端接电流偏置，而电流偏置本身具有抗电源干扰的能力，所以本方案中的振荡电路不受电源和地的干扰，使得生成的时钟信号抗干扰能力强，稳定性高。
41.在本实施例中，所述反馈控制电路包括：可编程电流源、第六nmos管n6和第七nmos管n7；所述第六nmos管n6的栅极与所述振荡电路的第一输出端相连，所述第六nmos管n6的漏极与外部电源相连，所述第六nmos管n6的源极与所述可编程电流源相连，所述第六nmos管n6的源极还与所述振荡电路的第二输入端相连；所述第七nmos管n7的栅极与所述振荡电路的第二输出端相连，所述第七nmos管n7的漏极与外部电源相连，所述第七nmos管n7的源极与所述可编程电流源相连，所述第七nmos管n7的源极还与所述振荡电路的第一输入端相连。
42.需要说明的是，如图4所示，可编程电流源由2个及以上的电流偏置求和，每个电流偏置都有与其串联的电流控制开关；此可编程电流源中各并联的电流偏置的电流值依次呈级数递增，开关的断开和闭合由配置寄存器u3来调节输出电流的大小。
43.在本实施例中，所述采样电路包括：第八nmos管n8、第九nmos管n9和第十nmos管n10；所述第八nmos管n8的漏极与所述反馈控制电路相连，所述第八nmos管n8的栅极与所述输出电路的第一输出端相连，所述第九nmos管n9的漏极与所述反馈控制电路相连，所述第九nmos管n9的栅极与所述输出电路的第二输出端相连；所述第十nmos管n10的漏极分别与所述第八nmos管n8的源极和所述第九nmos管n9的源极相连，所述第十nmos管n10的栅极与所述电流源相连，所述第十nmos管n10的源极接地。
44.在本实施例中，所述输出电路包括：第一pmos管p1、第二pmos管p2、第十一nmos管n11和第十二nmos管n12；所述第一pmos管p1的栅极与所述反馈控制电路相连，所述第一pmos管p1的源极与外部电源相连，所述第一pmos管p1的漏极与所述第十一nmos管n11的漏极和所述第十二nmos管n12的栅极相连；所述第二pmos管p2的栅极与所述反馈控制电路相连，所述第二pmos管p2的源极与外部电源相连，所述第二pmos管p2的漏极与所述第十二nmos管n12的漏极和所述第十一nmos管n11的栅极相连；所述第十一nmos管n11的源极和所述第十二nmos管n12的源极接地；所述第一pmos管p1的漏极为所述输出电路的第一输出端，所述第二pmos管p2的漏极为所述输出电路的第二输出端。
45.如图5所示，所述启动电路包括：第一寄存器u1、第十三nmos管n13和第十四nmos管n14；所述第一寄存器u1的输入端与外部mcu相连，用于根据外部mcu的控制信号输出脉冲信号；所述第十三nmos管n13的栅极和所述第十四nmos管n14的栅极分别与所述第一寄存器u1的输出端相连，所述第十三nmos管n13的漏极与所述输出电路的第一输出端相连，所述第十四nmos管n14的漏极与所述输出电路的第二输出端相连，所述第十三nmos管n13的源极和所述第十四nmos管n14的源极接地。
46.需要说明的是，由于第十三nmos管n13和第十四nmos管n14的尺寸不同，当通过第一寄存器u1输出高电平信号时，使第十三nmos管n13和第十四nmos管栅电容上储存的电荷量存在差异；当第一寄存器u1输出电平信号由高变为低时，使第十三nmos管n13和第十四nmos管向各自的漏端h和j释放了不同的电荷量，从而使输出电路的第一输出端h和第二输出端j存在电压差。
47.在本实施例中，所述时钟发生器还包括：整形电路170，与所述输出电路的输出端相连，用于对所述输出电路输出的时钟信号进行整形。
48.如图6所示，所述整形电路170包括：第三pmos管p3、第四pmos管p4、第五pmos管p5、第十五nmos管m15、第十六nmos管m16和第十七nmos管m17；所述第三pmos管p3的栅极、所述
第四pmos管p4的栅极、所述第十五nmos管m15的栅极和所述第十六nmos管m16的栅极分别与所述输出电路的输出端相连，所述第三pmos管p3的源极与外部电源相连，所述第三pmos管p3的漏极、所述第四pmos管p4的源极分别与所述第五pmos管p5的漏极相连，所述第四pmos管p4的漏极、所述第十五nmos管m15的漏极、所述第五pmos管p5的栅极分别与所述第十七nmos管m17的栅极相连，所述第十五nmos管m15的源极、所述第十六nmos管m16的漏极分别与所述第十七nmos管m17的漏极相连。
49.如图2所示，在本实施例中的所述电流源120包括恒流源121、pmos管p6、pmos管p7、pmos管p8和pmos管p9，用于根据基准电压产生电路输出的基准电压和外部电源的输出电压vdd转换成恒定电流i0、i1、i2和i3。
50.需要说明的是，本实施例提供的基于cmos工艺的时钟发生器，其基本原理为恒定直流源对电容的充放电，得到固定频率的时钟输出。详细工作过程如下：
51.如图2所示，假设上电初期，n1和n2均为关断状态，此时，n4和n5开始拉电流，电容c1、c2分别通过n4和n5放电，直至a、b点电压为0；由于n1、n2均为关断状态，n7和n6的栅极电位为vdd；而系统上电后，启动电路使得节点h和j点存在电压差，从而使得nmos器件n8和n9的栅极电位不同，而n8和n9的源极电位是相同的，使得n8和n9的vgs电压不同，从而流过n8和n9的电流不同，也就是n7和n8的源极电位不同，n7、n6器件中的任何一个器件vgs》vth时，该器件开启，假设vgs6-vth6先大于0，则n6器件先开启；当n6器件开启时，f点的电位上升，当f点的电位(器件n2的栅极电位)上升到大于器件n2的阈值电压vth2时，器件n2开启，此时，n2的电流增大，d点电压将从上电初始态的vdd变为vdd-ir2；也就是说d点电压减小，也即n7的栅极电压减小，当n7的栅极电压减小到p1的阈值时，p1开启，h点电位上升，n8器件开启，流过n8的电流增大，e点电压通过器件n8下拉到0，n1完全关断；此时为n1关断，n2导通，c1放电，c2充电的状态。
52.当n2导通，n1关闭时，c2为充电状态，随着c2充电完成，b点电位上升(n2的源极电压增大)，n2的vg-vs逐渐减小，流过n2的电流减小，此时n2漏端的电位d逐渐增大，使得p1关闭，h点的电位减小，n8关断；当n8关断后，由于d点电压上升，n7开启，e点电位上升(n1的栅极电位上升)，由于n1在之前的关断状态中，电容c1通过器件n4放电，a点电位逐渐减小，而此时n1的栅极电压(e)逐渐增大，使得n1逐渐导通；当n1导通时，c点电压减小，p2导通，j点电位上升到vdd，n9开启，f点电位下降，n2关闭；此时进入到n1导通，n2关闭的状态，也即c1充电，c2放电的状态。
53.至此，就得到了n1导通，n2关断的状态。然后由于n2关断，n5对电容c2放电，使得n2源极的电压降低，直到n2导通，n1关断的状态。n1、n2交替导通和关断，实现了对电容c1、c2的交替充放电，至此电路进入正常的振荡工作形式。
54.在本实施例中，时钟发生器的输出频率推导过程如下：
55.电容可充电的最大电压值：
[0056]vmax
＝vdd-v
gs6-v
gs2
[0057]
电容放电的最小电压值：
[0058]vmin
＝vdd-i5r
2-v
gs7-v
gs1
[0059]
因为：vgs2＝vgs1
[0060]
由上述结果相减可得：
[0061]
n4和n5漏端的充放电压差为：
[0062]
δv＝v
max-v
min
＝v
gs7-v
gs6
+i5r2[0063]
又因为：
[0064][0065]
且器件n7与n6的w/l值相同，所以上述公式可以写成：
[0066][0067]
在n1关闭阶段，电容上的电荷以n4的恒定电流源放电。设放电电流为：i
n4
；
[0068]
得到频率计算公式如下：
[0069][0070]
关于频率的计算公式，还可以进一步描述：
[0071]
本方案中的所涉及的偏置电流的源头都来自于电流源模块，各支路电流不同，是与源头电流的比例不同，假设源头电流为i0，i
n4
＝a*i0，i6＝i7＝m*i0，i8＝n*i0，i5＝k*i0；本方案中的电容为pmos电容，容值为(cox*wc*lc)；因此上述公式可以进一步描述为：
[0072][0073]
在本实例中，恒流源121包括放大器a1、mos管m0和电阻r0，具体连接如图7所示，则i0为带隙基准电压(与电源和温度无关)v
bg
与一个电阻r0产生，带入上式可得：
[0074][0075]
上述算式中分母第一项远小于第二项，因此，忽略第一项后，该算式可重新写为：
[0076][0077]
其中，vgs1，vgs2，vgs7，vgs6分别代表器件n1、n2、n7、n6栅极电压(vg)与源端电压(vs)的差值；i表示流过所述器件源漏端的电流；μ表示电子的迁移速率；cox表示单位面积的栅氧化层电容，w/l表示mos器件的宽长比。在本实施例中，i1和i2的电流大小相等，i4和i5的电流大小相等，i6和i7的电流大小相等，wc、lc分别为pmos电容c1(c2)的宽和长，a、m、n和k为与倍数相关的系数。
[0078]
由上述重写后的频率计算公式可知，本技术中时钟发生器的输出频率只与电阻r2、单位面积的栅氧化层电容cox、pmos电容的宽wc和pmos电容的长lc相关，与电源、温度等其他因素无关，所以本技术cmos工艺的时钟发生器不受电源和温度等因素的影响，使得输出的时钟信号具有稳定性高的特点。
[0079]
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0080]
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

技术特征：
1.一种基于cmos工艺的时钟发生器，其特征在于，所述时钟发生器包括：启动电路、电流源、振荡电路、反馈控制电路、采样电路和输出电路；所述启动电路与外部mcu相连，还与所述输出电路的输出端相连，用于根据所述外部mcu输出的使能信号，使输出电路的第一输出端和第二输出端存在电压差；所述采样电路与所述输出电路相连，用于对所述输出电路的第一输出端和第二输出端的电压进行采样，得到采样电压；所述反馈控制电路分别与所述采样电路、所述振荡电路和所述输出电路相连，用于根据所述采样电压控制所述振荡电路输出振荡信号，还用于将所述振荡信号发送到输出电路，使输出电路根据所述振荡信号输出时钟信号；所述电流源分别与所述振荡电路和所述采样电路相连，用于提供恒定电流。2.如权利要求1所述的一种基于cmos工艺的时钟发生器，其特征在于，所述振荡电路包括：第一pmos电容、第二pmos电容、第一nmos管、第二nmos管、第三nmos管、第四nmos管和第五nmos管；所述第一nmos管的源极通过所述第一pmos电容与所述电流源的第一输出端相连，所述第一nmos管的漏极与外部电源相连；所述第二nmos管的源极通过所述第二pmos电容与所述电流源的第二输出端相连，所述第二nmos管的漏极与外部电源相连；所述第三nmos管的漏极、第三nmos管的栅极、所述第四nmos管的栅极和第五nmos管的栅极分别与所述电流源的第三输出端相连，所述第三nmos管的源极、所述第四nmos管的源极和所述第五nmos管的源极接地；其中，所述第一nmos管的栅极和所述第二nmos管的栅极分别作为所述振荡电路的第一输入端和第二输入端，所述第一nmos管的漏极和所述第二nmos管的漏极分别作为所述振荡电路的第一输出端和第二输出端。3.如权利要求2所述的一种基于cmos工艺的时钟发生器，其特征在于，所述振荡电路还包括：第一可编程电阻和第二可编程电阻；所述第一可编程电阻器的第一端与所述外部电源相连，所述第一可编程电阻器的第二端与所述第一nmos管的漏极相连，所述第一可编程电阻器的控制端与外部mcu相连；所述第二可编程电阻器的第一端与所述外部电源相连，所述第二可编程电阻器的第二端与所述第二nmos管的漏极相连，所述第二可编程电阻器的控制端与外部mcu相连。4.如权利要求3所述的一种基于cmos工艺的时钟发生器，其特征在于，每个可编程电阻包括：第一寄存器、n个控制开关和n个固定电阻；所述第一寄存器的输入端与外部mcu相连，所述第一寄存器的n个输出端分别与n个控制开关的控制端相连，用于根据所述外部mcu输出的控制信号，控制每个控制开关的断开和闭合；其中，n个控制开关依次串联，且每个控制开关与一个固定电阻并联。5.如权利要求1所述的一种基于cmos工艺的时钟发生器，其特征在于，所述反馈控制电路包括：可编程电流源、第六nmos管和第七nmos管；
所述第六nmos管的栅极与所述振荡电路的第一输出端相连，所述第六nmos管的漏极与外部电源相连，所述第六nmos管的源极与所述可编程电流源相连，所述第六nmos管的源极还与所述振荡电路的第二输入端相连；所述第七nmos管的栅极与所述振荡电路的第二输出端相连，所述第七nmos管的漏极与外部电源相连，所述第七nmos管的源极与所述可编程电流源相连，所述第七nmos管的源极还与所述振荡电路的第一输入端相连。6.如权利要求1所述的一种基于cmos工艺的时钟发生器，其特征在于，所述采样电路包括：第八nmos管、第九nmos管和第十nmos管；所述第八nmos管的漏极与所述反馈控制电路相连，所述第八nmos管的栅极与所述输出电路的第一输出端相连，所述第九nmos管的漏极与所述反馈控制电路相连，所述第九nmos管的栅极与所述输出电路的第二输出端相连；所述第十nmos管的漏极分别与所述第八nmos管的源极和所述第九nmos管的源极相连，所述第十nmos管的栅极与所述电流源相连，所述第十nmos管的源极接地。7.如权利要求1所述的一种基于cmos工艺的时钟发生器，其特征在于，所述输出电路包括：第一pmos管、第二pmos管、第十一nmos管和第十二nmos管；所述第一pmos管的栅极与所述反馈控制电路相连，所述第一pmos管的源极与外部电源相连，所述第一pmos管的漏极与所述第十一nmos管的漏极和所述第十二nmos管的栅极相连；所述第二pmos管的栅极与所述反馈控制电路相连，所述第二pmos管的源极与外部电源相连，所述第二pmos管的漏极与所述第十二nmos管的漏极和所述第十一nmos管的栅极相连；所述第十一nmos管的源极和所述第十二nmos管的源极接地；所述第一pmos管的漏极为所述输出电路的第一输出端，所述第二pmos管的漏极为所述输出电路的第二输出端。8.如权利要求1所述的一种基于cmos工艺的时钟发生器，其特征在于，所述启动电路包括：第一寄存器、第十三nmos管和第十四nmos管；所述第一寄存器的输入端与外部mcu相连，用于根据外部mcu的控制信号输出脉冲信号；所述第十三nmos管的栅极和所述第十四nmos管的栅极分别与所述第一寄存器的输出端相连，所述第十三nmos管的漏极与所述输出电路的第一输出端相连，所述第十四nmos管的漏极与所述输出电路的第二输出端相连，所述第十三nmos管的源极和所述第十四nmos管的源极接地。9.如权利要求1所述的一种基于cmos工艺的时钟发生器，其特征在于，所述时钟发生器还包括：整形电路，与所述输出电路的输出端相连，用于对所述输出电路输出的时钟信号进行整形。10.如权利要求9所述的一种基于cmos工艺的时钟发生器，其特征在于，所述整形电路
包括：第三pmos管、第四pmos管、第五pmos管、第十五nmos管、第十六nmos管和第十七nmos管；所述第三pmos管的栅极、所述第四pmos管的栅极、所述第十五nmos管的栅极和所述第十六nmos管的栅极分别与所述输出电路的输出端相连，所述第三pmos管的源极与外部电源相连，所述第三pmos管的漏极、所述第四pmos管的源极分别与所述第五pmos管的漏极相连，所述第四pmos管的漏极、所述第十五nmos管的漏极、所述第五pmos管的栅极分别与所述第十七nmos管的栅极相连，所述第十五nmos管的源极、所述第十六nmos管的漏极分别与所述第十七nmos管的漏极相连。

技术总结
本发明提供了基于CMOS工艺的时钟发生器，所述发生器包括：启动电路、电流源、振荡电路、反馈控制电路、采样电路和输出电路；所述启动电路用于根据所述外部MCU输出的使能信号，使输出电路的第一输出端和第二输出端存在电压差；所述采样电路用于对所述输出电路的第一输出端和第二输出端的电压进行采样，得到采样电压；所述反馈控制电路用于根据所述采样电压控制所述振荡电路输出振荡信号，还用于将所述振荡信号发送到输出电路，使输出电路根据所述振荡信号输出时钟信号；本发明通过采样电路对输出电路的两个输出端的电压进行采样得到采样电压，使反馈控制电路根据采样电压控制振荡电路按照预定频率进行振荡，从而使输出电路输出稳定的时钟信号。稳定的时钟信号。稳定的时钟信号。


技术研发人员：李梅 郭灿 胡永亮 胥锐
受保护的技术使用者：重庆中科芯亿达电子有限公司
技术研发日：2023.06.20
技术公布日：2023/8/31