一种降低膜层应力的阵列基板结构的制作方法

1.本实用新型涉及一种阵列基板结构，尤其是一种可降低膜层应力的阵列基板结构。


背景技术：

2.近年来，随着面板显示技术发展，越来越多的显示产品被应用于人们的生产生活，人们对显示产品需求越来越大，对其要求也越来越高。
3.阵列基板在制备过程中经过多道物理气相沉积和化学气相沉积工序，在不同温度、压强、功率的参数下沉积不同薄膜，因此膜层之间应力不同，相互堆叠后膜层之间张应力与拉应力不相匹配，一来会使面板制作过程中容易发生破裂，二来不同膜层应力差异较大会影响器件工作的稳定性，降低器件可靠性。目前常见降低应力主要方式有通过：1、通过增加退火制程，修复成膜缺陷以削弱膜层之间应力。2、优化膜质或更换膜质，以达到不同膜层之间应力匹配，常见手段如改变成膜时气压、温度、气体流量等。本技术提供了一种有效的结构方案以降低应力所带来的影响。


技术实现要素：

4.本实用新型要解决的技术问题，在于提供了一种结构简单，制作方便，可有效降低膜层应力的阵列基板结构。
5.本实用新型是这样实现的：一种降低膜层应力的阵列基板结构，所述阵列基板包括有aa区和gip区，所述阵列基板由下至上依次包括玻璃基板层、驱动信号线路层、钝化层、平坦层及沟槽设计层，所述平坦层为绝缘材料，位于所述aa区的沟槽设计层由下到上依次包括像素电极层、绝缘层及公共电极层，位于所述gip区的沟槽设计层为绝缘层，位于所述aa区的绝缘层上蚀刻有环绕于所述像素电极层外围的沟槽，位于所述gip区的绝缘层上蚀刻有复数个小沟槽。
6.进一步的，位于所述gip区的绝缘层上的小沟槽为网格状。
7.进一步的，位于所述gip区的绝缘层上的小沟槽为分叉状。
8.本实用新型的优点在于：
9.1、通过在阵列基板的aa区的绝缘层上且位于像素电极层外围进行沟槽设计，有效避开像素电极与公共电极正对位置，避免了因两电极间绝缘层缺失而产生电压变化，且将整面膜层区分成多个大小一致的方块，整面膜层应力因为沟槽的区分也会被分配到多个方块，由此降低了应力；沟槽处下方的平坦层为绝缘材料，因此不存在金属裸露问题；沟槽处不在有效显示区域，不会影响面板成像。
10.2、在阵列基板的gip区采用网格状或分叉式沟槽设计，一方面可降低膜层整面应力，其次能增加pi液与面板接触面积从而提高粘附性，外界的水氧难以进入，即使有极少数水氧试图进入，也会因为一排排的小沟槽阻挡而逐渐耗尽；且通过分叉式小沟槽，少数进入的水氧因为分叉被进一步消耗，难以到达面板内部。
附图说明
11.下面参照附图结合实施例对本实用新型作进一步的说明。
12.图1为本实用新型阵列基板结构aa区的结构示意图。
13.图2为本实用新型阵列基板结构aa区俯视结构示意图。
14.图3为本实用新型阵列基板结构gip区的结构示意图。
15.图4为本实用新型阵列基板结构gip区沟槽为网格状的俯视结构示意图。
16.图5为本实用新型阵列基板结构gip区沟槽为分叉状的俯视结构示意图。
17.附图标号说明：aa区100、gip区200、玻璃基板层1、驱动信号线路层2、第一金属层21、栅极绝缘层22、半导体有源层23、第二金属层24、钝化层3、平坦层4、沟槽设计层5、像素电极层51、绝缘层52、沟槽521、小沟槽522、公共电极层53。
具体实施方式
18.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
19.请参阅图1至图5所示，本实用新型一种降低膜层应力的阵列基板结构，所述阵列基板包括有aa区100和gip区200，所述阵列基板由下至上依次包括玻璃基板层1、驱动信号线路层2、钝化层3、平坦层4及沟槽设计层5，所述驱动信号线路层2由下到上依次包括有第一金属层21、栅极绝缘层22、半导体有源层23及第二金属层24，所述平坦层4为绝缘材料，位于所述aa区100的沟槽设计层5由下到上依次包括像素电极层51、绝缘层52及公共电极层53，位于所述gip区200的沟槽设计层为绝缘层52，位于所述aa区100的绝缘层上蚀刻有环绕于所述像素电极层51外围的沟槽521，位于所述gip区200的绝缘层52上蚀刻有复数个小沟槽522。所述gip区200的小沟槽522为网格状或为分叉状。
20.制作流程：在玻璃基板层1上沉积第一金属层21薄膜，作为扫描信号金属电极，是tft器件的栅极，控制tft器件开关。多采用磁控溅射进行成膜，薄膜一般是由mo、al/mo、al/ti等阻抗低、导电性能佳的金属材料组成。在第一金属层21上方制备栅极绝缘层22，阻隔空气中水氧，保护金属栅极，提供栅极电荷存储区域，采用化学气相成膜，薄膜材料可选无机氧化物或者绝缘性质的化合物，如siox、sinx，业界也有采用sin/sio的叠层组合，主要考虑sin具有高介电常数，同时sio与上层的半导体有源层23应力匹配好，降低缺陷与界面陷阱。在栅极绝缘层22上方制备半导体有源层23，通过控制栅极电压，从而实现载流子沟道导通与截止，多采用磁控溅射成膜，薄膜一般是由igzo、zno、硫化镉等材料制备，其中igzo因其载流子迁移率高、性能稳定和透过率高的优势而备受青睐。在半导体有源层23上方制备第二金属层24，作为tft信号输入端源极、tft漏极，多采用磁控溅射进行成膜，薄膜一般是由mo、mo/al/mo、ti/al/ti等阻抗低、导电性能佳的金属材料组成。在第二金属层24上方制备钝化层3，阻隔空气中水氧保护下方tft器件，采用化学气相沉积法成膜，薄膜材料可选无机氧化物或者绝缘性质的化合物，如siox、sinx。在钝化层3上方制备平坦层4，平坦层4薄膜为有机绝缘材料，起到平坦化作用，隔离tft器件与像素电极，防止电场互相干扰，制备完平坦层4会进行打孔，露出第二金属层24的漏极区表面，以便后续与像素电极相连。在平坦层4上方制作像素电极层51，提供液晶偏转的电压，多采用磁控溅射法沉积薄膜，薄膜材料多为
ito。在像素电极层51上方制备绝缘层52，阻隔空气中水氧保护像素电极，充当像素电容，制备完绝缘层52会进行打孔，以便后续与公共电极层53相连，此时在所述aa区100的所述绝缘层52上且位于像素电极层51外围蚀刻一圈沟槽521，分散该处膜层的应力，在所述gip区200的绝缘层52上蚀刻有复数小沟槽522，所述gip区200的小沟槽522为网格状或为分叉状。最后在绝缘层52上方制作公共电极层53，与像素电极层51一起提供液晶偏转的电压，多采用磁控溅射法沉积薄膜，薄膜材料多为ito，制备完上述膜层后，最后在所述阵列基板的最上方还制备有一pi液层。
21.通过在阵列基板的aa区100的绝缘层52上且位于像素电极层51外围进行沟槽521设计，有效避开像素电极与公共电极正对位置，避免了因两电极间绝缘层缺失而产生电压变化，且将整面膜层区分成多个大小一致的方块，整面膜层应力因为沟槽的区分也会被分配到多个方块，由此降低了应力；沟槽处下方的平坦层为绝缘材料，因此不存在金属裸露问题；沟槽处不在有效显示区域，不会影响面板成像。通过在阵列基板的gip区200采用网格状或分叉式的沟槽设计，一方面可降低膜层整面应力，其次因为在所述阵列基板的最上方还设有pt液层，通过设置小沟槽能增加pi液与面板接触面积从而提高粘附性，外界的水氧难以进入，即使有极少数水氧试图进入，也会因为一排排的沟槽阻挡而逐渐耗尽；且通过分叉式沟槽，少数进入的水氧因为分叉被进一步消耗，难以到达面板内部。
22.虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。

技术特征：
1.一种降低膜层应力的阵列基板结构，所述阵列基板包括有aa区和gip区，其特征在于：所述阵列基板由下至上依次包括玻璃基板层、驱动信号线路层、钝化层、平坦层及沟槽设计层，所述平坦层为绝缘材料，位于所述aa区的沟槽设计层由下到上依次包括像素电极层、绝缘层及公共电极层，位于所述gip区的沟槽设计层为绝缘层，位于所述aa区的绝缘层上蚀刻有环绕于所述像素电极层外围的沟槽，位于所述gip区的绝缘层上蚀刻有复数个小沟槽。2.根据权利要求1所述的一种降低膜层应力的阵列基板结构，其特征在于：位于所述gip区的绝缘层上的小沟槽为网格状。3.根据权利要求1所述的一种降低膜层应力的阵列基板结构，其特征在于：位于所述gip区的绝缘层上的小沟槽为分叉状。

技术总结
本实用新型提供了一种降低膜层应力的阵列基板结构，所述阵列基板包括有AA区和GIP区，所述阵列基板由下至上依次包括玻璃基板层、驱动信号线路层、钝化层、平坦层及沟槽设计层，所述平坦层为绝缘材料，位于所述AA区的沟槽设计层由下到上依次包括像素电极层、绝缘层及公共电极层，位于所述GIP区的沟槽设计层为绝缘层，位于所述AA区的绝缘层上蚀刻有环绕于所述像素电极层外围的沟槽，位于所述GIP区的绝缘层上蚀刻有复数个小沟槽。本实用新型是一种结构简单，制作方便，可有效降低膜层应力的阵列基板结构。板结构。板结构。


技术研发人员：张善霖 陈宇怀 毛清平
受保护的技术使用者：华映科技（集团）股份有限公司
技术研发日：2023.02.24
技术公布日：2023/9/1