一种半导体器件及其阵列的制作方法

1.本技术涉及半导体技术领域，具体而言，涉及一种半导体器件及其阵列。


背景技术：

2.随着第三代半导体行业的快速发展以及应用，功率半导体器件迅速在工业以及车载得到广泛的应用。对于新兴的半导体产业，半导体的可靠性至关重要。
3.在制作半导体器件过程中，会在器件侧壁形成一层保护层，该保护层可以起到保护器件的功能。然而，在实际生产过程中，为了提升生产效率，实际是在一片晶圆上同时制作多个半导体器件，然后再对晶圆进行切割。在切割工艺中，会将晶圆置于高温高湿的环境中，该环境中存在大量水气，且水气可能穿过保护层与晶圆的交接处，并进入器件中，影响器件性能。
4.综上，现有技术中存在半导体器件因水气进入影响可靠性的问题。


技术实现要素：

5.本技术的目的在于提供一种半导体器件及其阵列，以解决现有技术中存在的半导体器件因水气进入影响可靠性的问题。
6.为了实现上述目的，本技术实施例采用的技术方案如下：
7.第一方面，本技术实施例提供了一种半导体器件，所述半导体器件包括：
8.晶圆；
9.位于所述晶圆一侧的器件主体；
10.位于所述晶圆一侧且环绕所述器件主体设置的第一介质层；
11.位于所述晶圆一侧且环绕所述第一介质层设置的第二介质层。
12.可选地，所述晶圆上设置有沟槽，所述第二介质层的端部位于所述沟槽内。
13.可选地，所述第一介质层的端部也位于所述沟槽内。
14.可选地，所述第二介质层的宽度大于所述第一介质层的宽度。
15.可选地，制作所述第一介质层的材料包括高分子聚合物材料；制作所述第二介质层的材料包括聚酰亚胺材料。
16.可选地，所述半导体器件还包括位于所述器件主体台面四周的第一介质层。
17.可选地，所述半导体器件还包括位于所述第一介质层的远离所述晶圆一侧的第二介质层。
18.可选地，位于所述第一介质层的远离所述晶圆一侧的第二介质层的宽度小于位于所述器件主体台面四周的第一介质层的宽度。
19.可选地，所述器件主体包括碳化硅器件。
20.另一方面，本技术还提供了一种半导体器件阵列，所述半导体器件阵列包括多个上述的半导体器件，多个所述半导体器件均位于同一晶圆上；其中，所述半导体器件阵列用于在被切割后形成多个独立的半导体器件。
21.相对于现有技术，本技术具有以下有益效果：
22.本技术实施例提供了一种半导体器件及其阵列，该半导体器件包括：晶圆；位于晶圆一侧的器件主体；位于晶圆一侧且环绕器件主体设置的第一介质层；位于所述晶圆一侧且环绕所述第一介质层设置的第二介质层。由于本技术提供的半导体器件中，在器主体的四周设置了第一介质层与第二介质层，通过两层介质层的保护，可以有效防止水气进入器件主体中，进而达到提升半导体器件稳定性的目的。
23.为使本技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
24.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
25.图1为现有技术中器件主体与晶圆的剖面示意图。
26.图2为现有技术中半导体器件的剖面示意图。
27.图3为现有技术中晶圆在切割时对应的剖面示意图。
28.图4为本技术实施例提供的一种半导体器件的剖面示意图。
29.图5为本技术实施例提供的另一种半导体器件的剖面示意图。
30.图6为本技术实施例提供的刻蚀沟槽后的晶圆的剖面示意图。
31.图7为本技术实施例提供的在晶圆的表面制作器件主体后对应的剖面示意图。
32.图8为本技术实施例提供的制作第一介质层后对应的剖面示意图。
33.图9为本技术实施例提供的半导体器件阵列对应的剖面示意图。
34.图中：
35.100-半导体器件；110-晶圆；120-器件主体；130-第一介质层；140-第二介质层；150-沟槽。
具体实施方式
36.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。
37.因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
38.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
39.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
40.在本技术的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
41.下面结合附图，对本技术的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
42.正如背景技术中所述，目前，针对半导体器件而言，在位于高温高湿的环境中时，可能出现水气进入器件主体，影响半导体器件的稳定性。
43.其中，现有技术中的器件制程如图1与图2，其中，如图1所示，首先沿晶圆1的一侧生长器件主体2，之后，如图2所示，在器件主体2的侧壁及台面的四周制作保护层3，保护层3将器件主体包裹其中，达到保护的目的。
44.当前第三代半导体(如碳化硅)工艺多延续平面硅基工艺方式，因材质问题，容易出现应力、可靠性性能等问题。在上述制作工艺中，可能会在将半导体器件置于高温高压等环境下，例如，当处于第一种应用场景中时，需要对半导体器件进行切割，此时如图3所示，在实际制作中，可以先在晶圆上制作多个半导体器件，接着，沿着设定的切割道，对晶圆进行切割，进而分离出多个独立的半导体器件，如图3中，在晶圆上制作有2个半导体器件，并在制作完后，沿设定的切割道将晶圆切割，形成两个独立的半导体器件。
45.在对晶圆进行切割时，需要将晶圆置于高温高湿的环境下进行切割，在该环境中，存在大量水气，且水气可能从保护层与晶圆的交接处(图2中所示的a位置)进入器件主体，影响器件主体的稳定性；同时，在高温环境中容易导致器件发生形变，进而影响可靠性。
46.在另一种应用场景中，当半导体器件制作完成后，为了验证器件的可靠性，需要对半导体器件进行测试。测试参数主要包括：高温高湿、温湿度循环、变湿热等参数，在该测试环境中，也可能造成水气从a位置进入器件主体的情况，导致半导体器件的可靠性降低，影响第三代半导体碳化硅的快速应用。
47.有鉴于此，为了解决上述问题，本技术提供了一种半导体器件，通过设置第一介质层与第二介质层的方式，可以有效防止水气进入器件主体的情况，提升半导体器件的稳定性。
48.下面对本技术提供的半导体器件进行示例性说明：
49.作为一种可选的实现方式，请参阅图4，该半导体器件100包括晶圆110、器件主体120、第一介质层130以及第二介质层140，其中，器件主体120位于晶圆110的一侧，第一介质层130位于晶圆110一侧且环绕器件主体120设置，第二介质层140位于晶圆110一侧且环绕第一介质层130设置。
50.可以理解地，通过该设置方式，可以通过第一介质层130将器件主体120进行包裹，同时，通过第二介质层140将器件主体120与第一介质层130形成的整体进行包裹，进而通过两层介质层对器件主体120进行保护。当将半导体器件100置于高温高湿的环境中时，由于两层介质层对器件主体120的保护作用，使得水气不易进入器件主体120中，同时，半导体器件100也不易在高温环境下发生变形，进而提升了半导体器件100整体的稳定性。
51.具体地，如图4中所示，相比于现有技术中仅设置一层保护层的方式，本技术通过设置第一介质层130与第二介质层140，使得在a位置处，a点与器件主体120之间的间距更大，导致水气难以从a位置穿过两层介质层并进入器件主体120中，达到提升器件稳定性的目的。研究发现，水气最容易从介质层与晶圆110交接的位置(即图中a位置)进入器件主体120，因此，当降低a位置的水气进入后，即可保证进而器件主体120的水气达到最少，对半导体器件100整体的稳定性提升达到最大。
52.需要说明的是，图4中各个结构的比例仅为示意，在实际制作中，且尺寸比例可能不同，例如，第二介质层140的厚度可能更厚等，在此不做限定。同时，本技术并不对器件主体120的类型进行限定，可选地，器件主体120可以为碳化硅器件。
53.并且，还需要说明的是，本技术提供的第一介质层130与第二介质层140均为非导电层，且材料可以不同。在一中实现方式中，第一介质层130可以选用pa材料，第二介质层140可以选用pi材料。其中，pa材料是一种内含酰胺基团的高分子聚合物，可由内酸氨二环聚合制得，也可由二元氨与二元酸缩聚形成。早先常做纤维原料，后逐渐拓展应用于工业领域。pa材料具有机械强度较高、刚性大、韧性大、耐磨性优异、电性能良好等优点。
54.当然地，pa材料也可以选用其它材料，例如，pa材料还可以选用si3n4材料，si3n4材料在化学上是一种惰性的绝缘材料，具有较高的热稳定性和介电性能。它与si02相比，具有以下优点:
55.1)、si3n4的掩蔽能力很强，不仅能掩si02所能掩蔽的硼、磷、砷等杂质的扩散，而且还能掩蔽si02所不能掩蔽的、锌、氧等杂质的扩散。2)、si3n4的介电强度和对同种杂质的掩蔽能力都比si02强，因而可得到更高的击穿电压和更薄的钝化膜，提高光刻的分辨率。3)、si3n4的化学惰性远比si02强，离子在si3n4中的漂移速度比在si02中小，对于严重影响表面稳定性的na+之类的离子具有阻断作用，使器件性能更为稳定。4)、si3n4通常是在较低温度下由其相淀积生成的，因此应用较为广泛。并且，还可以采用si0
2-si3n4双层或多层结构钝化膜来进一步改善表面保护的性能。
56.pi材料是高性能分子材料聚酰亚胺材料，聚酰亚胺是综合性能最佳的有机高分子材料之一，耐高温达400℃以上，长期使用温度范围-200～300℃，部分无明显熔点，高绝缘性能，103赫下介电常数4.0，介电损耗仅0.004～0.007，属f至h。根据重复单元的化学结构，聚酰亚胺可以分为脂肪族、半芳香族和芳香族聚酰亚胺三种。根据链间相互作用力，可分为交联型和非交联型。
57.需要强调的是，pi材料的防水性能大于pa材料的防水性能，因此，通过设置第一介质层130与第二介质层140的方式，可以通过第一介质层130达到保护器件主体120的功能，同时通过第二介质层140达到防水功能，实现在高温高湿环境下对器件主体120的保护。
58.在此基础上，为了使防止水气进入器件主体120的效果更加明显，在一种实现方式中，第二介质层140的宽度大于所述第一介质层130的宽度，通过设置更宽的第二介质层
140，使得防水效果能力增强，进一步提升半导体器件100的稳定性。
59.此外，除了基于器件主体120的侧壁进行保护，还需要对器件主体120的台面也进行保护，在此基础上，半导体器件100还包括位于器件主体120台面四周的第一介质层130。即图4中b位置也设置有第一介质层130，实现了利用第一介质层130同时包裹器件主体120的侧壁与台面四周的效果，达到更好的保护器件主体120的目的。并且，半导体器件100还包括位于第一介质层130的远离晶圆110一侧的第二介质层140。即在第一介质层130的上方还包括第二介质层140，使得在图4的剖面结构下，第一介质层130与第二介质层140均设置为“l”型。
60.当然地，为了保证第一介质层130与第二介质层140不会阻挡器件主体120的台面中间区域，请参阅图4，在设置第一介质层130与第二介质层140时，位于第一介质层130的远离晶圆110一侧的第二介质层140的宽度小于位于器件主体120台面四周的第一介质层130的宽度。
61.此外，申请人发现，在设置第一介质层130与第二介质层140的基础上，虽然能够起到阻挡水气的效果，但并不能完全阻挡所有水气，有鉴于此，作为一种实现方式，请参阅图5，在晶圆110上还设置有沟槽150(图未示)，并且，第二介质层140的端部位于沟槽150内。通过该设置方式，使得第二介质层140会深入晶圆110内，此时，在a位置处，水平方向上被第二介质层140截断，换言之，第二介质层140的侧壁直接阻挡a位置的水气，使得水气更加难以进入器件主体120内，进一步提升了半导体器件100的可靠性。
62.可选地，第一介质层130的端部也可位于沟槽150内。使得第一介质层130与第二介质层140均能深入晶圆110内，将器件主体120完全包裹，提升其稳定性。
63.下面对其具体制程进行说明：
64.首先，请参阅图6，通过干法刻蚀工艺在晶圆110上刻蚀出需要的沟槽150，其中，沟槽150的宽度等于第一介质层130与第二介质层140的宽度之和，因此，在刻蚀沟槽150时，可以根据实际需求调节沟槽150宽度。
65.之后，请参阅图7，在晶圆110的表面制作器件主体120，其中，器件主体120被沟槽150环绕，当然地，在一些实现方式中，制作器件主体120与刻蚀沟槽150的步骤也可以互换，在此不做限定。
66.接着，请参阅图8，继续制作第一介质层130，第一介质层130的制作，可以为先沉积，后去除多余区域结构的方式实现。之后，请继续参阅图5，完成第二介质层140的制作，形成第一介质层130与第二介质层140包裹器件主体120的结构；其中，第二介质层140的制作也可以采用先沉积，后去除多余的介质层方式实现。
67.基于上述实现方式，请参阅图9，本技术实施例还提供了一种半导体器件阵列，该半导体器件阵列包括多个上述的半导体器件100(图中以2个为例)，多个半导体器件100均位于同一晶圆110上；其中，半导体器件阵列用于在被切割后形成多个独立的半导体器件100。可以理解地，通过第一介质层130与第二介质层140的设置方式，能够保证在高温高湿的切割环境中，水气不会进入器件主体120中，进而保证了每个半导体器件100的稳定性。
68.综上所述，本技术实施例提供了一种半导体器件及其阵列，该半导体器件包括：晶圆；位于晶圆一侧的器件主体；位于晶圆一侧且环绕器件主体设置的第一介质层；位于所述晶圆一侧且环绕所述第一介质层设置的第二介质层。由于本技术提供的半导体器件中，在
器主体的四周设置了第一介质层与第二介质层，通过两层介质层的保护，可以有效防止水气进入器件主体中，进而达到提升半导体器件稳定性的目的。
69.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。
70.对于本领域技术人员而言，显然本技术不限于上述示范性实施例的细节，而且在不背离本技术的精神或基本特征的情况下，能够以其它的具体形式实现本技术。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本技术内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

技术特征：
1.一种半导体器件(100)，其特征在于，所述半导体器件(100)包括：晶圆(110)；位于所述晶圆(110)一侧的器件主体(120)；位于所述晶圆(110)一侧且环绕所述器件主体(120)设置的第一介质层(130)；位于所述晶圆(110)一侧且环绕所述第一介质层(130)设置的第二介质层(140)。2.如权利要求1所述的半导体器件(100)，其特征在于，所述晶圆(110)上设置有沟槽(150)，所述第二介质层(140)的端部位于所述沟槽(150)内。3.如权利要求2所述的半导体器件(100)，其特征在于，所述第一介质层(130)的端部也位于所述沟槽(150)内。4.如权利要求1所述的半导体器件(100)，其特征在于，所述第二介质层(140)的宽度大于所述第一介质层(130)的宽度。5.如权利要求1所述的半导体器件(100)，其特征在于，制作所述第一介质层(130)的材料包括高分子聚合物材料；制作所述第二介质层(140)的材料包括聚酰亚胺材料。6.如权利要求1所述的半导体器件(100)，其特征在于，所述半导体器件(100)还包括位于所述器件主体(120)台面四周的第一介质层(130)。7.如权利要求6所述的半导体器件(100)，其特征在于，所述半导体器件(100)还包括位于所述第一介质层(130)的远离所述晶圆(110)一侧的第二介质层(140)。8.如权利要求7所述的半导体器件(100)，其特征在于，位于所述第一介质层(130)的远离所述晶圆(110)一侧的第二介质层(140)的宽度小于位于所述器件主体(120)台面四周的第一介质层(130)的宽度。9.如权利要求1所述的半导体器件(100)，其特征在于，所述器件主体(120)包括碳化硅器件。10.一种半导体器件阵列，其特征在于，所述半导体器件阵列包括多个如权利要求1至9任一项所述的半导体器件(100)，多个所述半导体器件(100)均位于同一晶圆(110)上；其中，所述半导体器件(100)阵列用于在被切割后形成多个独立的半导体器件(100)。

技术总结
本申请提供了一种半导体器件及其阵列，涉及半导体技术领域。该半导体器件包括：晶圆；位于晶圆一侧的器件主体；位于晶圆一侧且环绕器件主体设置的第一介质层；位于所述晶圆一侧且环绕所述第一介质层设置的第二介质层。本申请提供的半导体器件及其阵列具有提升了半导体器件稳定性的效果。器件稳定性的效果。器件稳定性的效果。


技术研发人员：杨光宇
受保护的技术使用者：通威微电子有限公司
技术研发日：2022.12.28
技术公布日：2023/9/1