一种测试和外灌一体化的接口电路、本振以及电子设备

1.本发明涉及集成电路技术领域，特别是一种测试和外灌一体化的接口电路、本振以及电子设备。


背景技术：

2.目前随着集成电路集成度的不断提高，由压控振荡器(vco)和频率综合器(pll)构成的本振(lo)也与收发机(trx)实现了片上集成。为了可以独立测量频率综合器pll的相位噪声和时钟抖动性能，一般需要一个独立的输出接口供给测试使用。同时，为了避免本振lo工作不正常而影响收发机trx的性能测试，同时还需要一个本振外灌接口输入单音信号。
3.但目前已有的芯片结构中，部分不存在独立的本振输出接口，因此不能独立测试本振lo的性能，也存在由于本振失效而导致整个芯片失效的风险。而多数芯片在结构上，分别给外灌输入的单音信号和片上本振信号保留了两个独立的通道，即，芯片内部存在两条独立的本振链路，其中一个本振链路的输入接压控振荡器vco的输出，另一个本振链路接外灌单音信号输入。这虽然解决了前述问题，但随之而来的是导致了电路结构面积增大和功耗开销升高。
4.因此，如何在减小功耗和面积开销的同时，兼顾本振lo多功能输出是一个亟需解决的问题。


技术实现要素：

5.鉴于上述问题，本发明提出了一种测试和外灌一体化的接口电路、本振以及电子设备。
6.本发明实施例提供了一种测试和外灌一体化的接口电路，所述接口电路包括：外灌输入接口、压控振荡器输入接口、测试输出接口、本振输出接口；
7.所述外灌输入接口通过第一支路与所述本振输出接口连接；
8.所述压控振荡器输入接口通过第二支路与所述测试输出接口连接；
9.所述压控振荡器输入接口通过第三支路与所述本振输出接口连接；
10.其中，所述第二支路导通，且所述第一支路、所述第三支路均断开的情况下，所述测试输出接口将所述压控振荡器输入接口接收到的振荡器信号作为测试信号进行输出；
11.所述第一支路均导通，且所述第二支路、所述第三支路均断开的情况下，所述本振输出接口将所述外灌输入接口接收到的单音信号作为本振信号进行输出；
12.所述第三支路导通，且所述第一支路、所述第二支路均断开的情况下，所述本振输出接口将所述振荡器信号作为所述本振信号进行输出。
13.可选地，所述第一支路包括：第一输入对管和第一输出对管；
14.所述第一输入对管与所述第一输出对管串联；
15.所述第一输入对管通过第一输入匹配网络接收所述单音信号，并通过所述第一输出对管、第一输出匹配网络输出所述本振信号。
16.可选地，所述第二支路包括：第二输入对管和第二输出对管；
17.所述第二输入对管与所述第二输出对管串联；
18.所述第二输入对管通过第二输入匹配网络接收所述振荡器信号，并通过所述第二输出对管、第二输出匹配网络输出所述测试信号。
19.可选地，所述第三支路包括：所述第二输入对管和所述第一输出对管；
20.所述第二输入对管与所述第一输出对管串联；
21.所述第二输入对管通过所述第二输入匹配网络接收所述振荡器信号，并通过所述第一输出对管、所述第一输出匹配网络输出所述本振信号。
22.可选地，所述单音信号为差分信号；所述本振信号为差分信号；
23.所述第一输入对管包括：mos管m1、mos管m2；所述第一输出对管包括mos管m7、mos管m8；
24.所述mos管m1的第一端和所述mos管m2的第一端均接地；
25.所述mos管m1的第二端通过所述第一输入匹配网络，接收所述单音信号中的一个差分信号，所述mos管m2的第二端通过所述第一输入匹配网络，接收所述单音信号中的另一个差分信号；
26.所述mos管m1的第三端与所述mos管m7的第一端连接；
27.所述mos管m2的第三端与所述mos管m8的第一端连接；
28.所述mos管m7的第二端和所述mos管m8的第二端均接收第二偏置电压；
29.所述mos管m7的第三端通过所述第一输出匹配网络，输出所述本振信号中的一个差分信号，所述mos管m8的第三端通过所述第一输出匹配网络，输出所述本振信号中的另一个差分信号。
30.可选地，所述测试信号为差分信号；所述振荡器信号为差分信号；
31.所述第二输入对管包括：mos管m3、mos管m4；所述第二输出对管包括：mos管m5、mos管m6；
32.所述mos管m3的第一端和所述mos管m4的第一端均接地；
33.所述mos管m3的第二端通过所述第二输入匹配网络，接收所述振荡器信号中的一个差分信号，所述mos管m4的第二端通过所述第二输入匹配网络，接收所述振荡器信号中的另一个差分信号；
34.所述mos管m3的第三端与所述mos管m5的第一端连接；
35.所述mos管m4的第三端与所述mos管m6的第一端连接；
36.所述mos管m5的第二端和所述mos管m6的第二端均接收第一偏置电压；
37.所述mos管m5的第三端通过所述第二输出匹配网络，输出所述测试信号中的一个差分信号，所述mos管m6的第三端通过所述第二输出匹配网络，输出所述测试信号中的另一个差分信号。
38.可选地，所述mos管m1的第三端与所述mos管m5的第一端连接；
39.所述mos管m2的第三端与所述mos管m6的第一端连接；
40.所述mos管m3的第三端与所述mos管m7的第一端连接；
41.所述mos管m4的第三端与所述mos管m8的第一端连接。
42.可选地，所述第一支路、所述第二支路以及所述第三支路均包括：电子控制开关；
43.所述电子控制开关受控于控制单元，以导通或者断开各自所在支路。
44.本发明实施例还提供了一种本振，所述本振包括：如上任一所述的测试和外灌一体化的接口电路。
45.本发明实施例还提供了一种电子设备，所述电子设备包括：如上任一所述的测试和外灌一体化的接口电路。
46.本发明提供的测试和外灌一体化的接口电路，包括：外灌输入接口，压控振荡器输入接口，测试输出接口、本振输出接口；外灌输入接口通过第一支路与本振输出接口连接；压控振荡器输入接口通过第二支路与测试输出接口连接；压控振荡器输入接口通过第三支路与本振输出接口连接。
47.其中，第二支路导通，且第一支路、第三支路均断开的情况下，测试输出接口将压控振荡器输入接口接收到的振荡器信号作为测试信号进行输出；第一支路均导通，且第二支路、第三支路均断开的情况下，本振输出接口将外灌输入接口接收到的单音信号作为本振信号进行输出；而第三支路导通，且第一支路、第二支路均断开的情况下，本振输出接口将振荡器信号作为本振信号进行输出。
48.通过上述结构，不但同时存在本振输出接口和独立的测试接口，同时还有外灌单音信号输入接口和压控振荡器vco的输入接口，可以独立测试压控振荡器vco、频率综合器pll的性能，同时避免了因上述模块失效而使得整个收发机trx无法测试验证的风险。并且，由于不需要存在两条独立的本振链路，所以减小了芯片的面积，降低了功耗，提高了系统集成度，整体上降低了射频毫米波电路的实现成本，具有较高的实用性。
附图说明
49.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
50.图1是本发明实施例一种测试和外灌一体化接口电路的结构图；
51.图2是本发明实施例中测试和外灌一体化接口电路的整体概念图；
52.图3是本发明实施例中测试和外灌一体化接口电路的一种具体电路结构图。
具体实施方式
53.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。
54.本发明所提测试和外灌一体化的接口电路，兼顾本振lo多功能输出并同时减小功耗和面积开销，可以独立测试压控振荡器vco、频率综合器pll的性能，同时避免了因上述模块失效而使得整个收发机trx无法测试验证的风险。
55.本发明所提测试和外灌一体化接口电路可以参照图1所示的结构图所示，其包括：外灌输入接口，压控振荡器输入接口，测试输出接口、本振输出接口；外灌输入接口通过第一支路与本振输出接口连接；压控振荡器输入接口通过第二支路与测试输出接口连接；压控振荡器输入接口通过第三支路与本振输出接口连接。
56.其中，第二支路导通，且第一支路、第三支路均断开的情况下，测试输出接口将压控振荡器输入接口接收到的振荡器信号作为测试信号进行输出；第一支路均导通，且第二支路、第三支路均断开的情况下，本振输出接口将外灌输入接口接收到的单音信号作为本振信号进行输出；第三支路导通，且第一支路、第二支路均断开的情况下，本振输出接口将振荡器信号作为本振信号进行输出。
57.为了更好的解释和说明本发明所提测试和外灌一体化接口电路的结构，参照图2，示出了本发明实施例测试和外灌一体化接口电路的整体概念图。
58.图2中为了更好的表示第一支路、第二支路、第三支路可以导通或者断开，示例性的以开关t1、t2、t3的形式，表示三条支路的通断。
59.不同开关的闭合和断开表明了三条支路不同的输出状态。由图2中可以知晓，通过t2、t3的支路实现本振信号输出(图2中本振输出)和测试输出。当t2闭合时，第二条支路导通，t1、t3均断开，对应了压控振荡器输入接口(图2中vco输入)接收到的振荡器信号，作为测试信号，由测试输出接口(图2中测试输出)进行输出；当t1闭合时，第一条支路导通，t1、t3均断开，对应了外灌输入接口(图2中外灌输入)接收到的单音信号，作为本振信号，由本振输出接口(图2中本振输出)进行输出；当t3闭合时，第三条支路导通，t1、t2均断开，对应了压控振荡器输入接口接收到的振荡器信号，作为本振信号，由本振输出接口进行输出。
60.通过上述描述结合图2所示结构可知，本发明所提接口电路，同时存在本振输出接口和独立的测试接口，同时还有外灌单音信号输入接口和压控振荡器vco的输入接口，可以独立测试压控振荡器vco、频率综合器pll的性能，同时避免了因上述模块失效而使得整个收发机trx无法测试验证的风险。而目前传统的结构上由于存在两条独立的本振链路，可以理解为相对于图2所示的结构，t1对应的支路上存在一个本振链路a的全部电路结构(即构成本振链路所需的所有元器件及其连接线)，将外灌输入和本振输出连接起来，同时，t2对应的支路上也存在一个与本振链路a结构完全相同的本振链路b的全部电路结构，将压控振荡器输入和本振输出连接起来。这是因为外灌单音信号和压控振荡器vco输出无法自由选择造成的。
61.而本发明所提接口电路，利用开关决定三条支路的通道，并不需要存在两条独立的本振链路，仅需将本振链路a或b中除选择输入信号的其它电路结构布置在本振输出接口后面即可，这无疑省去了一个本振链路的全部电路结构。所以从整体上减小了芯片的面积，降低了功耗，提高了系统集成度，整体上降低了射频毫米波电路的实现成本。
62.本发明所提测试和外灌一体化的接口电路中，三条支路各自的开关t1、t2以及t3可以有多种实现方式，例如：在一种可能的实施例中，可以由电子控制开关实现，三个电子控制开关均受控于控制单元(图2中未示出)，控制单元可以直接控制t1、t2以及t3的闭合或者断开，从而导通或者断开t1、t2以及t3各自所在的支路。
63.当然，也可以由三极管、场效应晶体管等元器件，结合单音信号和压控振荡器vco输出的振荡器信号，以及偏置电压信号来控制，实现三条支路的通道控制。
64.在一种可能的实施例中，以场效应晶体管为例，第一支路包括：第一输入对管和第一输出对管；第一输入对管与第一输出对管串联；第一输入对管通过第一输入匹配网络接收单音信号，并通过第一输出对管、第一输出匹配网络输出本振信号。第二支路包括：第二输入对管和第二输出对管；第二输入对管与第二输出对管串联；第二输入对管通过第二输
入匹配网络接收振荡器信号，并通过第二输出对管、第二输出匹配网络输出测试信号。第三支路包括：前述的第二输入对管和第一输出对管；第二输入对管与第一输出对管串联；第二输入对管通过第二输入匹配网络接收振荡器信号，并通过第一输出对管、第一输出匹配网络输出本振信号。
65.为了更好的解释和说明上述场效应晶体管形式的开关及其支路应用形式。参照图3，示出了本发明实施例中测试和外灌一体化接口电路的一种具体电路结构图。图3中示例性以nmos为例，示出了具体电路结构，本领域技术人员在图3所示的电路结构基础上，可以轻松的推理得到以pmos管、三极管等其它元器件代替nmos管的电路结构，因此不再赘述其它元器件对应的电路结构。
66.由于单音信号为差分信号；本振信号也为差分信号。因此结合图3可知：ip
外灌
、in
外灌
分别表示单音信号，op
lo
、on
lo
分别表示本振信号。第一输入对管包括：mos管m1、mos管m2；第一输出对管包括mos管m7、mos管m8。以下全文中每个mos管的第一端在具体应用中即为nmos管的源极，每个mos管的第二端在具体应用中即为nmos管的栅极，每个mos管的第三端在具体应用中即为nmos管的漏极。
67.其中，mos管m1的源极和mos管m2的源极均接地；mos管m1的栅极通过第一输入匹配网络(图3中匹配网络3)，接收单音信号中的一个差分信号ip
外灌
，mos管m2的栅极通过第一输入匹配网络，接收单音信号中的另一个差分信号in
外灌
。
68.同时，mos管m1的漏极与mos管m7的源极连接；mos管m2的漏极与mos管m8的源极第一端连接；mos管m7的栅极和mos管m8的栅极均接收第二偏置电压v2；mos管m7的漏极通过第一输出匹配网络(图3中匹配网络2)，输出本振信号中的一个差分信号on
lo
，mos管m8的漏极通过第一输出匹配网络，输出本振信号中的另一个差分信号op
lo
。
69.同样的，测试信号也为差分信号on
测试
、op
测试
；振荡器信号也为差分信号ip
vco
、in
vco
。而第二输入对管包括：mos管m3、mos管m4；第二输出对管包括：mos管m5、mos管m6。
70.其中，mos管m3的源极和mos管m4的源极均接地；mos管m3的栅极通过第二输入匹配网络(图3中匹配网络4)，接收振荡器信号中的一个差分信号ip
vco
，mos管m4的栅极第二端通过第二输入匹配网络，接收振荡器信号中的另一个差分信号in
vco
。
71.同时，mos管m3的漏极与mos管m5的源极第一端连接；mos管m4的漏极与mos管m6的源极连接；mos管m5的栅极第二端和mos管m6的栅极均接收第一偏置电压v1。mos管m5的漏极通过第二输出匹配网络(图3中匹配网络1)，输出测试信号中的一个差分信号on
测试
，mos管m6的漏极通过第二输出匹配网络，输出测试信号中的另一个差分信号op
测
试。
72.此外，mos管m1的漏极与mos管m5的源极连接；mos管m2的漏极与mos管m6的源极连接；mos管m3的漏极与mos管m7的源极连接；mos管m4的漏极与mos管m8的源极连接。
73.当mos管m1、m2、m7、m8提供正常偏置，且mos管m3、m4、m5、m6提供偏置为0时，相当于第一支路导通，第二支路、第三支路均断开的情况，第一输入对管mos管m1、m2通过匹配网络3接收单音信号ip
外灌
、in
外灌
，并通过第一输出对管mos管m7、m8、匹配网络2输出本振信号op
lo
、on
lo
。
74.当mos管m3、m4、m5、m6提供正常偏置，且mos管m1、m2、m7、m8提供偏置为0时，相当于第二支路导通，第一支路、第三支路均断开的情况，第二输入对管mos管m3、m4通过匹配网络4接收振荡器信号ip
vco
、in
vco
，并通过第二输出对管mos管m5、m6、匹配网络1输出测试信号op
测试
、
on
测试
。
75.当mos管m3、m4、m7、m8提供正常偏置，且mos管m1、m2、m5、m6提供偏置为0时，相当于第三支路导通，第二支路、第一支路均断开的情况，第二输入对管mos管m3、m4通过匹配网络4接收振荡器信号ip
vco
、in
vco
，并通过第一输出对管mos管m7、m8、匹配网络2输出本振信号op
lo
、on
lo
。
76.通过上述为8个nmos管的栅极提供不同的偏置状态，实现了第一支路、第二支路以及第三支路各自的导通、断开。在整体实现形式上，可以是pcb板级电路、分立元件电路、集成电路或是上述实施例的单端电路形式。
77.基于上述测试和外灌一体化的接口电路，本发明实施例还提供一种本振，所述本振包括：如上任一所述的测试和外灌一体化的接口电路。
78.基于上述测试和外灌一体化的接口电路，本发明实施例还提供一种电子设备，所述电子设备包括：如上任一所述的测试和外灌一体化的接口电路。
79.综上所述，本发明测试和外灌一体化的接口电路，包括：外灌输入接口，压控振荡器输入接口，测试输出接口、本振输出接口；外灌输入接口通过第一支路与本振输出接口连接；压控振荡器输入接口通过第二支路与测试输出接口连接；压控振荡器输入接口通过第三支路与本振输出接口连接。
80.其中，第二支路导通，且第一支路、第三支路均断开的情况下，测试输出接口将压控振荡器输入接口接收到的振荡器信号作为测试信号进行输出；第一支路均导通，且第二支路、第三支路均断开的情况下，本振输出接口将外灌输入接口接收到的单音信号作为本振信号进行输出；而第三支路导通，且第一支路、第二支路均断开的情况下，本振输出接口将振荡器信号作为本振信号进行输出。
81.通过上述结构，不但同时存在本振输出接口和独立的测试接口，同时还有外灌单音信号输入接口和压控振荡器vco的输入接口，可以独立测试压控振荡器vco、频率综合器pll的性能，同时避免了因上述模块失效而使得整个收发机trx无法测试验证的风险。并且，由于不需要存在两条独立的本振链路，所以减小了芯片的面积，降低了功耗，提高了系统集成度，整体上降低了射频毫米波电路的实现成本，具有较高的实用性。
82.尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
83.最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
84.上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多
形式，这些均属于本发明的保护之内。

技术特征：
1.一种测试和外灌一体化的接口电路，其特征在于，所述接口电路包括：外灌输入接口、压控振荡器输入接口、测试输出接口、本振输出接口；所述外灌输入接口通过第一支路与所述本振输出接口连接；所述压控振荡器输入接口通过第二支路与所述测试输出接口连接；所述压控振荡器输入接口通过第三支路与所述本振输出接口连接；其中，所述第二支路导通，且所述第一支路、所述第三支路均断开的情况下，所述测试输出接口将所述压控振荡器输入接口接收到的振荡器信号作为测试信号进行输出；所述第一支路均导通，且所述第二支路、所述第三支路均断开的情况下，所述本振输出接口将所述外灌输入接口接收到的单音信号作为本振信号进行输出；所述第三支路导通，且所述第一支路、所述第二支路均断开的情况下，所述本振输出接口将所述振荡器信号作为所述本振信号进行输出。2.根据权利要求1所述的接口电路，其特征在于，所述第一支路包括：第一输入对管和第一输出对管；所述第一输入对管与所述第一输出对管串联；所述第一输入对管通过第一输入匹配网络接收所述单音信号，并通过所述第一输出对管、第一输出匹配网络输出所述本振信号。3.根据权利要求2所述的接口电路，其特征在于，所述第二支路包括：第二输入对管和第二输出对管；所述第二输入对管与所述第二输出对管串联；所述第二输入对管通过第二输入匹配网络接收所述振荡器信号，并通过所述第二输出对管、第二输出匹配网络输出所述测试信号。4.根据权利要求3所述的接口电路，其特征在于，所述第三支路包括：所述第二输入对管和所述第一输出对管；所述第二输入对管与所述第一输出对管串联；所述第二输入对管通过所述第二输入匹配网络接收所述振荡器信号，并通过所述第一输出对管、所述第一输出匹配网络输出所述本振信号。5.根据权利要求4所述的接口电路，其特征在于，所述单音信号为差分信号；所述本振信号为差分信号；所述第一输入对管包括：mos管m1、mos管m2；所述第一输出对管包括mos管m7、mos管m8；所述mos管m1的第一端和所述mos管m2的第一端均接地；所述mos管m1的第二端通过所述第一输入匹配网络，接收所述单音信号中的一个差分信号，所述mos管m2的第二端通过所述第一输入匹配网络，接收所述单音信号中的另一个差分信号；所述mos管m1的第三端与所述mos管m7的第一端连接；所述mos管m2的第三端与所述mos管m8的第一端连接；所述mos管m7的第二端和所述mos管m8的第二端均接收第二偏置电压；所述mos管m7的第三端通过所述第一输出匹配网络，输出所述本振信号中的一个差分信号，所述mos管m8的第三端通过所述第一输出匹配网络，输出所述本振信号中的另一个差分信号。
6.根据权利要求5所述的接口电路，其特征在于，所述测试信号为差分信号；所述振荡器信号为差分信号；所述第二输入对管包括：mos管m3、mos管m4；所述第二输出对管包括：mos管m5、mos管m6；所述mos管m3的第一端和所述mos管m4的第一端均接地；所述mos管m3的第二端通过所述第二输入匹配网络，接收所述振荡器信号中的一个差分信号，所述mos管m4的第二端通过所述第二输入匹配网络，接收所述振荡器信号中的另一个差分信号；所述mos管m3的第三端与所述mos管m5的第一端连接；所述mos管m4的第三端与所述mos管m6的第一端连接；所述mos管m5的第二端和所述mos管m6的第二端均接收第一偏置电压；所述mos管m5的第三端通过所述第二输出匹配网络，输出所述测试信号中的一个差分信号，所述mos管m6的第三端通过所述第二输出匹配网络，输出所述测试信号中的另一个差分信号。7.根据权利要求6所述的接口电路，其特征在于，所述mos管m1的第三端与所述mos管m5的第一端连接；所述mos管m2的第三端与所述mos管m6的第一端连接；所述mos管m3的第三端与所述mos管m7的第一端连接；所述mos管m4的第三端与所述mos管m8的第一端连接。8.根据权利要求1所述的接口电路，其特征在于，所述第一支路、所述第二支路以及所述第三支路均包括：电子控制开关；所述电子控制开关受控于控制单元，以导通或者断开各自所在支路。9.一种本振，其特征在于，所述本振包括：如权利要求1-8任一所述的测试和外灌一体化的接口电路。10.一种电子设备，其特征在于，所述电子设备包括：如权利要求1-8任一所述的测试和外灌一体化的接口电路。

技术总结
本发明提供一种测试和外灌一体化的接口电路、本振以及电子设备，涉及集成电路技术领域，包括：外灌输入接口、压控振荡器输入接口、测试输出接口、本振输出接口；外灌输入接口通过第一支路与本振输出接口连接；压控振荡器输入接口通过第二支路与测试输出接口连接；压控振荡器输入接口通过第三支路与本振输出接口连接。本发明同时存在本振输出接口和独立的测试接口，同时还有外灌单音信号输入接口和压控振荡器VCO的输入接口，可以独立测试压控振荡器VCO、频率综合器PLL的性能，同时避免了因上述模块失效而使得整个收发机TRX无法测试验证的风险。并且减小了芯片的面积，降低了功耗，提高了系统集成度，整体上降低了射频毫米波电路的实现成本。的实现成本。的实现成本。


技术研发人员：邓伟 吴奇修 贾海昆 池保勇
受保护的技术使用者：清华大学
技术研发日：2023.04.25
技术公布日：2023/9/5