SOT-MRAM存储单元及其制备方法与流程

sot-mram存储单元及其制备方法
技术领域
1.本发明涉及磁性存储器技术领域，尤其涉及一种sot-mram存储单元及其制备方法。


背景技术：

2.自旋轨道矩磁性随机存储器(sot-mram)是利用sot电极层在通电时产生的自旋轨道力矩驱动磁性隧道结自由层实现翻转，目前的主要问题之一是写入电流、功耗较高，主要原因是自旋轨道力矩(sot)效率较低。sot效率较低，一方面是由于材料本征sot效率(自旋霍尔角)较低，另一方面是sot电极层在制备过程中受到损伤，导致本征sot效率降低。
3.其中，sot电极层损伤主要出现在刻蚀过程中，由于在晶圆不同位置刻蚀速率有一定差别，刻蚀完自由层后，难以控制使刻蚀终点刚好停止在sot电极层表面，导致“过刻蚀”效应，对sot电极层造成损伤甚至导致开路。因此，需要尽量避免sot电极层在制备时出现损伤。


技术实现要素：

4.为解决上述问题，本发明提供了一种sot-mram存储单元及其制备方法，能够对sot电极层进行有效保护，避免sot电极层在刻蚀过程出现损伤。
5.一方面，本发明提供一种sot-mram存储单元，包括：
6.sot电极层，用于产生自旋轨道矩效应；
7.插入层，覆盖于所述sot电极层表面；
8.磁性隧道结，位于所述插入层上；
9.其中所述插入层用于在形成所述磁性隧道结的刻蚀过程中，保护所述sot电极层不受损伤。
10.可选地，所述插入层包含以下材料中的至少一种：ag、au、pt、pd、rh、cu、pb、mo。
11.可选地，所述插入层厚度介于0.2～1nm。
12.可选地，还包括：
13.覆盖层，覆盖于所述磁性隧道结表面；
14.绝缘介质，填充于所述磁性隧道结和所述覆盖层四周。
15.可选地，还包括：
16.覆盖层，覆盖于所述磁性隧道结表面；
17.保护层，环绕于所述磁性隧道结的势垒层、参考层以及所述覆盖层侧壁；
18.绝缘介质，填充于所述磁性隧道结的自由层和所述保护层四周。
19.另一方面，本发明提供一种sot-mram存储单元的制备方法，包括：
20.依次沉积sot电极层、插入层、磁性隧道结的自由层、势垒层和参考层各层薄膜以及覆盖层；
21.形成掩膜，使用离子束刻蚀工艺向下刻蚀所述覆盖层、参考层和势垒层；
22.使用反应离子刻蚀工艺向下刻蚀所述自由层；
23.其中所述插入层与所述自由层的反应离子刻蚀选择比低于1:5。
24.可选地，所述插入层包含以下材料中的至少一种：ag、au、pt、pd、rh、cu、pb、mo。
25.可选地，所述插入层厚度介于0.2～1nm。
26.可选地，使用反应离子刻蚀工艺向下刻蚀所述自由层之前，还包括：
27.形成覆盖于所述覆盖层、参考层和势垒层侧壁的保护层；
28.形成所述保护层之后，使用反应离子刻蚀工艺向下刻蚀所述自由层。
29.可选地，所述方法还包括：
30.形成绝缘介质，填充于所述磁性隧道结和所述覆盖层四周，或者，填充于所述磁性隧道结的自由层和所述保护层四周。
31.本发明实施例提供的一种sot-mram存储单元及其制备方法，结合离子束刻蚀ibe和反应离子刻蚀rie两种刻蚀工艺，覆盖层、参考层和势垒层采用ibe刻蚀方法；自由层采用rie刻蚀方法，由于插入层与自由层的rie刻蚀选择比差距较大，rie刻蚀终点可以停止在插入层表面，或停止在插入层内部，这样可以避免刻蚀自由层对sot电极层造成损伤。另外，插入层厚度较薄，又不影响sot效率。且sot电极层与自由层非直接接触，可以扩展sot电极材料与自由层材料的选择范围，避免自由层与sot电极材料不匹配带来的性能退化、工艺困难。
附图说明
32.图1为本发明一实施例sot-mram存储单元的结构示意图；
33.图2为本发明另一实施例sot-mram存储单元的结构示意图；
34.图3至图8为本发明一实施例sot-mram存储单元制备方法各工艺步骤器件结构截面示意图；
35.图9至图16为本发明另一实施例sot-mram存储单元制备方法各工艺步骤器件结构截面示意图。
具体实施方式
36.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
37.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
38.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向
中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
39.下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
40.本发明实施例提供一种sot-mram存储单元，如图1所示，该sot-mram存储单元包括：sot电极层101，插入层102，至少包括自由层103、势垒层104、参考层105的磁性隧道结，其中，
41.sot电极层101用于产生自旋轨道矩效应，插入层102覆盖于sot电极层101表面，磁性隧道结位于插入层102上方，本实施例中插入层102用于在形成磁性隧道结的刻蚀过程中，保护sot电极层101不受损伤。
42.作为一种实施方式，插入层102包含以下材料中的至少一种：ag、au、pt、pd、rh、cu、pb、mo。本实施例中，插入层102有一个基本要求就是：对于特定的rie刻蚀气体，保证插入层102和自由层103有较大的rie刻蚀选择比，刻蚀选择比低于1:5，这样使用rie方法刻蚀自由层的过程中，插入层可以保护sot电极层不受损伤。例如自由层选用cofe、copt、fept等，插入层使用au，刻蚀气体选用氯基(cl2、bcl3、sicl4)、氟基(sf6)及氧气的组合，可以刻蚀由cofe、copt、fept等组成的自由层，但是与au基本不发生反应。
43.另外，在上述可选择的金属中，插入层102材料选择ag、au等自旋扩散长度较大的材料，可以降低对sot作用的传输衰减。插入层102材料选择pt、pb等可以充当自由层种子层的材料，能够提高磁性隧道结自由层磁垂直各向异性。
44.插入层102厚度介于0.2～1nm，较厚可能引起sot效率下降，较薄则不能有效保护sot电极层。插入层材料厚度适宜，对sot作用扩散影响较小，避免sot效率降低，同时又能有效保护sot电极层。
45.进一步地，参考图1，磁性隧道结的上表面具有覆盖层106，防止参考层105氧化。绝缘介质107填充于磁性隧道结和覆盖层四周，绝缘介质材料为氮化硅、氧化硅、氮氧化硅等，用于填充、保护。
46.本发明实施例提供的一种sot-mram存储单元，在sot电极层上方设置插入层，该插入层和自由层相比，具有较大的刻蚀选择比，使得刻蚀自由层不会损伤到sot电极层，有利于提高sot-mram存储单元的sot效率。
47.作为另一实施方式，如图2所示，本实施例提供的sot-mram存储单元，包括：sot电极层201，插入层202，至少包括自由层203、势垒层204、参考层205的磁性隧道结，另外，还包括以下结构：
48.覆盖层206，覆盖于磁性隧道结表面；
49.保护层207，环绕于磁性隧道结的势垒层204、参考层205以及覆盖层206侧壁；
50.绝缘介质208，填充于磁性隧道结的自由层203和保护层207四周。
51.相比于图1，增加保护层207，其材料为氮化硅、氧化硅、氮氧化硅等，用于保护磁性隧道结参考层、势垒层侧壁，防止刻蚀损伤。
52.另一方面，本发明实施例还提供一种sot-mram存储单元的制备方法，如图3至图8所示，所述方法包括以下步骤：
53.首先，如图3所示，自下而上依次沉积sot电极层101、插入层102、磁性隧道结的自
由层103、势垒层104、参考层105以及覆盖于参考层105的覆盖层106，插入层102包含以下材料中的至少一种：ag、au、pt、pd、rh、cu、pb、mo。
54.自由层材料为co、fe、ni、cofe、cofeb等，针对特定rie刻蚀气体，可以满足：插入层材料与自由层材料的rie刻蚀选择比较大，选择刻蚀自由层速率较高的反应气体和环境，对插入层刻蚀速率较低。
55.插入层102厚度可以取0.2～1nm，较厚可能引起sot效率下降，较薄则不能有效保护sot电极层。
56.然后，如图4所示，利用光刻、刻蚀方法制备掩膜。
57.接着，如图5所示，使用离子束刻蚀(ion beam etching，ibe)工艺向下刻蚀覆盖层106、参考层105和势垒层104，刻蚀过程中可以旋转以保证刻蚀均匀性，刻蚀停止在自由层103上表面。
58.然后，如图6所示，使用反应离子刻蚀(reactive ion etching，rie)工艺向下继续刻蚀，去除多余的自由层103。由于插入层102和自由层103有较大的rie刻蚀选择比，因此刻蚀会停止在插入层102上表面。当然，也可以适度地过刻蚀，刻蚀终点停止在插入层102内部，总之，sot电极层101不会受到损伤。
59.接着，参考图7和图8，在刻蚀后的结构上沉积一层绝缘介质107，用于保护结构、填充缝隙。利用cmp去除多余的绝缘介质和掩膜，抛光停止在覆盖层。
60.可以看出，通过上述制备工艺，最终得到的器件结构正是图1示出的sot-mram存储单元的器件结构。
61.本发明实施例提供的sot-mram存储单元的制备方法，结合离子束刻蚀ibe和反应离子刻蚀rie两种刻蚀工艺，覆盖层、参考层和势垒层采用ibe刻蚀方法；自由层采用rie刻蚀方法，由于插入层与自由层的rie刻蚀选择比较大，rie刻蚀终点可以停止在插入层表面，或停止在插入层内部，这样可以避免刻蚀自由层对sot电极层造成损伤。另外，插入层厚度较薄，又不影响sot效率。且sot电极层与自由层非直接接触，可以扩展sot电极材料与自由层材料的选择范围，避免自由层与sot电极材料不匹配带来的性能退化、工艺困难。
62.作为另一实施方式，本发明实施例还提供一种sot-mram存储单元的制备方法，如图9至图16所示，所述方法包括以下步骤：
63.参考图9至图11，与前述实施例类似，依次沉积sot电极层201、插入层202、磁性隧道结的自由层203、势垒层204和参考层205各层薄膜以及覆盖层206，然后，形成掩膜，使用离子束刻蚀(ibe)工艺向下刻蚀覆盖层206、参考层205和势垒层204，停止在自由层203表面。
64.然后，如图12所示，先沉积保护层207，保护层207材料可以为氧化硅、氮化硅、氮氧化硅等，厚度为5～20nm，用于保护覆盖层206、参考层205和势垒层204侧壁不受下一步刻蚀的影响。
65.接着，如图13所示，使用ibe刻蚀方法向下刻蚀，去除自由层203表面的保护层207，停止在自由层203上表面，仅保留覆盖层、参考层和势垒层侧壁的保护层。
66.然后，如图14所示，使用rie刻蚀方法向下继续刻蚀，去除多余的自由层203，由于插入层202和自由层203有较大的rie刻蚀比差距，因此刻蚀会停止在插入层202上表面，同样地，也可以适当地过刻蚀，停止在插入层202内部。
67.接着，参考图15和图16，,在刻蚀后的结构上沉积一层绝缘介质208，用于保护结构、填充缝隙；利用cmp去除多余的绝缘介质、保护层、掩膜，抛光停止在覆盖层上。
68.可以看出，通过上述制备工艺，最终得到的器件结构正是图2示出的sot-mram存储单元的器件结构。
69.本发明实施例提供的sot-mram存储单元的制备方法，在ibe刻蚀覆盖层、参考层和势垒层之后，先沉积一层保护层，保护层材料为氮化硅、氧化硅、氮氧化硅等，在后续rie刻蚀自由层过程中，保护层刻蚀速率较低，用于保护参考层、势垒层侧壁，防止被后续rie刻蚀损伤。
70.可以理解的是，得到上述实施例的器件结构之后，在覆盖层上方可以继续执行后续的制备工艺，例如制备顶电极等，不在本技术讨论范围。
71.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
72.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

技术特征：
1.一种sot-mram存储单元，其特征在于，包括：sot电极层，用于产生自旋轨道矩效应；插入层，覆盖于所述sot电极层表面；磁性隧道结，位于所述插入层上；其中所述插入层用于在形成所述磁性隧道结的刻蚀过程中，保护所述sot电极层不受损伤。2.根据权利要求1所述的sot-mram存储单元，其特征在于，所述插入层包含以下材料中的至少一种：ag、au、pt、pd、rh、cu、pb、mo。3.根据权利要求1所述的sot-mram存储单元，其特征在于，所述插入层厚度介于0.2～1nm。4.根据权利要求1所述的sot-mram存储单元，其特征在于，还包括：覆盖层，覆盖于所述磁性隧道结表面；绝缘介质，填充于所述磁性隧道结和所述覆盖层四周。5.根据权利要求1所述的sot-mram存储单元，其特征在于，还包括：覆盖层，覆盖于所述磁性隧道结表面；保护层，环绕于所述磁性隧道结的势垒层、参考层以及所述覆盖层侧壁；绝缘介质，填充于所述磁性隧道结的自由层和所述保护层四周。6.一种sot-mram存储单元的制备方法，其特征在于，所述方法包括：依次沉积sot电极层、插入层、磁性隧道结的自由层、势垒层和参考层各层薄膜以及覆盖层；形成掩膜，使用离子束刻蚀工艺向下刻蚀所述覆盖层、参考层和势垒层；使用反应离子刻蚀工艺向下刻蚀所述自由层；其中所述插入层与所述自由层的反应离子刻蚀选择比低于1:5。7.根据权利要求6所述的方法，其特征在于，所述插入层包含以下材料中的至少一种：ag、au、pt、pd、rh、cu、pb、mo。8.根据权利要求6所述的方法，其特征在于，所述插入层厚度介于0.2～1nm。9.根据权利要求6所述的方法，其特征在于，使用反应离子刻蚀工艺向下刻蚀所述自由层之前，所述方法还包括：形成覆盖于所述覆盖层、参考层和势垒层侧壁的保护层；形成所述保护层之后，使用反应离子刻蚀工艺向下刻蚀所述自由层。10.根据权利要求6或9所述的方法，其特征在于，所述方法还包括：形成绝缘介质，填充于所述磁性隧道结和所述覆盖层四周，或者，填充于所述磁性隧道结的自由层和所述保护层四周。

技术总结
本发明提供一种SOT-MRAM存储单元及其制备方法，SOT-MRAM存储单元包括：SOT电极层，用于产生自旋轨道矩效应；插入层，覆盖于SOT电极层表面；磁性隧道结，位于插入层上；其中插入层用于在形成磁性隧道结的刻蚀过程中，保护SOT电极层不受损伤。电极层不受损伤。电极层不受损伤。


技术研发人员：迟克群 孟皓 刘波 石以诺 张文彪 李州 冯向 张龙龙
受保护的技术使用者：中电海康集团有限公司
技术研发日：2022.02.23
技术公布日：2023/9/7