一种控制器芯片的身份信息管理方法与流程

1.本发明涉及数据识别技术领域，具体涉及一种控制器芯片的身份信息管理方法。


背景技术：

2.机器人控制器作为工业机器人最为核心的零部件之一，对机器人的性能起着决定性的影响，在一定程度上影响着机器人的发展。机器人控制器是根据指令以及传感信息控制机器人完成一定的动作或作业任务的装置，它是机器人的心脏，决定了机器人性能的优劣。芯片是控制机器人系统的组成部分，就工业机器人来说，需要搭载包括fpga、mcu、dsp、igbt等芯片。
3.fpga芯片在机器人领域应用时具有高速、并行、运算及引脚资源丰富、功能灵活、硬件直接实现算法、操作数存取机制简单高效、开发调试手段直探硬件底层等优点。在伺服驱动器中应用fpga是业界的常规做法，fpga在执行图像处理算法方面比cpu更强，是最优方案；在执行人工智能算法时，fpga是与gpu并列的主流方案，而且在功耗方面具备一定的优势。与 asic 开发相比，除了缩短开发和验证周期之外，使用 fpga 还意味着在出现问题时可以快速更改逻辑，或者在必要时可以对功能需求进行修改或增强。
4.尽管在执行效率、功耗、可编程性等方面具有以上优势，但fpga芯片也存在着成本高、设计复杂、安全性差等缺陷。尤其是作为机器人控制芯片大范围应用时，由于fpga芯片是可编程的，因此可能会存在安全风险，例如未经授权的人员可能会在fpga芯片中插入恶意代码。为了充分保护它免受攻击，fpga厂商推出了比特流加密技术来进行认证和保密。过去也提出过多种针对比特流加密的技术，如旁路分析和探测，然而，新的攻击方式在配置过程中操纵经过加密的比特流，将解密后的内容重定向到wbstar配置寄存器，该寄存器的内容可在重置后读出，从而绕过加密体系实现攻击。在这种情况下，提升芯片对身份信息的管理等级，也是降低安全风险的一种途径。


技术实现要素：

5.本发明旨在针对现有技术的技术缺陷，提供一种控制器芯片的身份信息管理方法，以解决常规管理方法在安全性上有待改善的技术问题。
6.为实现以上技术目的，本发明采用以下技术方案：一种控制器芯片的身份信息管理方法，包括：一级芯片响应上位机指令从db中读取所述控制器芯片的时钟源特征，将所述时钟源特征编码为比特流并加密形成下行密文数据，再将所述下行密文数据传输至二级芯片，二级芯片将接收到的下行密文数据解码后加载至密钥生成电路，二级芯片将来自密钥生成电路的响应值加密形成上行密文数据，返回至一级芯片，一级芯片将接收到的上行密文数据解码后与预设的标准数据比对，得到身份核验结果。
7.作为优选，所述密钥生成电路利用集成电路制造过程中的工艺参数偏差，在相同的电路结构下产生多个不同的密钥数据，实现具有芯片身份标识的硬件函数功能。
8.作为优选，所述密钥生成电路选自sram puf电路、ringoscillator puf电路或基于互联电容的puf电路。
9.作为优选，所述sram puf 利用 sram 存储单元的固有随机性，通过对 sram 的读写操作来产生不可复制的密钥；ring oscillator puf 利用环形振荡器电路的随机频率特性，通过对环形振荡器的启动和停止来产生不可复制的密钥；基于互联电容的 puf利用电容的微小差异来产生唯一的密钥。
10.作为优选，一级芯片设有位流加密模块和片上位流解密模块，对于接收到的上行密文数据由片上的专用ram存储，存放位置选自bbram或efuse。
11.作为优选，上行密文数据仅通过jtag端口传输，片上位流解密模块采用aes解密逻辑，不用于对上行密文数据进行解密的其他用途。
12.作为优选，一级芯片对比特流的加密模式选自aes-cbc块加密或aes-gcm流加密；其中所述aes-gcm流加密带有gmac信息校验模块。
13.作为优选，一级芯片在接收到上行密文数据的同时，执行以下步骤：分别生成未加密的位流、使用独立密钥的加密位流、使用全1的加密位流、使用全0的加密位流，检查生成的各位流以验证是否进行了加密作为优选，还包括：在尚未进行编程的fpga上检查硬件、测试fpga解码器、测试上行密文数据的安全性。
14.作为优选，所述检查硬件包括：使用设备编程器连接到fpga，并通过jtag下载未加密的数据，验证设计是否按预期运行；所述测试fpga解码器包括：下载使用全零密钥加密的比特流文件，加载至efuse；所述测试上行密文数据的安全性包括：下载使用独立密钥加密的比特流文件，与预期配置比对。
15.本发明公开了一种控制器芯片的身份信息管理方法。该技术方案以时钟源特征作为激励源，通过密钥生成电路的响应值作为唯一身份标识，与预设的标准数据比对，从而得到身份核验结果。在数据流层面，本发明采用双芯片分别与上位机和密钥生成电路独立关联，两芯片之间以密文数据交换信息；其中时钟源特征经比特流编码和位流加密形成下行密文数据，密钥生成电路的响应值可采用aes-cbc块加密或aes-gcm流加密形成上行密文数据；对于接收到的上行密文数据，由片上的专用ram中，存放位置选自bbram或efuse，保证了数据的安全性。密钥生成电路可根据读写操作的唯一性、环形振荡器电路的随机频率特性或电容的微小差异产生唯一的密钥，确保身份核验的准确性和唯一性。
具体实施方式
16.以下将对本发明的具体实施方式进行详细描述。为了避免过多不必要的细节，在以下实施例中对属于公知的结构或功能将不进行详细描述。以下实施例中所使用的近似性语言可用于定量表述，表明在不改变基本功能的情况下可允许数量有一定的变动。除有定义外，以下实施例中所用的技术和科学术语具有与本发明所属领域技术人员普遍理解的相同含义。
实施例1
17.一种控制器芯片的身份信息管理方法，包括：一级芯片响应上位机指令从db中读
取所述控制器芯片的时钟源特征，将所述时钟源特征编码为比特流并加密形成下行密文数据，再将所述下行密文数据传输至二级芯片，二级芯片将接收到的下行密文数据解码后加载至密钥生成电路，二级芯片将来自密钥生成电路的响应值加密形成上行密文数据，返回至一级芯片，一级芯片将接收到的上行密文数据解码后与预设的标准数据比对，得到身份核验结果。所述密钥生成电路选自sram puf电路、ringoscillator puf电路或基于互联电容的puf电路。所述sram puf 利用 sram 存储单元的固有随机性，通过对 sram 的读写操作来产生不可复制的密钥；ring oscillator puf 利用环形振荡器电路的随机频率特性，通过对环形振荡器的启动和停止来产生不可复制的密钥；基于互联电容的 puf利用电容的微小差异来产生唯一的密钥。
实施例2
18.一种控制器芯片的身份信息管理方法，包括：一级芯片响应上位机指令从db中读取所述控制器芯片的时钟源特征，将所述时钟源特征编码为比特流并加密形成下行密文数据，再将所述下行密文数据传输至二级芯片，二级芯片将接收到的下行密文数据解码后加载至密钥生成电路，二级芯片将来自密钥生成电路的响应值加密形成上行密文数据，返回至一级芯片，一级芯片将接收到的上行密文数据解码后与预设的标准数据比对，得到身份核验结果。
19.其中，所述密钥生成电路利用集成电路制造过程中的工艺参数偏差，在相同的电路结构下产生多个不同的密钥数据，实现具有芯片身份标识的硬件函数功能。
20.所述密钥生成电路选自sram puf电路、ringoscillator puf电路或基于互联电容的puf电路。
21.所述sram puf 利用 sram 存储单元的固有随机性，通过对 sram 的读写操作来产生不可复制的密钥；ring oscillator puf 利用环形振荡器电路的随机频率特性，通过对环形振荡器的启动和停止来产生不可复制的密钥；基于互联电容的 puf利用电容的微小差异来产生唯一的密钥。
22.一级芯片设有位流加密模块和片上位流解密模块，对于接收到的上行密文数据由片上的专用ram存储，存放位置选自bbram或efuse。
23.上行密文数据仅通过jtag端口传输，片上位流解密模块采用aes解密逻辑，不用于对上行密文数据进行解密的其他用途。
24.一级芯片对比特流的加密模式选自aes-cbc块加密或aes-gcm流加密；其中所述aes-gcm流加密带有gmac信息校验模块。
25.一级芯片在接收到上行密文数据的同时，执行以下步骤：分别生成未加密的位流、使用独立密钥的加密位流、使用全1的加密位流、使用全0的加密位流，检查生成的各位流以验证是否进行了加密还包括：在尚未进行编程的fpga上检查硬件、测试fpga解码器、测试上行密文数据的安全性。
26.所述检查硬件包括：使用设备编程器连接到fpga，并通过jtag下载未加密的数据，验证设计是否按预期运行；所述测试fpga解码器包括：下载使用全零密钥加密的比特流文件，加载至efuse；所述测试上行密文数据的安全性包括：下载使用独立密钥加密的比特流
文件，与预期配置比对。
27.以上对本发明的实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，并不用以限制本发明。凡在本发明的申请范围内所做的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种控制器芯片的身份信息管理方法，其特征在于，包括：一级芯片响应上位机指令从db中读取所述控制器芯片的时钟源特征，将所述时钟源特征编码为比特流并加密形成下行密文数据，再将所述下行密文数据传输至二级芯片，二级芯片将接收到的下行密文数据解码后加载至密钥生成电路，二级芯片将来自密钥生成电路的响应值加密形成上行密文数据，返回至一级芯片，一级芯片将接收到的上行密文数据解码后与预设的标准数据比对，得到身份核验结果。2.根据权利要求1所述的一种控制器芯片的身份信息管理方法，其特征在于，所述密钥生成电路利用集成电路制造过程中的工艺参数偏差，在相同的电路结构下产生多个不同的密钥数据，实现具有芯片身份标识的硬件函数功能。3.根据权利要求1所述的一种控制器芯片的身份信息管理方法，其特征在于，所述密钥生成电路选自sram puf电路、ringoscillator puf电路或基于互联电容的puf电路。4.根据权利要求3所述的一种控制器芯片的身份信息管理方法，其特征在于，所述sram puf 利用 sram 存储单元的固有随机性，通过对 sram 的读写操作来产生不可复制的密钥；ring oscillator puf 利用环形振荡器电路的随机频率特性，通过对环形振荡器的启动和停止来产生不可复制的密钥；基于互联电容的 puf利用电容的微小差异来产生唯一的密钥。5.根据权利要求1所述的一种控制器芯片的身份信息管理方法，其特征在于，一级芯片设有位流加密模块和片上位流解密模块，对于接收到的上行密文数据由片上的专用ram存储，存放位置选自bbram或efuse。6.根据权利要求1所述的一种控制器芯片的身份信息管理方法，其特征在于，上行密文数据仅通过jtag端口传输，片上位流解密模块采用aes解密逻辑，不用于对上行密文数据进行解密的其他用途。7.根据权利要求1所述的一种控制器芯片的身份信息管理方法，其特征在于，一级芯片对比特流的加密模式选自aes-cbc块加密或aes-gcm流加密；其中所述aes-gcm流加密带有gmac信息校验模块。8.根据权利要求1所述的一种控制器芯片的身份信息管理方法，其特征在于，一级芯片在接收到上行密文数据的同时，执行以下步骤：分别生成未加密的位流、使用独立密钥的加密位流、使用全1的加密位流、使用全0的加密位流，检查生成的各位流以验证是否进行了加密。9.根据权利要求1所述的一种控制器芯片的身份信息管理方法，其特征在于，还包括：在尚未进行编程的fpga上检查硬件、测试fpga解码器、测试上行密文数据的安全性。10.根据权利要求9所述的一种控制器芯片的身份信息管理方法，其特征在于，所述检查硬件包括：使用设备编程器连接到fpga，并通过jtag下载未加密的数据，验证设计是否按预期运行；所述测试fpga解码器包括：下载使用全零密钥加密的比特流文件，加载至efuse；所述测试上行密文数据的安全性包括：下载使用独立密钥加密的比特流文件，与预期配置比对。

技术总结
本发明公开了一种控制器芯片的身份信息管理方法，属于数据识别技术领域。本发明以时钟源特征作为激励源，通过密钥生成电路的响应值作为唯一身份标识，与预设的标准数据比对，得到身份核验结果。在数据流层面，采用双芯片分别与上位机和密钥生成电路独立关联，两芯片之间以密文数据交换信息；其中时钟源特征经比特流编码和位流加密形成下行密文数据，密钥生成电路的响应值可采用AES-CBC块加密或AES-GCM流加密形成上行密文数据；对于接收到的上行密文数据，由片上的专用RAM存储，存放位置选自BBRAM或eFUSE，保证了数据的安全性。密钥生成电路可根据读写操作的唯一性、环形振荡器电路的随机频率特性或电容的微小差异产生唯一的密钥，确保身份核验的准确性和唯一性。确保身份核验的准确性和唯一性。


技术研发人员：田胜利 张成 苏立堂 顾炜炜 田家庚 王贵祥 韩欣 齐振鲁 藏凯 李兆才 赵美 吴琳琳 姚山旭 王栋 周恒 米均益 孙建树
受保护的技术使用者：山东天河科技股份有限公司
技术研发日：2023.08.04
技术公布日：2023/9/7