版图、版图布局的优化方法以及工艺稳定性的提高方法与流程

1.本发明涉及半导体集成电路制造技术领域，特别涉及一种版图、版图布局的优化方法以及工艺稳定性的提高方法。


背景技术：

2.通常，图形密度引起的负载效应(loadingeffect)认为对光刻工艺是没有影响的，但当图形的关键尺寸cd越来越小，其对应的光刻工艺系数就会越来越小，此时，图形密度引起的cd变化将越来越大。并且，图形密度引起的负载效应不仅对光刻工艺由影响，其对化学技术研磨工艺cmp、半导体制程中的成膜工艺等其他工艺均会造成一定的影响。
3.目前，针对图形密度对上述工艺稳定性的影响，常用的平衡版图图形密度的方法是，在设计电路所对应的版图中人工手动或软件自动插入冗余图形来提高版图图形密度的均匀性。然而，由于版图中的功能模块分布的不均匀性，常常导致即使插入了冗余图形，依然存在版图内不同区域图形密度会有很大差异的问题。


技术实现要素：

4.本发明的目的在于提供一种版图、版图布局的优化方法以及工艺稳定性的提高方法，以通过将芯片设计电路的版图的至少部分功能模块所对应的图形进行位置移动，可在保证芯片设计电路的功能不变的基础上实现调整版图上多个区域的图形密度，进而达到版图上不同区域的图形密度均趋于一致和提高基于该不同区域图形密度趋于一致的版图所执行的半导体工艺的工艺稳定性的目的。
5.第一方面，为解决上述技术问题，本发明提供版图布局的优化方法，具体可以包括如下步骤：
6.将一芯片设计电路的版图划分为多个区域，并确定每个所述区域的初始图形密度，其中，所述芯片设计电路包括多个功能模块；
7.判断每一所述区域的初始图形密度是否满足预先确定的工艺设计要求；
8.若不满足，则将至少一所述区域中所布设的至少一所述功能模块所对应的图形进行位置移动，以得到调整功能模块所对应的图形所处区域后的最终版图，而所述最终版图上的各个所述区域的调整后的图形密度均满足所述工艺设计要求。
9.进一步的，所述工艺设计要求具体可以为半导体工艺满足稳定性设计要求时所对应的图形密度阈值，所述半导体工艺具体可以包括光刻工艺、化学机械研磨工艺以及成膜工艺中的至少一种，所述成膜工艺具体可以包括化学气相沉积、物理气相沉积以及热氧化工艺中的至少一种。
10.进一步的，在将所述版图进行区域划分之前，预先确定的所述图形密度阈值的步骤，具体可以包括：
11.提供一测试版图，并将所述测试版图划分为多个具有不同图形密度的测试区域，其中每个所述测试区域上均至少布设有一组相同的测试图形；
12.基于所述测试版图，对测试硅片执行所述半导体工艺，并收集具有不同图形密度的多个所述测试区域在所述测试硅片上的硅片数据，其中所述硅片数据包括每个所述测试区域对应在所述测试硅片上所形成的相同测试结构的关键尺寸、膜厚以及结构形貌；
13.比较多个所述测试区域在所述测试硅片上的硅片数据，并将符合实际设计要求的关键尺寸、膜厚以及结构形貌的硅片数据所对应的测试区域的图形密度作为所述图形密度阈值。
14.进一步的，所述工艺设计要求具体可以为所述光刻工艺满足稳定性设计要求时所对应的第一图形密度阈值，或者可以为所述化学机械研磨工艺满足稳定性设计要求时所对应的第二图形密度阈值，或者可以为所述成膜工艺满足稳定性设计要求时所对应的第三图形密度阈值，再或者可以为所述第一图形密度阈值、第二图形密度阈值和第三图形密度阈值的交集。
15.进一步的，将至少一所述区域中所布设的至少一所述功能模块所对应的图形进行位置移动的步骤，具体可以包括：
16.将所述功能模块所对应的部分或全部图形从其当前所处区域水平平移到与其当前所处区域位于同一行或同一列的至少一个其他区域中。
17.进一步的，在将至少一所述区域中所布设的至少一所述功能模块所对应的图形进行位置移动的步骤之后，所述优化方法还可以包括如下步骤：
18.判断执行完本次位置移动后的各个所述区域的图形密度是否满足所述工艺设计要求，若否，则返回执行将至少一所述区域中所布设的至少一所述功能模块所对应的图形进行位置移动的步骤。
19.进一步的，所述功能模块具体可以包括存储器模块、输入输出模块、地址访问模块以及逻辑处理模块中的至少一种。
20.进一步的，将所述芯片设计电路的版图进行多个区域的划分方式具体可以包括：将所述版图按等分原则划分为若干个面积相等的正四边形区域，或者，将所述版图按所述多个功能模块在所述芯片设计电路上的面积占比划分为若干个面积不等的正四边形区域。
21.第二方面，基于与上述所述的版图布局的优化方法的相同发明构思，本发明还提供了一种版图，具体的，该版图可以为采用如上所述的版图布局的优化方法形成的最终版图。
22.进一步的，本发明所提供的所述最终版图还可以包括：
23.金属互连层，所述金属互连层包括多个金属互连图形，所述多个金属互连图形用于将所述最终版图上发生位置移动前后的功能模块进行电性连接，以确保所述位置移动并不影响所述功能模块的功能完整性。
24.第三方面，基于与与上述所述的版图布局的优化方法的相同发明构思，本发明还提供了一种工艺稳定性的提高方法，其特征在于，包括：
25.基于如上所述的版图布局的优化方法，形成芯片设计电路相对应的最终版图，所述最终版图还包括金属互连层，所述金属互连层包括多个金属互连图形；
26.利用所述最终版图，在一半导体衬底上形成所述芯片设计电路所对应的多个功能模块。
27.第四方面，基于如上所述的版图布局的优化方法以及工艺稳定性的提高方法，本
发明还提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
28.存储器，用于存放计算机程序；
29.处理器，用于执行存储器上所存放的程序时，实现如上所述的版图布局的优化方法或者工艺稳定性的提高方法的步骤。
30.第五方面，本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述所述的版图布局的优化方法的步骤或者工艺稳定性的提高方法的步骤。
31.与现有技术相比，本发明提供的技术方案至少具有如下有益效果之一：
32.在本发明提供了的一种版图布局的优化方法中，首先按照预设划分规则，将芯片设计电路的版图划分为多个区域，并确定出每个所述区域的初始图形密度，然后，再判断每一所述区域的初始图形密度是否满足预先确定出的可以表征半导体工艺稳定性的工艺设计要求；若不满足，则将所述区域中所布设的至少一所述功能模块所对应的部分或全部图形进行一次或多次位置移动(优选进行水平位置移动)，并在每次位置移动之后，再次确定每个所述区域的图形密度是否满足所述工艺设计要求，若不满足，则循环执行所述位置移动步骤，直至多个所述区域所对应的图形密度均满足所述工艺设计要求，即，提高了通过位置移动后得到的调整功能模块所对应的图形所处区域后的最终版图上的图形分布的均匀性，进而实现提高基于该不同区域图形密度趋于一致的版图所执行的半导体工艺的工艺稳定性的目的。
附图说明
33.图1为本发明一实施例中所提供的一种版图布局的优化方法的流程示意图；
34.图2为本发明一实施例中所提供的包含有存储器、输入输出io、地址访问以及逻辑处理的cpu芯片的版图划分区域后的版图结构图；
35.图3为本发明一实施例中所提供的在将所述芯片设计电路的版图进行区域划分之前，预先确定所述图形密度阈值的具体实现方法的流程示意图。
具体实施方式
36.承如背景技术所述，针对图形密度对现有诸多工艺稳定性的影响，常用的平衡版图图形密度的方法是，在设计电路所对应的版图中人工手动或软件自动插入冗余图形来提高版图图形密度的均匀性。然而，由于版图中的功能模块分布的不均匀性，常常导致即使插入了冗余图形，依然存在版图内不同区域图形密度会有很大差异的问题。
37.针对此问题，本发明发明人提出一种不需要在版图上添加额外冗余图形，便可在保证芯片设计电路的功能不变的基础上，实现调整版图上多个区域的图形密度，进而达到版图上不同区域的图形密度均趋于一致和提高基于该不同区域图形密度趋于一致的版图所执行的半导体工艺的工艺稳定性的目的，即为本发明实施例中所提供的所述版图、版图布局的优化方法以及工艺稳定性的提高方法。
38.为了使本发明实施例的技术方案和优点更加清楚，下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本发明的示例性实施方法，然而应当
理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
39.在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。可以理解的是，本发明中的“在
……
上”、“在
……
之上”和“在
……
上方”的含义应当以最宽方式被解读，以使得“在
……
上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
40.此外，为了便于描述，可以在本文中使用诸如“在
……
上”、“在
……
之上”、“在
……
上方”、“上”“上部”等的空间相对术语来描述如图所示的一个元件或特征与另一个元件或特征的关系。除了在附图中所描绘的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。装置可以以其它方式定向(旋转90度或处于其它取向)并且同样可以相应地解释本文使用的空间相对描述词。
41.在本发明实施例中，术语“衬底”或“半导体衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。被添加在衬底顶部或半导体衬底顶部的材料可以被图案化或者可以保持未被图案化。
42.在本发明实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互连层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
43.在本发明实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
44.下面首先对本发明提供的一种版图布局的优化方法进行具体介绍。参见图1，图1为本发明一实施例中提供的一种版图布局的优化方法的流程示意图，该建模方法至少包括如下步骤：
45.步骤s101，将一芯片设计电路的版图划分为多个区域，并确定每个所述区域的初始图形密度。
46.其中，所述芯片设计电路包括多个功能模块，所述芯片设计电路其具体可以包含多个功能模块，作为一个示例，所述功能模块具体可以为存储器模块、输入输出模块、地址访问模块以及逻辑处理模块，当然还可以是用于实现某一功能的其他功能模块，对此本发明不做具体限定。
47.在本实施例中，首先需要根据设计要求，绘制待制作在半导体衬底上的芯片设计电路所对应的版图(也可以称为初始版图)，然后将该版图按照一定的划分规则将其沿x方向和y方向上，划分成多个具有一定面积的多边形区域，优选为正多边形区域，之后，针对每一划分后的区域，分别计算所述区域在所述版图上的初始图形密度，即每一所述区域上所
包含的图形的面积之和与该区域的面积的比值。
48.作为一种优选示例，将所述芯片设计电路的版图进行多个区域的划分方式包括：将所述版图按等分原则划分为若干个面积相等的正四边形区域。
49.例如，如图2所示，可以将包含有存储器、输入输出io、地址访问以及逻辑处理的cpu芯片的版图结构图进行等间距且面积相同的正四边形全局区域划分，即，将图2所示的版图划分为12个面积相同的正四边形区域，并且，在该划分的过程中，为了保证每个功能模块的功能完整性，可以将每个功能模块所对应所有图形均划分在一个区域内，如图2所示的可以将存储器所对应的版图图形划分在区域8中。而在其他实施例中，可以也可以将存储器所对应的版图图形划分在多个区域中，而某个功能模块是否可以划分在多个区域还是必须划分在一个区域，则是是根据该功能模块在划分之后是否可以通过后端金属互连层的金属线的互连工艺，确保该功能模块的功能完整来判断的，如若某功能模块必须通过有源区互联或必须在同一有源区内形成多个器件的，则这时就需要将其划分在一个区域内，否则采用本发明实施例所提供的位置平移方法会增加芯片设计电路的版图面积。
50.作为另一种示例，还可以将所述芯片设计电路的版图按所述多个功能模块在所述芯片设计电路上的面积占比划分为若干个面积不等的正四边形区域或其他形状的多边形区域。
51.例如，可以根据芯片设计电路实现功能的特殊性，如存储器电路具有大块的密集区域，或射频电路具有大块的空旷区域的特性，或者还可以根据不同功能模块在芯片设计电路及其对应版图中的面积占比，相应调整版图区域的划分方法，即采取不等间距划分，以保证有特别图形密度的功能模块可通过平移被均分至不同区域内保持不同划分区域的图形密度相对稳定。
52.可以理解的是，具体采用哪种版图区域的划分方式，需要根据所述芯片设计电路上所包含的多个功能模块来决定，并且对所述版图的多区域划分还可以是对整个版图的所有区域均进行划分(全局区域划分)，当然也可以是只对芯片设计电路的版图中的一部分进行划分(局部区域划分)。例如，只是将图2所示的cpu芯片版图中的存储器版图进行本发明实施例中所提出的版图区域划分，以及功能模块的图形位置移动等步骤。
53.步骤s102，判断每一所述区域的初始图形密度是否满足预先确定的工艺设计要求；其中，所述工艺设计要求为半导体工艺满足稳定性设计要求时所对应的图形密度阈值。
54.在本实施例中，在进行上述步骤s101之前，可以根据待需要提高的工艺稳定性的半导体工艺的种类，通过预置的一测试版图，先确定出针对每一种半导体工艺在哪一图形密度区间内执行时，其工艺稳定性满足设计要求(工艺最稳定)。
55.作为一种优选示例，所述半导体工艺具体可以是光刻工艺、化学机械研磨工艺以及成膜工艺中的至少一种，所述成膜工艺具体可以是化学气相沉积、物理气相沉积以及热氧化工艺中的至少一种。
56.参阅图3，在本发明实施例中提供了一种在将所述芯片设计电路的版图进行区域划分之前，预先确定所述图形密度阈值的具体实现方式，具体可以包括如下步骤：
57.步骤s102.1，提供一测试版图，并将所述测试版图划分为多个具有不同图形密度的测试区域，其中每个所述测试区域上均至少布设有一组相同的测试图形；
58.步骤s102.2，基于所述测试版图，对测试硅片执行所述半导体工艺，并收集具有不
同图形密度的多个所述测试区域在所述测试硅片上的硅片数据，其中所述硅片数据包括每个所述测试区域对应在所述测试硅片上所形成的相同测试结构的关键尺寸、膜厚以及结构形貌；
59.步骤s102.3，比较多个所述测试区域在所述测试硅片上的硅片数据，并将符合实际设计要求的关键尺寸、膜厚以及结构形貌的硅片数据所对应的测试区域的图形密度作为所述图形密度阈值。
60.在本实施例中，可以先提供一测试版图，然后按照如上所述的版图的多区域划分方法将其划分为多个测试区域，并在每个所述测试区域中放置多组测试图形，其中每个所述测试区域上均需要至少布设(放置)有一组相同的测试图形，并且该相同的测试图形应对应包含有用于测试半导体结构的关键尺寸、膜层厚度以及结构形貌的图形单元。然后，利用该测试版图，在一测试硅片上进行曝光刻蚀，并测量具有不同图形密度下的多个所述测量区域中的所述相同测试图形所形成的半导体结构的关键尺寸、膜层厚度以及结构形貌，然后将所述多个测试区域上执行完所述光刻工艺后的半导体结构的关键尺寸、膜层厚度以及结构形貌最符合实际设计要求所对应的测试区域的图形密度，作为该光刻工艺的图形密度阈值，即所述光刻工艺满足稳定性设计要求时所对应的第一图形密度阈值，接着可以再执行成膜工艺、cmp工艺等工艺，进而分别得到所述化学机械研磨工艺满足稳定性设计要求时所对应的第二图形密度阈值，以及所述成膜工艺满足稳定性设计要求时所对应的第三图形密度阈值。
61.其中，所述第一图形密度阈值、第二图形密度阈值和第三图形密度阈值优选的均是一个范围。
62.进一步的，在求解出每一所述半导体工艺在满足稳定性设计要求时所对应的图形密度阈值之后，便可根据该芯片设计电路的版图后续待进行的半导体工艺的种类，确定出其最终的图形密度阈值，如果其只是上述光刻工艺、化学机械研磨工艺以及成膜工艺中的一种，则用于确定所述芯片设计电路的每个所述区域的初始图形密度是否满足工艺设计要求的图形密度阈值即为其中一种半导体工艺所对应的图形密度阈值，若是上述几种半导体工艺的集合，则便是其所执行的所有半导体工艺的图形密度阈值的交集，示例的，其可以是所述第一图形密度阈值、第二图形密度阈值和第三图形密度阈值的交集。
63.步骤s103，若不满足，则将至少一所述区域中所布设的至少一所述功能模块所对应的图形进行位置移动，以得到调整功能模块所对应的图形所处区域后的最终版图，而所述最终版图上的各个所述区域的调整后的图形密度均满足所述工艺设计要求。
64.作为一种优选示例，将至少一所述区域中所布设的至少一所述功能模块所对应的图形进行位置移动的步骤，包括：将所述功能模块所对应的部分或全部图形从其当前所处区域水平平移到与其当前所处区域位于同一行或同一列的至少一个其他区域中。
65.在本实施例中，在将所述芯片设计电路划分后的一所述区域中所布设的至少一功能模块所对应的部分或全部图形进行一次或多次位置移动，并在每次位置移动之后，需要再次确定每个所述区域的图形密度是否满足所述工艺设计要求，若不满足，则循环执行步骤s103中的所述位置移动步骤和步骤s102的步骤，直至多个所述区域所对应的图形密度均满足所述工艺设计要求，即，提高了通过位置移动后得到的调整功能模块所对应的图形所处区域后的最终版图上的图形分布的均匀性，进而实现提高基于该不同区域图形密度趋于
一致的版图所执行的半导体工艺的工艺稳定性的目的。
66.显然，本发明实施例中所提供的版图布局的优化方法的发明构思是：利用版图的多区域划分，将版图中图形密集的区域中的部分或全部图形通过水平平移的方式，将其进行一次或多次水平平移，以将其平移到其他图形稀疏的区域中，即将版图中的原有图形布局进行打乱，然后，在利用半导体制程工艺中的后端金属互连工艺，打乱图形所处区域的隶属于同一功能模块的多个图形进行金属线的互连，进而保证又能提高版图上的图形分布的均匀性或提供工艺的稳定性，又能保证每个功能模块的功能完整性。
67.需要说明的是，在上述步骤s103中所执行的位置平移步骤，其在平移之后还需要遵守掩膜版工艺设计规则，以确保不同功能模块之间的间距符合掩膜版工艺设计规则，且当各功能模块因掩膜版工艺规则限制无法在移动时，应当结束循环，避免产生交叠。
68.并且，如上所述的将至少一所述区域中所布设的至少一所述功能模块所对应的图形进行位置移动，具体可以根据设计算法不同，设置实现某一功能模块的图形进行单一位置移动，还是所有待位置移动的功能模块的所有图形一次性进行移动，对此本发明不做具体限定。
69.此外，基于与上述图1～图2所述的版图布局的优化方法的相同发明构思，本发明还提供了一种版图，具体的，该版图可以为采用如上所述的版图布局的优化方法形成的最终版图。
70.并且，所述最终版图还包括：
71.金属互连层，所述金属互连层包括多个金属互连图形，所述多个金属互连图形用于将所述最终版图上发生位置移动前后的功能模块进行电性连接，以确保所述位置移动并不影响所述功能模块的功能完整性。
72.基于与与上述所述的版图布局的优化方法的相同发明构思，本发明还提供了一种工艺稳定性的提高方法，其特征在于，包括：
73.基于如上所述的版图布局的优化方法，形成芯片设计电路相对应的最终版图，所述最终版图还包括金属互连层，所述金属互连层包括多个金属互连图形；
74.利用所述最终版图，在一半导体衬底上形成所述芯片设计电路所对应的多个功能模块。
75.在本实施例中，由于在所述半导体衬底上形成所述芯片设计电路的对应结构之前，先将所述芯片设计电路的版图的图形密度进行了优化，进而避免了由于图形密度引起的负载效应，而导致的最终形成半导体结构的过程中各半导体工艺的稳定性降低，即形成的器件无法满足设计要求的问题。
76.综上所述，在本发明提供了的一种版图布局的优化方法中，首先按照预设划分规则，将芯片设计电路的版图划分为多个区域，并确定出每个所述区域的初始图形密度，然后，再判断每一所述区域的初始图形密度是否满足预先确定出的可以表征半导体工艺稳定性的工艺设计要求；若不满足，则将所述区域中所布设的至少一所述功能模块所对应的部分或全部图形进行一次或多次位置移动(优选进行水平位置移动)，并在每次位置移动之后，再次确定每个所述区域的图形密度是否满足所述工艺设计要求，若不满足，则循环执行所述位置移动步骤，直至多个所述区域所对应的图形密度均满足所述工艺设计要求，即，提高了通过位置移动后得到的调整功能模块所对应的图形所处区域后的最终版图上的图形
分布的均匀性，进而实现提高基于该不同区域图形密度趋于一致的版图所执行的半导体工艺的工艺稳定性的目的。
77.本发明实施例还提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信，
78.存储器，用于存放计算机程序；
79.处理器，用于执行存储器上所存放的程序时，实现本发明实施例提供的一种版图布局的优化方法，或者工艺稳定性的提高方法。
80.具体的，所述版图布局的优化方法具体可以包括如下步骤：
81.将一芯片设计电路的版图划分为多个区域，并确定每个所述区域的初始图形密度，其中，所述芯片设计电路包括多个功能模块；
82.判断每一所述区域的初始图形密度是否满足预先确定的工艺设计要求；
83.若不满足，则将至少一所述区域中所布设的至少一所述功能模块所对应的图形进行位置移动，以得到调整功能模块所对应的图形所处区域后的最终版图，而所述最终版图上的各个所述区域的调整后的图形密度均满足所述工艺设计要求。
84.以及，所述工艺稳定性的提高具体可以包括如下步骤：
85.基于如上所述的版图布局的优化方法，形成芯片设计电路相对应的最终版图，所述最终版图还包括金属互连层，所述金属互连层包括多个金属互连图形；
86.利用所述最终版图，在一半导体衬底上形成所述芯片设计电路所对应的多个功能模块。
87.另外，处理器执行存储器上所存放的程序而实现的版图布局的优化方法或者工艺稳定性的提高方法的其他实现方式，与前述方法实施例部分所提及的实现方式相同，这里也不再赘述。
88.上述控制终端提到的通信总线可以是外设部件互连标准(peripheral componentinterconnect，pci)总线或扩展工业标准结构(extendedindustry standardarchitecture，eisa)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
89.通信接口用于上述电子设备与其他设备之间的通信。
90.存储器可以包括随机存取存储器(randomaccessmemory，ram)，也可以包括非易失性存储器(non-volatilememory，nvm)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
91.上述的处理器可以是通用处理器，包括中央处理器(centralprocessing unit，cpu)、网络处理器(networkprocessor，np)等；还可以是数字信号处理器(digitalsignalprocessing，dsp)、专用集成电路(application specificintegratedcircuit，asic)、现场可编程门阵列(field-programmable gatearray，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
92.在本发明提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的版图布局的优化方法或者工艺稳定性的提高方法。
93.在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实
现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(dsl))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，dvd)、或者半导体介质(例如固态硬盘solidstatedisk(ssd))等。
94.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
95.本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、电子设备以及计算机可读存储介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
96.以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

技术特征：
1.一种版图布局的优化方法，其特征在于，包括：将一芯片设计电路的版图划分为多个区域，并确定每个所述区域的初始图形密度，其中，所述芯片设计电路包括多个功能模块；判断每一所述区域的初始图形密度是否满足预先确定的工艺设计要求；若不满足，则将至少一所述区域中所布设的至少一所述功能模块所对应的图形进行位置移动，以得到调整功能模块所对应的图形所处区域后的最终版图，而所述最终版图上的各个所述区域的调整后的图形密度均满足所述工艺设计要求。2.如权利要求1所述的版图布局的优化方法，其特征在于，所述工艺设计要求为半导体工艺满足稳定性设计要求时所对应的图形密度阈值，所述半导体工艺包括光刻工艺、化学机械研磨工艺以及成膜工艺中的至少一种，所述成膜工艺包括化学气相沉积、物理气相沉积以及热氧化工艺中的至少一种。3.如权利要求2所述的版图布局的优化方法，其特征在于，在将所述版图进行区域划分之前，预先确定的所述图形密度阈值的步骤，包括：提供一测试版图，并将所述测试版图划分为多个具有不同图形密度的测试区域，其中每个所述测试区域上均至少布设有一组相同的测试图形；基于所述测试版图，对测试硅片执行所述半导体工艺，并收集具有不同图形密度的多个所述测试区域在所述测试硅片上的硅片数据，其中所述硅片数据包括每个所述测试区域对应在所述测试硅片上所形成的相同测试结构的关键尺寸、膜厚以及结构形貌；比较多个所述测试区域在所述测试硅片上的硅片数据，并将符合实际设计要求的关键尺寸、膜厚以及结构形貌的硅片数据所对应的测试区域的图形密度作为所述图形密度阈值。4.如权利要求3所述的版图布局的优化方法，其特征在于，所述工艺设计要求为所述光刻工艺满足稳定性设计要求时所对应的第一图形密度阈值，或者为所述化学机械研磨工艺满足稳定性设计要求时所对应的第二图形密度阈值，或者为所述成膜工艺满足稳定性设计要求时所对应的第三图形密度阈值，再或者为所述第一图形密度阈值、第二图形密度阈值和第三图形密度阈值的交集。5.如权利要求1所述的版图布局的优化方法，其特征在于，将至少一所述区域中所布设的至少一所述功能模块所对应的图形进行位置移动的步骤，包括：将所述功能模块所对应的部分或全部图形从其当前所处区域水平平移到与其当前所处区域位于同一行或同一列的至少一个其他区域中。6.如权利要求5所述的版图布局的优化方法，其特征在于，在将至少一所述区域中所布设的至少一所述功能模块所对应的图形进行位置移动的步骤之后，所述优化方法还包括：判断执行完本次位置移动后的各个所述区域的图形密度是否满足所述工艺设计要求，若否，则返回执行将至少一所述区域中所布设的至少一所述功能模块所对应的图形进行位置移动的步骤。7.如权利要求1所述的版图布局的优化方法，其特征在于，所述功能模块包括存储器模块、输入输出模块、地址访问模块以及逻辑处理模块中的至少一种。8.如权利要求1所述的版图布局的优化方法，其特征在于，将所述芯片设计电路的版图进行多个区域的划分方式包括：将所述版图按等分原则划分为若干个面积相等的正四边形
区域，或者将所述版图按所述多个功能模块在所述芯片设计电路上的面积占比划分为若干个面积不等的正四边形区域。9.一种版图，其特征在于，包括采用如权利要求1～8中任一项所述的版图布局的优化方法形成的最终版图。10.如权利要求9所述的版图，其特征在于，还包括：金属互连层，所述金属互连层包括多个金属互连图形，所述多个金属互连图形用于将所述最终版图上发生位置移动前后的功能模块进行电性连接，以确保所述位置移动并不影响所述功能模块的功能完整性。11.一种工艺稳定性的提高方法，其特征在于，包括：基于所述权利要求1～8中任一项所述的版图布局的优化方法，形成芯片设计电路相对应的最终版图，所述最终版图还包括金属互连层，所述金属互连层包括多个金属互连图形；利用所述最终版图，在一半导体衬底上形成所述芯片设计电路所对应的多个功能模块。12.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；存储器，用于存放计算机程序；处理器，用于执行存储器上所存放的程序时，实现1～8中任一项所述的方法步骤或实现权利要求11所述的方法步骤。

技术总结
本发明提供了一种版图、版图布局的优化方法以及工艺稳定性的提高方法。具体的，可以按照预设划分规则，将芯片设计电路的版图划分为多个区域，并依次确定出每个所述区域的初始图形密度，判断每一区域的初始图形密度是否满足工艺设计要求；若不满足，则将区域中所布设的至少一功能模块所对应的部分或全部图形进行一次或多次位置移动，并在每次位置移动之后，再次确定每个所述区域的图形密度是否满足所述工艺设计要求，若不满足，则循环执行所述位置移动步骤，直至多个区域所对应的图形密度均满足工艺设计要求，即，提高了通过位置移动后得到的调整功能模块所对应的图形所处区域后的最终版图上的图形分布的均匀性。的最终版图上的图形分布的均匀性。的最终版图上的图形分布的均匀性。


技术研发人员：王雷
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2023.06.30
技术公布日：2023/9/7