用于降低接触电阻的金属帽的制作方法

1.本公开内容的实施方式总体涉及晶体管及用于形成晶体管的方法。特别地，例如源极/漏极接触的晶体管接触具有降低的电阻。


背景技术：

2.集成电路已经演进成为在单一芯片上可包括数百万的晶体管、电容器、及电阻器的复杂装置。在集成电路演进的过程中，功能密度(即，每个芯片面积的互连装置的数目)已经普遍地增加，而几何尺寸(即，使用制造工艺可创造的最小部件(或线路))已经减小。
3.微电子装置被制造在半导体基板上作为集成电路，其中各种导电层彼此互连以允许电子信号在装置内传播。这样的装置的一实例为互补式金属氧化物半导体(cmos)场效应晶体管(fet)或mosfet，包括平面及三维结构两者。三维结构的一实例为finfet装置。
4.晶体管的驱动电流及因而晶体管的速度与晶体管的栅极宽度成比例。较快的晶体管通常需要较大的栅极宽度。在晶体管尺寸与速度之间存在权衡(trade-off)，而已经发展出“鳍式”场效应晶体管(finfet)以解决具有最大驱动电流及最小尺寸的晶体管的冲突目标。finfet以鳍形沟道区为特征，鳍形沟道区大幅增加晶体管的尺寸，而不显著地增加晶体管的占地面积。
5.一种范例finfet或mosfet包括在半导体基板的表面上的栅介质层上的栅极电极。沿着此栅极电极的相对侧提供源极/漏极区。源极区与漏极区通常为半导体基板的重度掺杂区。通常，加帽的(capped)硅化物层(例如，通过氮化钛而加帽的硅化钛)用以耦接触点(例如，有源触点及/或金属触点)至源极与漏极区。然而，包括含氮帽层可能非期望地影响接触电阻。
6.此外，在中间(middle-of-line；mol)工艺期间，目标在于mol结构的最小过孔(via)电阻。经常需要衬垫材料(例如，氮化钛)以改善金属至介电材料的粘附，以通过后处理步骤(诸如化学机械平面化(cmp))且以增进cvd成核。然而，此衬垫的存在添加过孔电阻。
7.因此，在本领域中存在对于具有减小的电阻的晶体管及mol应用的需求。


技术实现要素：

8.一或多个实施方式针对半导体装置的接触堆叠结构，所述接触堆叠结构包含：源极/漏极区；在源极/漏极区上方的金属硅化物层；直接与金属硅化物层接触的金属帽层；及与金属帽层接触的导体。
9.额外实施方式针对半导体装置，半导体装置包含：在基板上的接触堆叠结构，与接触堆叠结构邻接的介电层，及与介电层邻接的金属栅极。此接触堆叠结构包含：源极/漏极区，此源极/漏极区包含：硅、锗、硅锗、或iii/v族化合物半导体；在源极/漏极区上的金属硅化物层，此金属硅化物层包含：硅化钛、硅化钴、硅化钌、硅化镍、硅化钼、或前述物的合金；直接在此金属硅化物层上的金属帽层，此金属帽层包含：钨、钌、钼、或前述物的合金；及在此金属帽层上的导体。
10.进一步的实施方式针对一种方法，包含：在第一处理腔室中在基板的特征中沉积金属硅化物层，此特征包含底壁与侧壁；将基板移动至第二处理腔室，第二处理腔室与第一处理腔室整合，使得在第一处理腔室与第二处理腔室之间没有空气中断(air break)；直接在金属硅化物层上制备金属帽层；及在金属帽层上沉积导体。
附图说明
11.通过参照实施方式(一些实施方式在附图中图示)，可获得简要概述于上的本公开内容的更特别的说明，使得本公开内容的上述特征可被详细地理解。然而，将注意到附图仅图示本公开内容的典型实施方式且因而不视为限制本公开内容的范围，由于本公开内容可允许其他等效实施方式。
12.图1是根据一或多个实施方式的接触堆叠结构(contact stack)的剖面视图；
13.图2是根据一或多个实施方式的半导体装置的剖面视图；
14.图3a是根据一或多个实施方式用于形成按照图1的接触堆叠结构的方法的流程图；
15.图3b是根据一或多个实施方式用于形成接触堆叠结构的方法的流程图；
16.图4a～图4h图示在图3b的方法的不同阶段期间的堆叠结构的各种视图；及
17.图5是根据一或多个实施方式的群集工具。
具体实施方式
18.在说明本公开内容的若干范例实施方式之前，将理解本公开内容不限于在之后的说明书中所阐述的构造或工艺步骤的细节。本公开内容能够是其他实施方式且以各种方式实行或执行。
19.如在本说明书与所附的权利要求书中使用的，用语“基板”指表面或表面的一部分，工艺作用在所述表面或所述部分上。本领域技术人员也将理解到对基板的提及也可仅指基板的一部分，除非上下文清楚地另外指出。此外，对在基板上的沉积的提及可意味着裸基板及具有一或多个膜或特征沉积或形成在基板上的基板两者。
20.如在本文中使用的“基板”指任何基板或形成在基板上的材料表面，在制造工艺期间，在所述基板或所述材料表面上执行膜处理。例如，基板表面(在基板表面上可执行处理)包括材料，诸如硅、氧化硅、应变硅、绝缘体上硅(soi)、掺杂碳的氧化硅、非晶硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石、及任何其他材料，诸如金属、金属氮化物、金属合金、及其他导电材料，取决于应用。基板不受限地包括半导体晶片。基板可暴露至预处理工艺以抛光、蚀刻、还原、氧化、羟基化、退火、uv固化、电子束固化及/或烘烤基板表面。除了直接在基板本身表面上的膜处理之外，在本发明中，所公开的任何膜处理步骤也可在形成在基板上的下方层上执行，如之后更详细公开的，且用语“基板表面”意图包括如上下文所指示的这样的下方层。因此，例如，在膜/层或部分膜/层已沉积到基板表面上的情况下，新沉积的膜/层的暴露表面成为基板表面。
21.如在本文中使用的，用语“鳍式场效应晶体管(finfet)”指构建在基板上的mosfet晶体管，其中栅极放置在沟道的两个或三个侧部上，形成双栅极或三栅极结构。finfet装置已被通称为finfet，因为沟道区形成在基板上的“鳍片”。finfet装置具有快速的切换时间
及高电流密度。
22.如在本文中使用的，关于一层的组成的“基本上由
……
组成”意味着所陈述的元素在原子基础上构成大于95％、大于98％、大于99％或大于99.5％的所陈述的材料。为了避免疑问，在本文中公开的材料的标识不暗示化学计量比。例如，tisi材料含有钛与硅。这些元素可呈现或可不呈现1:1的比例。
23.本文的实施方式涉及接触堆叠结构、半导体装置、及其制造方法，这些实施方式有利地提供晶体管接触中的降低的电阻。通过消除基于氮的层(例如，氮化物帽层及/或氮化物衬垫层)来降低电阻。在接触区域(例如，源极与漏极)处的硅化物层的顶部上的基于金属的帽层的使用，消除在硅化物与导体(例如，插塞金属(plug metal))之间的基于氮的阻挡膜的使用。通过硅化物与插塞金属之间的直接接触(例如，硅化物与不同的低电阻率金属(w、ru、mo、
……
)的直接接触)而有利地降低接触电阻。基于金属的帽层有利地抑制硅化物由工艺化学品(o2、f、cl2、及类似物)而改变。
24.接触电阻(ω)提供由接触界面造成的对于电流流动的对抗的度量。在接触堆叠结构中，按照现有技术的基于氮化物的帽提供此堆叠结构的25％以上的接触电阻。以金属帽(w)取代基于氮化物的帽(tin)的本文的实施方式的实验造成大约20％的接触电阻的降低。
25.本文的金属帽层有效地抑制及/或消除不期望的元素扩散进入及/或硅扩散出下方的金属硅化物层。例如，钨金属帽层(例如，具有约20至30埃的厚度)有效地抑制及/或消除以下一者或多者的扩散：氧、氩、氟、硅。
26.根据一或多个实施方式的工艺消除空气中断，这促进移除基于氮的帽层。使用低能量物理气相沉积(pvd)技术完成金属帽层的沉积，低能量物理气相沉积(pvd)技术取代化学气相沉积(cvd)的使用且消除对于用于cvd成核的基于氮的衬垫的需求。低能量pvd技术也有利地降低对于金属硅化物层的损害的可能性。
27.根据一或多个实施方式，装置及形成这些装置的方法在形成finfet装置上是特别有用的且将在文章中说明。其他装置及应用也在本发明的范围内。
28.图1图示适用于半导体装置的范例接触堆叠结构101的剖面视图。堆叠结构101包含源极/漏极区110。在一些实施方式中，源极/漏极区110包含硅、锗、硅锗、或iii/v族化合物半导体。在源极/漏极区110上方的是金属硅化物层120。在一些实施方式中，金属硅化物层120包含：硅化钛、硅化钴、或硅化钌。与金属硅化物层120直接接触的是金属帽层130。在一或多个实施方式中，接触堆叠结构101排除与金属硅化物层直接接触的金属氮化物层。在一或多个实施方式中，整个接触堆叠结构101排除金属氮化物层。在一些实施方式中，金属帽包含：钨、钌、钼、或前述物的合金。在金属帽层上方的是导体140。在一或多个实施方式中，金属帽层与导体140接触。导体140可包含多层的组合以提供有源触点(active contact)及/或金属触点。在一或多个实施方式中，导体140包含选自由以下项组成的群组的金属：钨、钌、及钴。
29.在一些实施方式中，金属硅化物层120包含tisi或基本上由tisi组成。在一些实施方式中，金属帽层130包含钨(w)或基本上由钨(w)组成。
30.图2图示半导体装置200的剖面视图，半导体装置200包含：基板205、在基板205上的接触堆叠结构201、介电层250、及金属栅极260。接触堆叠结构201包含：源极/漏极区210、在源极/漏极区210上的金属硅化物层220、与金属硅化物层220直接接触的金属帽层230、及
在金属帽层230上方的导体240。在一或多个实施方式中，导体240与金属帽层230接触。在一或多个实施方式中，导体240与金属帽层230直接接触。
31.如图2中所示，在一或多个实施方式中，源极/漏极区210形成在基板205上。在其他实施方式中，源极/漏极区可整合至基板的主体及/或从基板的主体延伸。
32.在一些实施方式中，源极/漏极区210包含硅、锗、硅锗、或iii/v族化合物半导体。在一些实施方式中，金属硅化物层220包含：硅化钛、硅化钴、硅化钌、硅化镍、硅化钼、或前述物的合金。在一或多个实施方式中，接触堆叠结构201排除在金属硅化物层上的金属氮化物层。在一或多个实施方式中，整个接触堆叠结构201排除金属氮化物层。在一些实施方式中，金属帽层230包含：钨、钌、钼、或前述物的合金。导体240可包含多层的组合，以提供有源触点及/或金属触点。在一或多个实施方式中，导体240包含选自由以下项组成的群组的金属：钨、钌、与钴。
33.介电层250使接触堆叠结构201与金属栅极260绝缘。在一或多个实施方式中，介电层与接触堆叠结构直接接触。在一或多个实施方式中，半导体装置200排除在接触堆叠结构201与介电层250之间的金属氮化物层。在一或多个实施方式中，整个半导体装置200排除金属氮化物层。在一或多个实施方式中，介电层250包含介电材料，诸如氧化物或氮化物，例如：sio
x
(例如，sio2)、sin、sicn、或其他合适介电材料。
34.在一些实施方式中，金属硅化物层220包含tisi或基本上由tisi组成。在一些实施方式中，金属帽层230包含钨(w)或基本上由钨(w)组成。
35.在一些实施方式中，金属硅化物层的厚度为大于或等于至小于或等于及在这之间的所有数值及子范围。在一些实施方式中，金属硅化物层的厚度为约包括在一或多个实施方式中，金属硅化物层是选择性沉积的层。在一或多个实施方式中，金属硅化物层是tisi的选择性层。
36.在一些实施方式中，金属帽层的厚度为大于或等于至小于或等于至小于或等于及在这之间的所有数值及子范围。在一些实施方式中，金属帽层的厚度为约包括在一或多个实施方式中，通过pvd工艺来沉积金属帽层。
37.参照图3a，一般实施方式涉及制造半导体装置的接触堆叠结构的方法300。方法300通过在基板的特征中沉积金属硅化物层而在操作310处开始。在操作320处，在没有空气中断的情况下，直接在金属硅化物层上制备金属帽层。例如，在第一腔室中执行操作310，第一腔室与第二腔室整合，在第二腔室执行操作320。在操作330处，导体沉积在金属帽层上。在一或多个实施方式中，在第三腔室中执行操作330。在一或多个实施方式中，此方法包含：在第一处理腔室中在基板的特征中沉积金属硅化物层；将基板移动至第二处理腔室，第二处理腔室与第一处理腔室整合，使得在第一处理腔室与第二处理腔室之间没有空气中断；直接在金属硅化物层上制备金属帽层；及在金属帽层上沉积导体。
38.参照图3b至图4a～图4h，另一实施方式涉及制造半导体装置400的接触堆叠结构的方法350。方法350通过在基板405的特征402中沉积金属硅化物层420而在操作360处开始，如图4a中所示。在一或多个实施方式中，特征402包含源极/漏极区410作为底壁402b，且侧壁402s包含介电材料450。
39.特征402可通过本领域的已知方法形成。作为实例，特征402可以是沟槽，所述沟槽
通过蚀刻介电层以到达源极/漏极区、且之后通过预清洁工艺(例如，湿式蚀刻及/或干式蚀刻)以移除污染物而制备。湿式蚀刻工艺可利用氨或氟化氢溶液。干式蚀刻工艺可以是等离子体蚀刻工艺且可利用含氟或氢的蚀刻剂。预清洁工艺实质上不会移除源极/漏极区的任何部分。
40.对“源极/漏极区”的提及是源极区或漏极区或合并的源极与漏极区。在一或多个实施方式中，源极/漏极区410由在基板405的一或多个表面上外延成长的半导体材料制造。
41.在一或多个实施方式中，金属硅化物层420选择性沉积至底壁402b上。在一或多个实施方式中，通过选择性外延工艺沉积金属硅化物层420，使得金属硅化物层420形成在特征402的底部402b上，且不在特征402的侧壁402s上，以作为选择性外延沉积工艺的结果。
42.通常，任何合适的前驱物可用于金属硅化物层。对于硅化钛层，钛前驱物可包括但不限于ticl4、tibr4、tii4、tif4、四二甲胺基钛(tetrakisdimethylamino titanium)；基于硅的前驱物可包括但不限于硅烷(例如，硅烷(si1h4)、二硅烷(si2h6)、三硅烷(si3h8)、四硅烷(si4h
10
)、异四硅烷、新戊硅烷(si5h
12
)、环戊硅烷(si5h
10
)、六硅烷(c6h
14
)、环已硅烷(si6h
12
)、或一般地，sizha，其中z＝1或更大，及前述物的组合)、有机硅烷、及/或卤代硅烷(sighhxi，其中每个x是卤素，独立地选自f、cl、br与i，g是大于或等于1的任何整数，h与i各自小于或等于2g+2且h+i等于2g+2)作为共反应物。
43.基板暴露至前驱物的次序可变动。暴露可在沉积循环中重复。此外，暴露至前驱物可在单一沉积循环内重复。
44.在操作370，金属帽材料432直接沉积在金属硅化物层420上，如图4b中所示，而没有空气中断。在一或多个实施方式中，在整合的不同处理腔室中执行操作360与370。照此，在不破坏真空及/或没有暴露至周围空气的情况下执行腔室之间的传送。
45.用于直接在金属硅化物层上沉积金属帽材料的范例工艺是通过物理气相沉积(pvd)工艺。在一或多个实施方式中，在(pvd)工艺腔室中执行直接在金属硅化物层上沉积金属帽材料。在一或多个实施方式中，pvd工艺腔室的条件是低能量。在一或多个实施方式中，pvd工艺腔室是rf-pvd工艺腔室。在一或多个实施方式中，pvd腔室的温度在室温(例如，25℃)至600℃的范围内，包括在这之间的所有数值及子范围。在一或多个实施方式中，偏压在0w至400w的范围中，包括在这之间的所有数值及子范围。在一或多个实施方式中，直流电流在0w至500w的范围中。在一或多个实施方式中，射频在1khz至10khz的范围中。
46.在一实施方式中，pvd腔室具有以下条件：腔室温度为350℃至450℃；腔室压力为120毫托
±
50毫托；偏压在0w至200w范围中；直流电流(dc)在0w至500w范围中；且射频(rf)在1khz至10khz范围中。在一或多个实施方式中，pvd腔室具有以下条件：腔室温度为400℃
±
50℃；腔室压力为120毫托
±
50毫托；偏压在0w至200w范围中；直流电流(dc)为500w
±
50w；且射频(rf)为3khz
±
1khz。在一或多个实施方式中，pvd工艺是等离子体增强pvd。在一或多个实施方式中，等离子体增强pvd包括脉冲射频(rf)等离子体。
47.根据一或多个实施方式，金属帽材料432的沉积是通过底部填充进行的，如图4b中所示，这需要进一步处理以在操作390处导体的沉积之前，在操作380处制备金属帽层430。
48.通常，任何合适的金属帽前驱物可用于金属帽材料及/或金属帽层。
49.用于制备金属帽层的操作380包括图4c～图4g。在图4c中，根据一或多个实施方式，材料434(材料434可以是旋涂(spin-on)或间隙填充材料)沉积在装置400的整体上方。
在一或多个实施方式中，材料434是旋涂材料，所述旋涂材料是基于碳的材料。在一或多个实施方式中，材料434是cvd间隙填充材料，所述cvd间隙填充材料是介电材料。
50.根据一或多个实施方式，图4d描绘蚀刻材料434的至少一部分。对于旋涂材料，蚀刻可通过干式蚀刻工艺来执行，干式蚀刻工艺可利用等离子体蚀刻工艺且可利用含氢或氮或氧的蚀刻剂。对于钨材料，蚀刻可通过干式蚀刻工艺执行，干式蚀刻工艺可利用氧化暴露的钨，之后接着是wf6。或者，根据一或多个实施方式，在图4c中所示的沉积材料434之后，可施加对此材料与在介电材料上方的金属帽层的至少一部分的化学机械抛光(cmp)，之后接着蚀刻沟槽中的材料434的至少一部分。
51.在图4e中，蚀刻金属帽材料432以从材料434上方的侧壁402s的一部分及介电材料450的顶表面移除金属帽材料432。
52.在图4f中，蚀刻掉残留材料434，使得金属帽材料432暴露。
53.在图4g中，蚀刻暴露的金属帽材料432(例如，湿式蚀刻及/或干式蚀刻)以形成金属帽层430。例如，可执行用基于氧的、基于氟的、或基于氯的气体进行的蚀刻。
54.在形成金属帽层430之后，在操作390处且在图4h中所示，导体440沉积在金属帽层430上。导体440由导电材料制造，导电材料诸如是金属。在一或多个实施方式中，导体包含金属，金属选自由以下项组成的群组：钨、钌、与钴。可选地，在沉积导体440之前，存在所执行的预清洁操作。在一或多个实施方式中，在沉积导体之前的预清洁操作包含等离子体处理，例如，氢等离子体。
55.在一或多个实施方式中，通过选择性沉积方法来沉积导体。在一或多个实施方式中，通过cvd工艺及/或pvd工艺来沉积导体。
56.通常，任何合适的前驱物可用于导体。例如，钨导体的前驱物可包括但不限于wcl6、wbr6、wi6、wf6。
57.与前述内容一致，可在相同腔室中或在一或多个分开的处理腔室中执行本公开内容的方法。在一些实施方式中，基板从第一腔室移动至分开的第二腔室以用于进一步处理。基板可直接从第一腔室移动至分开的处理腔室，或基板可从第一腔室移动至一或多个传送腔室，然后移动至分开的处理腔室。相应地，合适的处理设备可包含与传送站连通的多个腔室。此类型的设备可称为“群集工具”或“群集系统”、及类似物。
58.通常，群集工具是模块化系统，包含执行各种功能的多个腔室，包括基板中央找寻(center-finding)及定向(orientation)、退火、沉积及/或蚀刻。根据一或多个实施方式，群集工具至少包括第一腔室和中央传送腔室。中央传送腔室可容纳机器人，此机器人可将基板在处理腔室与装载锁定腔室之间及之中穿梭。传送腔室典型地维持在真空状态下且提供用于使基板从一个腔室穿梭至另一腔室及/或至定位在群集工具前端处的装载锁定腔室的中间阶段。可经适配以用于本公开内容的两种熟知的群集工具是和两者均可从加利福尼亚州圣克拉拉的应用材料公司取得。然而，腔室的确切布置与组合可变动以用于执行如本文所述的工艺的具体步骤。可使用的其他处理腔室包括但不限于循环层沉积(cld)、原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)、蚀刻、预清洁、化学清洁、诸如rtp之类的热处理、等离子体氮化、退火、定向、烃基化及其他基板工艺。通过在群集工具上的腔室中执行工艺，在沉积后续膜之前，可避免以大气杂质对基板进行表面污染且无氧化。
59.在一些实施方式中，第一处理腔室与第二处理腔室是相同的群集处理工具的部分。相应地，在一些实施方式中，此方法是原位整合的方法。
60.在一些实施方式中，第一处理腔室与第二处理腔室是不同处理工具。相应地，在一些实施方式中，此方法是异位(ex-situ)整合的方法。
61.根据一或多个实施方式，基板连续地处于真空下或“装载锁定”状态下，且当基板从一个腔室移动至下一个腔室时不暴露至周围空气。传送腔室因此处于真空下且被“抽空(pump down)”在真空压力下。惰性气体可存在于处理腔室或传送腔室中。在一些实施方式中，惰性气体用作净化气体以移除一些或全部的反应物。根据一或多个实施方式，净化气体在沉积腔室的出口处注入，以防止反应物从沉积腔室移动至传送腔室及/或额外处理腔室。因此，惰性气体的流动在腔室的出口处形成帘幕。
62.基板可在单一基板沉积腔室中处理，其中在处理另一基板之前，单一基板被装载、处理、及卸载。基板也可以连续方式处理，类似于传送带(conveyer)系统，其中多个基板被个别地装载到腔室的第一部分中，移动通过腔室及从腔室的第二部分卸载。腔室与相关联的传送带系统的形状可形成直线路径或弯曲路径。此外，处理腔室可为转盘(carousel)，其中多个基板移动围绕中央轴线移动且贯穿转盘路径而暴露至沉积、蚀刻、退火、及/或清洁工艺。
63.基板在处理期间也可为固定的或被旋转。旋转基板可被连续地旋转或以不连续步骤旋转。例如，基板可贯穿整个工艺而旋转，或基板可在暴露至不同的反应气体或净化气体之间小量的旋转。通过最小化例如气体流动几何中的局部变动的影响，在处理期间旋转基板(连续地或逐步地)可助于产生更均匀的沉积或蚀刻。
64.参照图5，本公开内容的额外实施方式针对用于执行本文所述的方法的处理系统900。图5图示可用以按照本公开内容的一或多个实施方式处理基板的系统900。系统900可称为群集工具。系统900包括中央传送站910，在中央传送站910中具有机器人912。机器人912被图示作为单一叶片机器人；然而，本领域技术人员将认知到其他机器人912配置在本公开内容的范围内。机器人912被配置为在连接至中央传送站910的腔室之间移动一或多个基板。
65.至少一个预清洁/缓冲腔室920连接至中央传送站910。预清洁/缓冲腔室920可包括加热器、自由基源或等离子体源中的一或多者。预清洁/缓冲腔室920可用作用于个别半导体基板或用于晶片盒的保持区域以用于处理。预清洁/缓冲腔室920可执行预清洁工艺或可预加热基板以用于处理，或可简单地是用于工艺序列的中间整备区域(staging area)。在一些实施方式中，存在连接至中央传送站910的两个预清洁/缓冲腔室920。
66.在图5中所示的实施方式中，预清洁腔室920可用作工厂接口905与中央传送站910之间的穿通腔室。工厂接口905可包括一或多个机器人906以将基板从盒移动至预清洁/缓冲腔室920。机器人912可接着将基板从预清洁/缓冲腔室920移动至系统900内的其他腔室。
67.第一处理腔室930可连接至中央传送站910。第一处理腔室930可被配置作为外延腔室，以用于(选择性)沉积金属硅化物层，且可与一或多个反应气体源流体连通以提供反应气体的一股或多股流动至第一处理腔室930。基板通过机器人912穿过隔离阀914可移动至处理腔室930及从处理腔室930移动。
68.处理腔室940也可连接至中央传送站910。在一些实施方式中，处理腔室940包含物
理气相沉积(pvd)腔室，以用于沉积金属帽材料及/或层，且与一或多个反应气体源流体连通，以提供反应气体的流动至处理腔室940。在一些实施方式中，处理腔室940是rf-pvd腔室。基板通过机器人912穿过隔离阀914可移动至处理腔室940及从处理腔室940移动。
69.在一些实施方式中，处理腔室960连接至中央传送站910且被配置以用作导体沉积腔室。处理腔室960可被配置为执行一或多个不同的选择性沉积(例如，cvd或pvd)工艺。
70.在一些实施方式中，处理腔室930、940、与960中的每一者被配置为执行此处理方法的不同部分。例如，处理腔室930可被配置为执行金属硅化物层沉积工艺，处理腔室940可被配置为执行金属帽材料及/或层沉积工艺，且处理腔室960可被配置为执行导体沉积工艺。技术人员将认知到此工具上的个别处理腔室的数目及布置可变动，并且在图5中图示的实施方式仅是一种可能配置的代表。
71.在一些实施方式中，处理系统900包括一或多个计量站。例如，计量站可位于预清洁/缓冲腔室920内、中央传送站910内或任何个别处理腔室内。计量站可在系统900内的任何位置，此位置容许测量凹部的距离而不将基板暴露至氧化环境。
72.至少一个控制器950耦接至中央传送站910、预清洁/缓冲腔室920、处理腔室930、940、或960中的一或多者。在一些实施方式中，存在多于一个的控制器950，控制器950连接至个别腔室或站，并且主要控制处理器耦接至分别的处理器中的每一者以控制系统900。控制器950可以是任何形式的通用计算机处理器、微控制器、微处理器等等中的一者，可在工业设定中使用以控制各种腔室与子处理器。
73.至少一个控制器950可具有处理器952、耦接至处理器952的存储器954、耦接至处理器952的输入/输出装置956、及支持电路958以在不同电子部件之间通信。存储器954可包括暂时性存储器(例如，随机存取存储器)与非暂时性存储器(例如，储存装置)中的一者或多者。
74.处理器的存储器954或计算机可读介质可以是容易取得的存储器中的一或多者，诸如随机存取存储器(ram)、只读存储器(rom)、软盘、硬盘、或任何其他形式的数字储存装置，本地或远程的。存储器954可保留指令集，此指令集是通过处理器952可操作的，以控制系统900的参数与部件。支持电路958耦接至处理器952，以用于以传统方式支持处理器。电路可包括例如高速缓存、电源、时钟电路、输入/输出电路、子系统、及类似物。
75.工艺通常可储存在存储器中作为软件例程，当通过处理器执行此软件例程时，引起工艺腔室执行本公开内容的工艺。此软件例程也可由第二处理器(未示出)储存及/或执行，第二处理器距由处理器控制的硬件而远程地定位。本公开内容的一些与所有的方法也可在硬件中执行。照此，此工艺可以软件实施及使用计算机系统在硬件中执行，例如作为专用集成电路或其他类型的硬件实施，或作为软件或硬件的组合。当通过处理器实行时，软件例程将通用计算机转变成专用计算机(控制器)，专用计算机(控制器)控制腔室操作，使得执行工艺。
76.在一些实施方式中，控制器950具有一或多个配置以实行个别工艺或子工艺以执行方法。控制器950可连接至中间部件且被配置为操作中间部件，以执行方法的功能。例如，控制器950可连接至气体阀、致动器、马达、狭缝阀、真空控制等等中的一或多者且被配置为控制气体阀、致动器、马达、狭缝阀、真空控制等等中的一或多者。
77.一些实施方式的控制器950具有选自以下项的一或多个配置：将机器人上的基板
在多个处理腔室与计量站之间移动的配置；从系统装载及/卸载基板的配置；沉积金属硅化物层的配置，金属硅化物层在一或多个实施方式中包含tisi；直接在金属硅化物层上沉积金属帽层的配置，金属帽层在一或多个实施方式中包含w；及/或沉积导体的配置，导体在一或多个实施方式中包含w。
78.贯穿本说明书对“一个实施方式(one embodiment)”、“某些实施方式”、“一或多个实施方式”、或“一实施方式(an embodiment)”的提及意味着关于实施方式所描述的特定特征、结构、材料、或特性被包括在本公开内容的至少一个实施方式中。因此，贯穿本说明书在各种地方出现的诸如“在一或多个实施方式中”、“在某些实施方式中”、“在一个实施方式中(in one embodiment)”或“在一实施方式中(in an embodiment)”的短语不必然指本公开内容的相同实施方式。再者，在一或多个实施方式中，特定特征、结构、材料、或特性可以任何合适方式组合。
79.虽然在本文中已经参照特定实施方式说明本公开内容，本领域技术人员将理解到所述的实施方式仅为对本公开内容的原理与应用的例示。对本领域技术人员来说，显然在不背离本公开内容的精神与范围的情况下，可对本公开内容的方法与设备进行各种修改与变化。因此，本公开内容可包括在所附权利要求及其等效物的范围内的修改及变化。

技术特征：
1.一种半导体装置的接触堆叠结构，包含：源极/漏极区；金属硅化物层，所述金属硅化物层在所述源极/漏极区上方；金属帽层，所述金属帽层与所述金属硅化物层直接接触；及导体，所述导体与所述金属帽层接触。2.如权利要求1所述的接触堆叠结构，其中所述源极/漏极区包含：硅、锗、硅锗、或iii/v族化合物半导体。3.如权利要求1所述的接触堆叠结构，其中所述金属硅化物层包含：硅化钛、硅化钴、硅化钌、硅化镍、硅化钼、或前述物的合金。4.如权利要求1所述的接触堆叠结构，其中所述金属帽层包含：钨、钌、钼、或前述物的合金。5.如权利要求1所述的接触堆叠结构，其中所述导体包含金属，所述金属选自由钨、钌、及钴组成的群组。6.如权利要求1所述的接触堆叠结构，排除与所述金属硅化物层直接接触的金属氮化物层。7.一种半导体装置，包含：接触堆叠结构，所述接触堆叠结构在所述基板上，所述接触堆叠结构包含：源极/漏极区，所述源极/漏极区包含：硅、锗、硅锗、或iii/v族化合物半导体；金属硅化物层，所述金属硅化物层在所述源极/漏极区上，所述金属硅化物层包含：硅化钛、硅化钴、硅化钌、硅化镍、硅化钼、或前述物的合金；金属帽层，所述金属帽层直接地在所述金属硅化物层上，所述金属帽层包含：钨、钌、钼、或前述物的合金；及在所述金属帽层上的导体；和介电层，所述介电层与所述接触堆叠结构邻接，及金属栅极，所述金属栅极与所述介电层邻接。8.如权利要求7所述的半导体装置，其中所述介电层与所述接触堆叠结构直接接触。9.如权利要求7所述的半导体装置，排除与所述金属硅化物层直接接触的金属氮化物层。10.一种方法，包含以下步骤：在第一处理腔室中在基板的特征中沉积金属硅化物层，所述特征包含底壁和侧壁；将所述基板移动至第二处理腔室，所述第二处理腔室与所述第一处理腔室整合，使得在所述第一处理腔室与所述第二处理腔室之间没有空气中断(air break)；直接地在所述金属硅化物层上制备金属帽层；及在所述金属帽层上沉积导体。11.如权利要求10所述的方法，其中所述特征包含作为所述底壁的源极/漏极区，及作为所述侧壁的介电材料。12.如权利要求10所述的方法，其中所述金属硅化物层选择性沉积在所述底壁上。13.如权利要求10所述的方法，其中所述导体选择性沉积在所述金属帽层上。14.如权利要求10所述的方法，其中直接在所述金属硅化物层上制备所述金属帽层是通过金属帽材料的物理气相沉积(pvd)工艺而进行的。15.如权利要求14所述的方法，其中所述pvd工艺在以下条件下执行：350℃至450℃的
腔室温度；120毫托
±
50毫托的腔室压力；在0w至200w的范围中的偏压；0w至500w的直流电流(dc)；及在1khz至10khz的范围中的射频(rf)。16.如权利要求14所述的方法，其中制备所述金属帽层包含沉积所述金属帽材料，沉积旋涂(spin-on)或间隙填充材料，及之后蚀刻所述旋涂或间隙填充材料及所述金属帽材料的至少一部分。17.如权利要求16所述的方法，包含进一步蚀刻所述金属帽材料。18.如权利要求14所述的方法，其中制备所述金属帽层包含沉积所述金属帽材料，沉积旋涂或间隙填充材料，及之后化学机械抛光(cmp)所述旋涂或间隙填充材料及所述金属帽材料的至少一部分。19.如权利要求18所述的方法，包含进一步蚀刻所述金属帽材料。20.如权利要求10所述的方法，其中所述金属硅化物层包含：硅化钛、硅化钴、硅化钌、硅化镍、硅化钼、或前述物的合金；且/或所述金属帽层包含：钨、钌、钼、或前述物的合金；且/或所述导体包含金属，所述金属选自由钨、钌、及钴组成的群组。

技术总结
一种半导体装置的接触堆叠结构包括：源极/漏极区；在源极/漏极区上方的金属硅化物层；直接在金属硅化物层上的金属帽层；及在金属帽层上的导体。一种方法包括：在基板的结构中沉积金属硅化物层；在金属硅化物层的沉积之后且在没有空气中断的情况下，直接在金属硅化物层上制备金属帽层；及在金属帽层上沉积导体。体。体。


技术研发人员：本切基
受保护的技术使用者：应用材料公司
技术研发日：2021.10.13
技术公布日：2023/9/9