一种高速开关通道结构及制备工艺的制作方法

1.本发明涉及高速开关技术领域，更具体的说是涉及一种高速开关通道结构及制备工艺。


背景技术：

2.目前，高速开关集成电路是在移动便携式设备中广泛用到的一类集成电路，例如移动处理器接口开关，高速usb3.0，usb3.1开关等等，这一类电路的主要性能指标就是可通过的有效信号的带宽频率，在高速信号开关通道上的任何对地电容都会对高速信号产生衰减，降低可通过信号的带宽。这就要求在信号通路上，需要尽量降低对地寄生电容。
3.但是，现有的降低该寄生电容的办法通常是高速通道互联线采用顶层金属，通过增加芯片互联金属层数，例如采用5层或6层金属，这样使得最顶层的金属互联线到衬底地之间的层间介质厚度增加，就可实现电容的降低，但是这样带来了较大的工艺成本增加，因为每增加一层金属就要额外增加两个工艺层次，10％以上的晶圆工艺成本，急剧增加芯片成本，而每增加一层金属产生的降低寄生电容的效果又会随着总介质厚度的增加变得也会越来越小。
4.因此，如何提供一种能够解决上述问题的高速开关通道结构是本领域技术人员亟需解决的问题。


技术实现要素：

5.有鉴于此，本发明提供了一种高速开关通道结构及制备工艺，通过在高速电路的通道金属下方的衬底地上，形成多个pn结，通过反向偏置各个pn结，形成串联pn结电容，实现降低高速通道金属对地寄生电容，从而降低高频信号传输衰减，工艺过程不需要增加额外的工艺光罩层次，可低成本地有效解决金属互联线对高速芯片带来的寄生电容问题。
6.为了实现上述目的，本发明采用如下技术方案：
7.一种高速开关通道结构，包括：开关mos管、顶层金属层、p阱层、深n阱层及衬底；
8.所述衬底上依次设置有所述深n阱层及所述p阱层，所述顶层金属层设置在所述p阱层远离所述深n阱层的一侧，且所述开关mos管设置在所述衬底上。
9.优选的，还包括：第一金属层间介质层，所述第一金属层间介质层设置于所述顶层金属层及所述p阱层之间。
10.优选的，还包括：第二金属层间介质层及第三金属层间介质层，所述第二金属层间介质层及所述第三金属层间介质层依次设置于所述第一金属层间介质层之上。
11.优选的，所述第一金属层间介质层及所述第二金属层间介质层之间设置有金属一，所述第二金属层间介质层及所述第二金属层间介质层之间设置有金属二。
12.优选的，还包括：浅槽介质层，所述浅槽介质层设置于所述p阱层及所述第一金属层间介质层之间。
13.优选的，还包括：顶层金属层沿开关通道方向边界图形包含在p阱层图形中，p阱层
边界包含顶层金属层的包边尺寸范围为0-10μm。
14.优选的，还包括：深n阱偏置电位引出端及阱偏置电位引出端，所述深n阱偏置电位引出端设置于所述深n阱层上，所述阱偏置电位引出端设置于所述p阱层上。
15.进一步，本发明还提供一种高速通道结构的制备工艺，其特征在于，包括：
16.步骤s1：在所述衬底上热生长一层初始氧化层，在初始氧化层上旋涂深n阱光刻胶，用深n阱进行光刻形成深n阱图形注入窗口；
17.步骤s2：进行深n阱掺杂注入并移除光刻胶，清洗并进入炉管热扩散；
18.步骤s3：进行标准cmos集成电路前道工艺，形成所述p阱层和n阱。
19.优选的，还包括：
20.步骤s4：进入金属后道工艺，在所述p阱层的表面上淀积形成浅槽介质层，光刻出有源区接触孔，金属填充通孔，淀积形成所述第一金属层间介质层，接着淀积所述金属一和所述金属二之间的所述第二金属层间介质层，并化学机械研磨到指定厚度；
21.步骤s5：光刻出金属通孔，金属填充通孔，淀积所述金属二，光刻刻蚀出第二层金属图形，淀积形成所述第三金属层间介质层，并化学机械研磨到指定厚度。
22.步骤s6：淀积钝化层，做钝化层焊盘窗口光刻并刻蚀出钝化层窗口，露出焊盘所述顶层金属层，合金后完成晶圆工艺过程。
23.经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种高速开关通道结构及制备工艺，通过对顶层高速信号通道互联金属对地之间串联工艺本身包含的反偏多层嵌套的pn结电容来有效降低芯片级封装中高速通道的金属互联线对地寄生电容，降低高频信号传输衰减，而且工艺过程不需要增加额外的工艺层次，可低成本地降低高速信号通道金属互联的对地寄生电容。
附图说明
24.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
25.图1为本发明提供的一种高速开关通道结构俯视图；
26.图2为本发明提供的一种高速开关通道结构的纵向截面图。
具体实施方式
27.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
28.实施例1
29.参见附图1-2所示，本发明实施例1公开了一种高速开关通道结构，包括一开关mos管4，还包括：顶层金属层1、p阱层2、深n阱层3及衬底11；
30.其中顶层金属层1用作高速通道线，衬底11可以为p型衬底；
31.衬底11上依次设置有深n阱层3及p阱层2，顶层金属层1设置在p阱层2远离深n阱层3的一侧，且开关mos管4设置在衬底11上。
32.在一个具体的实施例中，还包括：第一金属层间介质层6，第一金属层间介质层6设置于顶层金属层1及p阱层2之间。
33.在一个具体的实施例中，还包括：第二金属层间介质层7及第三金属层间介质层8，第二金属层间介质层7及第三金属层间介质层8依次设置于第一金属层间介质层6之上。
34.在一个具体的实施例中，第一金属层间介质层6及第二金属层间介质层7之间设置有金属一12，第二金属层间介质层7及第二金属层间介质层7之间设置有金属二13。
35.在一个具体的实施例中，还包括：浅槽介质层5，浅槽介质层5设置于p阱层2及第一金属层间介质层6之间。
36.具体的，金属层间介质层也不限于3层，还可以设置更多层金属进而实现更高的信号带宽性能。
37.在一个具体的实施例中，顶层金属层1沿开关通道方向边界图形包含在p阱层2图形中，p阱层2边界包含顶层金属层1的包边尺寸范围为0-10μm。
38.在一个具体的实施例中，还包括：深n阱偏置电位引出端17及p阱偏置电位引出端18，深n阱偏置电位引出端17设置于深n阱层3上，p阱偏置电位引出端18设置于p阱层2上。
39.本发明具体的工作原理如下：高速通道的顶层金属1下方的p阱层2及深n阱层3引入了2个电容，一个是深n阱层3到衬底11的pn结电容c3，以及p阱层2和深n阱层3的pn结c4，那么顶层金属1到p型衬底11的电容就只有介质电容，变为介质电容c2与c3和c4串联，即总的对地电容由c2降低到c2*c3*c4/(c2c3+c3c4+c2c4)，达到降低寄生电容的技术效果。
40.本发明的多层pn结不局限于附图1-2中的2个pn结，3层金属的情况，还可以是更多个pn结，例如很常见的全隔离三个pn结的结构，n阱到隔离p衬底的pn结1，隔离p衬底到深n阱和n型埋层的pn结2，以及深n阱和n型埋层到p型衬底地之间的pn结3，从而形成顶层金属下方3个加反偏偏置的pn结的实施方式。
41.实施例2
42.本发明实施例2提供一种高速通道结构的制备工艺，包括：
43.步骤s1：在衬底11上热生长一层初始氧化层，在初始氧化层上旋涂深n阱光刻胶，用深n阱进行光刻形成深n阱图形注入窗口；
44.步骤s2：进行深n阱掺杂注入并移除光刻胶，清洗并进入炉管热扩散；
45.步骤s3：进行标准cmos集成电路前道工艺，形成p阱层2和n阱。
46.在一个具体的实施例中，还包括：
47.步骤s4：进入金属后道工艺，在p阱层2的表面上淀积形成浅槽介质层5，光刻出有源区接触孔，金属填充通孔，淀积形成第一金属层间介质层6，接着淀积金属一12和金属二13之间的第二金属层间介质层7，并化学机械研磨到指定厚度；
48.步骤s5：光刻出金属通孔，金属填充通孔，淀积金属二13，光刻刻蚀出第二层金属图形，淀积形成第三金属层间介质层8，并化学机械研磨到指定厚度。
49.步骤s6：淀积钝化层，做钝化层焊盘窗口光刻并刻蚀出钝化层窗口，露出焊盘顶层金属层1，合金后完成晶圆工艺过程。
50.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他
实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
51.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

技术特征：
1.一种高速开关通道结构，包括一开关mos管(4)，其特征在于，还包括：顶层金属层(1)、p阱层(2)、深n阱层(3)及衬底(11)；所述衬底(11)上依次设置有所述深n阱层(3)及所述p阱层(2)，所述顶层金属层(1)设置在所述p阱层(2)远离所述深n阱层(3)的一侧，且所述开关mos管(4)设置在所述衬底(11)上。2.根据权利要求1所述的一种高速开关通道结构，其特征在于，还包括：第一金属层间介质层(6)，所述第一金属层间介质层(6)设置于所述顶层金属层(1)及所述p阱层(2)之间。3.根据权利要求2所述的一种高速开关通道结构，其特征在于，还包括：第二金属层间介质层(7)及第三金属层间介质层(8)，所述第二金属层间介质层(7)及所述第三金属层间介质层(8)依次设置于所述第一金属层间介质层(6)之上。4.根据权利要求3所述的一种高速开关通道结构，其特征在于，所述第一金属层间介质层(6)及所述第二金属层间介质层(7)之间设置有金属一(12)，所述第二金属层间介质层(7)及所述第二金属层间介质层(7)之间设置有金属二(13)。5.根据权利要求2所述的一种高速开关通道结构，其特征在于，还包括：浅槽介质层(5)，所述浅槽介质层(5)设置于所述p阱层(2)及所述第一金属层间介质层(6)之间。6.根据权利要求1所述的一种高速开关通道结构，其特征在于，还包括：顶层金属层(1)沿开关通道方向边界图形包含在p阱层(2)图形中，p阱层(2)边界包含顶层金属层(1)的包边尺寸权利要求范围为0-10μm。7.根据权利要求1所述的一种高速开关通道结构，其特征在于，还包括：深n阱偏置电位引出端(17)及阱偏置电位引出端(18)，所述深n阱偏置电位引出端(17)设置于所述深n阱层(3)上，所述阱偏置电位引出端(18)设置于所述p阱层(2)上。8.一种高速通道结构的制备工艺，其特征在于，包括：步骤s1：在所述衬底(11)上热生长一层初始氧化层，在初始氧化层上旋涂深n阱光刻胶，用深n阱进行光刻形成深n阱图形注入窗口；步骤s2：进行深n阱掺杂注入并移除光刻胶，清洗并进入炉管热扩散；步骤s3：进行标准cmos集成电路前道工艺，形成所述p阱层(2)和n阱。9.根据权利要求8所述的一种高速通道结构的制备工艺，其特征在于，还包括：步骤s4：进入金属后道工艺，在所述p阱层(2)的表面上淀积形成浅槽介质层(5)，光刻出有源区接触孔，金属填充通孔，淀积形成所述第一金属层间介质层(6)，接着淀积所述金属一(12)和所述金属二(13)之间的所述第二金属层间介质层(7)，并化学机械研磨到指定厚度；步骤s5：光刻出金属通孔，金属填充通孔，淀积所述金属二(13)，光刻刻蚀出第二层金属图形，淀积形成所述第三金属层间介质层(8)，并化学机械研磨到指定厚度；步骤s6：淀积钝化层，做钝化层焊盘窗口光刻并刻蚀出钝化层窗口，露出焊盘所述顶层金属层(1)，合金后完成晶圆工艺过程。

技术总结
本发明公开了一种高速开关通道结构及制备工艺，其中通道结构包括：开关MOS管、顶层金属层、P阱层、深N阱层及衬底；所述衬底上依次设置有所述深N阱层及所述P阱层，所述顶层金属层设置在所述P阱层远离所述深N阱层的一侧，且所述开关MOS管设置在所述衬底上；本发明通过在高速电路的通道金属下方的衬底地上，形成多个PN结，通过反向偏置各个PN结，形成串联PN结电容，实现降低高速通道金属对地寄生电容的效果。果。果。


技术研发人员：吕宇强 鞠建宏 倪胜中
受保护的技术使用者：江苏帝奥微电子股份有限公司
技术研发日：2023.07.18
技术公布日：2023/9/9