封装结构及封装结构的封装方法与流程

1.本公开实施例涉及封装领域，特别涉及一种封装结构及封装结构的封装方法。


背景技术：

2.随着电子装置设备的集成度越来越高，半导体封装领域提出了堆叠式半导体封装技术(package on package，pop)和晶片堆叠封装技术(stacked die package)。此类封装是多个封装体或者裸芯片在高度方向上予以重叠达到减小封装体占用面积的目的。目前采用的芯片堆叠方式包括引线键合(wire bond，wb)，引线键合包括使用细金属线，利用热、压力、超声波能量为使金属引线与芯片焊盘、基板焊盘紧密焊合，实现芯片与基板间的电气互连和芯片间的信息互通。然而，随着堆叠的芯片数量的增加，且封装体的总厚度并不能同比例增加，会压缩预留给引线进行键合的空间，从而可能会出现漏电或者短路等问题。
3.因此，亟需对半导体封装技术进行改进。


技术实现要素：

4.本公开实施例提供一种封装结构及封装结构的封装方法，至少有利于降低封装结构出现漏电或短路的可能性。
5.根据本公开一些实施例，本公开实施例一方面提供一种封装结构，包括：基板，所述基板具有相对的第一面和第二面，所述第一面上具有第一焊盘；叠层结构，位于所述第一面上，所述叠层结构包括朝向远离所述基板方向堆叠设置且相间隔的多个芯片，所述芯片具有相对的第三面和第四面，所述第三面背离所述基板，所述第三面具有第二焊盘，所述芯片的边缘区域具有缺口，所述缺口由所述第三面所处平面延伸至所述芯片中；保护膜，所述保护膜位于所述缺口中；导线，所述导线的一端与所述第二焊盘相接触，所述导线的另一端与所述第一焊盘相接触，所述导线邻近所述芯片的部分还与所述保护膜固定接触。
6.在一些实施例中，所述导线邻近所述芯片的部分位于所述保护膜内。
7.在一些实施例中，所述保护膜的顶面不高于所述第三面。
8.在一些实施例中，所述保护膜还覆盖所述第三面，且所述第三面上的所述保护膜的厚度小于所述缺口中的所述保护膜的厚度。
9.在一些实施例中，所述缺口的内壁面为斜切面，或者，所述缺口的内壁面由与所述第三面连接的侧面和与所述侧面连接的底面构成，所述侧面与所述底面之间的角度大于或等于90
°
。
10.根据本公开一些实施例，本公开实施例另一方面还提供一种封装结构的封装方法，包括：提供晶圆，所述晶圆包括多个芯片区以及位于相邻所述芯片区之间的划片道区域，所述划片道区域沿预设方向延伸，所述晶圆具有相对的第三面和第四面，所述第三面上形成有第二焊盘；沿所述划片道区域对所述晶圆进行第一次开槽，以形成第一沟槽，所述第一沟槽深度小于所述晶圆的厚度，所述第一沟槽侧壁与所述第三面相连；沿所述划片道区域对所述晶圆进行第二次开槽，以形成与所述第一沟槽相连通的第二沟槽，并分割所述晶
圆的多个所述芯片区为多个芯片，且所述芯片的边缘区域具有由所述第一沟槽和所述第二沟槽构成的缺口，所述缺口连接所述第三面；在所述缺口中填充保护膜，并形成导线，所述导线的一端与所述第二焊盘相固定，且所述导线邻近所述芯片的部分与所述保护膜固定接触；提供基板，所述基板具有相对的第一面和第二面，所述第一面上具有第一焊盘；将多个所述芯片堆叠于所述第一面上，且所述芯片的所述第四面朝向所述基板，多个所述芯片间隔设置并构成叠层结构；进行引线键合工艺，将所述导线另一端固定于所述第一焊盘上。
11.在一些实施例中，在所述缺口中填充所述保护膜，并形成所述导线的步骤包括：先形成所述导线，并将所述导线的一端固定于所述第二焊盘上；在形成所述导线之后，形成所述保护膜。
12.在一些实施例中，形成所述保护膜的步骤包括：在形成所述第二沟槽之前，形成初始保护膜，所述初始保护膜填充满所述第一沟槽，且覆盖与所述第一沟槽侧壁相连的所述晶圆表面；对所述初始保护膜进行预固化处理；在形成所述第二沟槽步骤中，去除所述第二沟槽正对位置的所述初始保护膜，位于所述缺口内的剩余的所述初始保护膜作为所述保护膜。
13.在一些实施例中，在形成所述初始保护膜之前，还包括：形成保护层，所述保护层覆盖所述第二焊盘。
14.在一些实施例中，所述进行引线键合工艺步骤中，还对所述保护膜进行再固化处理，以使所述导线邻近所述芯片部分位于所述保护膜内且提高所述保护膜的固化率。
15.本公开实施例提供的技术方案至少具有以下优点：
16.本公开实施例提供的封装结构，在芯片的边缘区域设置有缺口，在缺口内填充有保护膜，保护膜与导线邻近芯片的部分固定接触，能够降低导线与相邻芯片接触的可能性，以降低由于导线与相邻芯片接触导致的漏电或者短路发生的可能性，且保护膜可以固定导线的走向，以提高各导线位置、形态及走向的一致性，从而提高导线在对封装结构进行塑封处理时的整体的抗冲击能力，以抗击塑封处理过程中采用的具有流动性的塑封材料带来的冲击，提高封装结构的可靠性。
附图说明
17.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1为本公开一实施例提供的一种封装结构的结构示意图；
19.图2为本公开一实施例提供的另一种封装结构的结构示意图；
20.图3为本公开一实施例提供的又一种封装结构的结构示意图
21.图4为本公开另一实施例提供的一种封装结构的封装方法对应的流程图；
22.图5为本公开另一实施例提供的一种晶圆的俯视图；
23.图6至图15为本公开另一实施例提供的一种封装结构的封装方法各步骤对应的结构示意图。
processing unit)芯片、图形处理单元(gpu，graphicsprocessing unit)芯片或应用处理器(ap，application processor)芯片。在一些实施例中，芯片102还可以为存储芯片，存储芯片包括易失性存储器半导体芯片，易失性存储器半导体芯片可以为动态随机存取存储器(dram，dynamic random access memory)或静态随机存取存储器(sram，static random-access memory)，非易失性存储器半导体芯片可以为相变随机存取存储器(pram，phase-change random-access memory)、磁阻式随机存取存储器(mram，magnetoresistiverandom access memory)、铁电随机存取存储器(feram，ferroelectric random accessmemory)或电阻式随机存取存储器(rram，resistive random-access memory)。在一些实施例中，芯片102还可以为闪存，例如，nand(not and)闪存。叠层结构包括多个芯片102，多个芯片可以均为逻辑芯片、存储芯片或者闪存，或者，多个芯片中的部分芯片可以为逻辑芯片，部分芯片可以为存储芯片。
33.芯片102可以包括基底(未图示)以及位于基底上的功能层(未图示)，功能层可以由交替设置的导电层和介质层构成，功能层的顶面为芯片103的第三面30，功能层用于形成半导体元件。在一些实施例中，在沿芯片102的厚度方向上，缺口104的最大高度(缺口104的最大高度为在沿芯片102的厚度方向上，缺口104中距离该缺口所在芯片的第三面30最远的点与第三面30之间的距离)可以不大于功能层的厚度，有利于芯片密封圈(seal ring)设置，密封圈可设置于缺口上方，同时保护芯片区、降低芯片整体应力。在沿芯片102的厚度方向上，缺口104的最大高度可以不大于10um，例如，高度可以为10um、9.7um、8.3um、7.1um或者5.2um。第二焊盘103的材料可以为钨、钴、铜、钛、钽、铝、氮化钛、氮化钽、镍、硅化物、金属合金或其任何组合。
34.芯片102在基板100上的正投影可以为多边形，例如，芯片102在基板100上的正投影包括但不限于四边形、五边形或六边形。或者，芯片102在基板100上的正投影还可以为圆形或椭圆形等。以芯片102在基板100上的正投影为矩形为例，芯片102可以包括依次相连的第一侧边、第二侧边、第三侧边和第四侧边，缺口104可以靠近芯片102的至少一个侧边设置；例如，缺口102可以靠近其中一个侧边、两个侧边、三个侧边或四个侧边设置，其中，缺口102可以由其中一个侧边所在芯片边缘区域向相邻侧边所在芯片边缘区域延伸，则缺口102中的保护膜105也可以由其中一个侧边所在芯片边缘区域向相邻侧边所在芯片边缘区域延伸，或者，缺口102可以具有多个，每一侧边所在芯片边缘区域至少具有一个缺口102，则每一侧边所在边缘区域至少具有一个保护膜105；又例如，缺口104也可以沿芯片102的周向环设一圈，则缺口104中的保护膜105也可以沿芯片102的周向环设一圈。
35.参考图3，在一些实施例中，缺口104的内壁面可以为斜切面。参考图1及图2，在一些实施例中，缺口104的内壁面可以由与第三面30连接的侧面和与侧面连接的底面构成，侧面与底面之间的角度可以大于或等于90
°
。在一些实施例中，缺口104的内壁面也可以由与第三面30连接的侧面、与该侧面连接的底面以及与该底面连接的另一侧面构成。本公开实施例并不构成对缺口104的形状的限制。
36.保护膜105的材料为绝缘材料，以隔离导线106和与该导线106键合的芯片102的边缘区域。在一些实施例中，保护膜105的材料可以为uv固化材料或者热固化材料，uv固化材料或者热固化材料的绝缘性能较好，能够隔离导线106和该导线106键合的芯片102的边缘区域。例如，保护膜105的材料可以为pi(polyimide，聚酰亚胺)材料或者pdms(聚二甲基硅
氧烷，polydimethylsiloxane)、酚醛树脂、脲醛树脂、三聚氰胺树脂、不饱和聚酯树脂、环氧树脂、有机硅树脂或者聚氨酯。此外，形成由uv固化材料或者热固化材料构成的保护膜105的方法包括：在缺口104中填充保护膜105，对保护膜105进行预固化，以使保护膜105具有一定的粘性，能够黏附导线106，从而固定导线106的走向，且通过预固化降低保护膜105的流动性能，以使保护膜105能够固定于缺口104中。
37.保护膜105的侧面与芯片102的侧面可以齐平。在一些实施例中，保护膜105的顶面可以不高于第三面30，以避免保护膜105的厚度过大，增加芯片102与芯片102之间的高度。在一些实施例中，保护膜105的顶面也可以高于第三面30，保护膜105高于第三面30部分的厚度可以为更好的保护、黏附或固定金属引线、甚至支上方的芯片102。
38.在一些实施例中，缺口104中的保护膜105的厚度与芯片102的厚度比值可以为1/2～2/3，例如，比值可以为0.5、0.52、0.63或者0.66，在此厚度比值范围内，可以避免保护膜105的厚度过小，以避免保护膜105的隔离效果较差；又可以避免保护膜105的厚度过大，以避免保护膜105压缩导线106的空间，来避免导线106与该导线106上方的芯片102接触，且减小保护膜105对封装结构的体积的影响。
39.参考图2，在一些实施例中，保护膜105还可以覆盖第三面30，且第三面30上的保护膜105的厚度小于缺口104中的保护膜105的厚度，也即，在形成保护膜105的过程中，可以使保护膜105填充满缺口104并覆盖第三面30的表面，以保证缺口104被保护膜105填充满，从而在预固化保护膜105之后，缺口104中的保护膜105的厚度不会过小，以避免缺口104中保护膜105厚度过小而导致隔离效果不佳，保证保护膜105的隔离效果并保证保护膜105与导线106之间接触性能较好，且第三面30上的保护膜105还可以用于黏附相邻芯片102。
40.在一些实施例中，一个保护膜105可以与至少一根导线106对应设置，即至少一根导线106横跨在一个缺口104中的保护膜105的上方，一个保护膜105可以对横跨在该保护膜105上方的至少一根导线102起到隔离作用。
41.在一些实施例中，导线106邻近芯片102的部分可以位于缺口中的保护膜105内，以加强保护膜105与导线106之间接触的牢固程度；其中，可以先将导线106的一端与第二焊盘103键合，然后在缺口104中形成保护膜105，并沿导线106的预设走向将导线106邻近芯片102的部分设置于保护膜105内。在一些实施例中，导线106邻近芯片102的部分也可以与缺口105中保护膜105远离第三面30的表面接触。
42.在垂直于第三面30的方向上，导线106的最高点与邻近导线106的第三面30之间的距离可以为10um～100um，也即，在垂直于第三面30的方向上，导线106最高点和该导线106键合的第三面30之间的距离可以为10um～100um，例如，距离可以为10um、20um、47um、65um、84um或者100um，其中，可以通过调整保护膜105的厚度来调整导线106的最高点与邻近导线106的第三面30之间的距离，在此距离范围内，以降低导线106与相邻的第三面30和第四面40接触的可能性。
43.导线106由导电材料形成，例如，导线106的材料可以为钨、铜、铝、银、金等金属材料。可以采用引线键合(wire bonding)工艺使得导线106和芯片102以及基板100键合。
44.参考图1，在一些实施例中，封装结构还可以包括黏附层107，黏附层107设置于相邻芯片102之间、以及基板100与邻近基板100的芯片102之间，用于黏附相邻芯片102以及基板100与邻近基板100的芯片102，且黏附层能够避免相邻芯片101或者芯片102与基板100之
间发生磕碰或磨损，从而对芯片进行保护。
45.在一些实施例中，在芯片的第三面30以及基板100的第一面10上涂覆有保护膜105，黏附层107位于保护膜105与第四面40之间以及基板100与邻近基板100的芯片102之间。
46.参考图2，在一些实施例中，也可以直接用保护膜105黏附相邻芯片102，并在基板100与邻近基板100的芯片102之间设置有黏附层107，起到对芯片102的保护作用。
47.封装结构还可以包括塑封层(未图示)，塑封层位于基板上，且包裹叠层结构以及导线106。其中，塑封层的材料可以包括树脂(例如，环氧树脂塑封料)或者氧化硅。采用塑封层对整个封装结构进行塑封的步骤包括：向封装结构注入融化后的塑封材料；加热塑封层材料以使塑封层材料硬化成型，形成塑封层。由于保护膜105可以固定导线106的走向，保证各导线106之间走向、位置以及形态的一致性，从而提高导线在对封装结构进行塑封处理时的整体的抗冲击能力，以抗击融化后的塑封材料带来的冲击，提高封装结构的可靠性。
48.上述公开实施例提供的封装结构，通过在芯片102边缘区域的缺口104内填充有保护膜105，保护膜105与导线106邻近芯片102的部分固定接触，能够降低导线106与相邻芯片102接触的可能性，来避免由于导线与相邻芯片接触导致的漏电或者短路问题，且保护膜105可以固定导线106的走向，以提高各导线106位置、形态及走向的一致性，从而提高导线106在对封装结构进行塑封处理时的整体的抗冲击能力，以抗击塑封处理过程中融化后的塑封材料带来的冲击，提高封装结构的可靠性。
49.相应的，本公开另一实施例还提供一种封装结构的封装方法，由本公开另一实施例提供的封装结构的封装方法可以制成前述实施例提供的封装结构。以下将结合附图对本公开另一实施例提供的封装结构的封装方法进行详细说明，与前一实施例相同或者相应的部分，可参考前述实施例的相应说明，以下将不做详细赘述。图4为本公开另一实施例提供的一种封装结构的封装方法对应的流程图，图5为本公开另一实施例提供的一种晶圆的俯视图，图6至图15为本公开另一实施例提供的一种封装结构的封装方法各步骤对应的结构示意图，其中，图6至图15为沿图5中aa1剖面的剖视图。
50.参考图4至图6，步骤s100，提供晶圆200，晶圆200包括多个芯片区201以及位于相邻芯片区201之间的划片道区域202，划片道区域202沿预设方向延伸，晶圆具有相对的第三面30和第四面40。第三面上形成有第二焊盘103。
51.芯片区201用于形成芯片。芯片可以为逻辑芯片。例如，逻辑芯片可以是中央处理单元芯片、图形处理单元芯片或应用处理器芯片。在一些实施例中，芯片还可以为存储芯片，存储芯片包括易失性存储器半导体芯片，易失性存储器半导体芯片可以为动态随机存取存储器或静态随机存取存储器，非易失性存储器半导体芯片可以为相变随机存取存储器、磁阻式随机存取存储器、铁电随机存取存储器或电阻式随机存取存储器。在一些实施例中，芯片还可以为闪存，例如，nand闪存。芯片区具有相对的第三面30和第四面40，第三面30上设置有第二焊盘103，芯片区201可以包括基底(未图示)以及位于基底上的功能层(未图示)，功能层可以由交替设置的导电层和介质层构成，功能层的顶面为第三面30，基底远离功能层的底面为第四面40，功能层用于形成半导体元件。第二焊盘103的材料可以为钨、钴、铜、钛、钽、铝、氮化钛、氮化钽、镍、硅化物、金属合金或其任何组合。
52.划片道区域202可以环绕芯片区201设置，后续步骤可以沿划片道区域202分割晶
圆200为多个芯片。在一些实施例中，划片道区域202上可以设置有电子元件，例如，电子元件可以为测试结构、保护结构等。
53.参考图4及图7，步骤s101，沿划片道区域202对晶圆200进行第一次开槽，以形成第一沟槽203，第一沟槽203深度小于晶圆200的厚度，第一沟槽203侧壁与第三面30相连。
54.其中，第一沟槽203的宽度可以不大于相邻芯片区201之间的划片道区域202的宽度。第一沟槽203侧壁与芯片区201的功能层的顶面连接；在进行第一次开槽步骤中，由芯片区201的顶面朝向基底方向开槽，第一沟槽203的最大深度可以不大于功能层的厚度，有利于后续芯片密封圈(seal ring)设置，密封圈后续可设置于填充有保护膜的缺口上方，同时保护芯片区，降低芯片整体应力。在沿芯片区201的厚度方向上，第一沟槽203的最大高度可以不大于10um，例如，高度可以为10um、9.7um、8.3um、7.1um或者5.2um。第一次开槽采用的工艺可以为机械晶圆切割工艺、激光切割工艺或者刻蚀工艺。
55.在一些实施例中，第一沟槽203可以环绕芯片区201设置，后续相应形成的缺口也环绕芯片区201设置。在一些实施例中，芯片区201垂直于晶圆200厚度方向的面可以包括但不限于四边形、五边形、六边形圆形或椭圆形；以芯片区201垂直于晶圆200厚度方向的面矩形为例，芯片区可以包括依次相连的第一侧边、第二侧边、第三侧边和第四侧边，第一沟槽203可以靠近芯片区的至少一个侧边设置；例如，第一沟槽203可以靠近其中一个侧边、两个侧边、三个侧边或四个侧边设置，其中，第一沟槽203可以绕相邻两个侧边设置，或者每一侧边设置有至少一个第一沟槽203。第一沟槽203的位置设置与后续形成的导线位置有关，本公开实施例并不构成对第一沟槽203的位置的限制。
56.在沿晶圆200的厚度方向上，第一沟槽203的剖面形状可以为三角形、矩形或者梯形。
57.参考图4、图12至图13，步骤s102，沿划片道区域202对晶圆200进行第二次开槽，以形成与第一沟槽203相连通的第二沟槽204，并分割晶圆200的多个芯片区201为多个芯片102，且芯片102的边缘区域具有由第一沟槽203和第二沟槽204构成的缺口104，缺口104连接第三面30。
58.第二次开槽采用的工艺可以为机械晶圆切割工艺、激光切割工艺或者刻蚀工艺。经第二次开槽后，晶圆200的芯片区201被分割为多个芯片102，晶圆200的第三面30作为芯片102的第三面，晶圆200的第四面40作为芯片的第四面。其中，每一芯片区201的功能层及基底构成相应芯片102的功能层及基底，第三面30为功能层的顶面，第四面40为基底远离功能层的底面。
59.在沿晶圆200的厚度方向上，第二沟槽203的剖面形状可以为三角形、矩形或者梯形。形成的缺口104的形状与第一沟槽203和第二沟槽204的形状有关。在一些实施例中，缺口104的内壁面可以为斜切面。在一些实施例中，相应形成的缺口104的内壁面可以由与第三面30连接的侧面和与侧面连接的底面构成，侧面与底面之间的角度可以大于或等于90
°
。
60.后续步骤还包括在缺口中填充保护膜，并形成导线，导线的一端与第二焊盘103固定；参考图8至图9，在形成第二沟槽204之前，可以形成初始保护膜205，初始保护膜填充满第一沟槽203，且覆盖与第一沟槽203侧壁相连的晶圆表面，也即芯片102的第三面30，通过在第三面30上形成有初始保护膜205，来降低在第二次开槽对晶圆造成的损伤；对初始保护膜205进行预固化处理，以降低初始保护膜的流动性能，提高初始保护膜205与第一沟槽之
间接触的牢固性，并使初始保护膜205具有一定粘性，从而由初始保护膜205制成的保护膜具有一定粘性，能够黏附导线，预固化初始保护膜后，初始保护膜的表面部分固化，初始保护膜内部固化程度较低，有一定保形强度，便于导线进入胶体中；在形成第二沟槽204步骤中，去除第二沟槽204正对位置的初始保护膜205，位于缺口内的剩余的初始保护膜205作为保护膜，位于晶圆200表面上的初始保护膜205可以在后续形成叠层结构步骤中，用于黏附处于相邻层的芯片。
61.其中，初始保护膜205的材料可以为uv固化材料或者热固化材料，uv固化材料或者热固化材料的绝缘性能较好，能够隔离后续形成的导线和该导线键合的芯片的边缘区域。例如，初始保护膜205的材料可以为pi材料或者pdms、酚醛树脂、脲醛树脂、三聚氰胺树脂、不饱和聚酯树脂、环氧树脂、有机硅树脂或者聚氨酯。
62.形成初始保护膜205的步骤中，第三面30上的初始保护膜205覆盖第二焊盘103；形成初始保护膜205之前，还可以包括：形成保护层(未图示)，保护层覆盖第二焊盘103，以避免第二焊盘103被初始保护膜205黏附，在后续形成导线的步骤中，需刻蚀去除第二焊盘103上的保护层以及初始保护膜，以露出第二焊盘103，便于后续步骤中导线与第二焊盘进行键合，并可在导线与第二焊盘键合后，向导线与第二焊盘键合区域填充保护膜材料，来保护导线与第二焊盘的键合。保护层的材料可以为氧化硅、氮化硅或者氮氧化硅中的至少一种。在一些实施例中，形成初始保护膜205的步骤中，第三面30上的初始保护膜205顶面低于第二焊盘的顶面，便于后续步骤中导线与第二焊盘进行键合。
63.在一些实施例中，初始保护膜205也可以只填充第一沟槽204；其中，由于对初始保护膜205进行预固化处理后，初始保护膜205的体积会收缩，在沿晶圆200的厚度方向上，可以设置初始保护膜205的厚度大于或等于第一沟槽204的深度，以避免预固化后的初始保护膜205厚度太小而无法黏附到导线。
64.参考图4、图10及图14，步骤s103，在缺口104中填充保护膜105，并形成导线106，导线106的一端与第二焊盘103相固定，且导线106邻近芯片102的部分与保护膜105固定接触。
65.其中，通过引线键合工艺以使导线106的一端与第二焊盘103相固定。导线106的材料可以为钨、铜、铝、银、金等金属材料。形成保护膜105的步骤可以包括：形成保护膜105，并对保护膜105进行预固化，以降低保护膜105的流动性能，提高保护膜105与缺口之间接触的牢固性，并使保护膜105具有一定粘性，从而保护膜105能够黏附导线，预固化保护膜后，保护膜的表面部分固化，保护膜内部固化程度较低，有一定保形强度，便于调节导线的走向，使得导线邻近芯片的部分能够位于保护膜内。可以通过调节预固化时间来调节保护膜的固化率，进行预固化后的保护膜105的固化率可以为50％～70％，例如，固化率可以50％、54.5％、61％、66％或者70％，在此范围内，能够保证预固化后保护膜105具有一定粘性，且保护膜105与缺口104之间接触较牢固。
66.保护膜105的材料可以为uv固化材料或者热固化材料，uv固化材料或者热固化材料的绝缘性能较好，能够隔离后续形成的导线和该导线键合的芯片的边缘区域。例如，保护膜105的材料可以为pi材料或者pdms、酚醛树脂、脲醛树脂、三聚氰胺树脂、不饱和聚酯树脂、环氧树脂、有机硅树脂或者聚氨酯。
67.在一些实施例中，在缺口104中填充保护膜105，并形成导线106的步骤可以包括：先形成导线106，并将导线106的一端固定于第二焊盘103上；在形成导线106之后，形成保护
膜105，以在形成保护膜105的步骤中，沿导线106的预设走向，将导线106邻近芯片102的部分设置于保护膜105内，以加强保护膜105与导线106之间接触的牢固程度。
68.在一些实施例中，也可以先形成保护膜105；在形成保护膜105之后，形成导线106，并将导线106的一端固定于第二焊盘103上。
69.参考图4、图11及图15，步骤s104，提供基板100，基板100具有相对的第一面10和第二面20，第一面10上具有第一焊盘101。
70.基板100可以是印刷电路板(pcb，printed circuit board)，可以是刚性pcb或柔性pcb。基板100的材料可以包括双马来酰亚胺三嗪(bt)树脂、fr-4(由玻璃纤维编织布与阻燃的环氧树脂粘合剂组成的复合材料)、陶瓷、玻璃、塑料、带、膜或其它支撑材料中的一种或多种组合。在一些实施例中，基板100表面的面积大于封装结构中其他部件表面的面积。因此，封装结构的整体尺寸取决于基板100的尺寸，封装结构的长度大于或等于基板100的长度，封装结构的宽度大于或等于基板100的宽度。
71.第一焊盘101的材料可以为钨、钴、铜、钛、钽、铝、氮化钛、氮化钽、镍、硅化物、金属合金或其任何组合。
72.参考图4、图11及图15，步骤s105，将多个芯片102堆叠于第一面10上，且芯片102的第四面40朝向基板100，多个芯片102间隔设置并构成叠层结构。
73.其中，相邻芯片102之间可以通过黏附层107粘结，且黏附层107还位于基板100与邻近基板100的芯片之间，以黏附基板100和芯片102，避免相邻芯片101或者芯片102与基板100之间发生磕碰或磨损，从而对芯片进行保护。在一些实施例中，前述步骤还在第三面30上设置有保护膜105，相邻芯片102之间可以不设置黏附层107，用第三面上的保护膜105来黏附相邻芯片102，并在基板100与邻近基板100的芯片102涂覆保护膜105，起到对芯片102的保护作用。
74.参考图4、图11及图15，步骤s106，进行引线键合工艺，将导线106另一端固定于第一焊盘101上。
75.进行引线键合工艺步骤中，还可以利用引线键合工艺提供的温度，对保护膜105进行再固化处理，以使导线106邻近芯片102部分位于保护膜105内且提高保护膜105的固化率。
76.在一些实施例中，前述步骤可以先形成保护膜105，在形成保护膜105之后，形成导线106，并将导线106的一端固定于第二焊盘103上；其中，将导线106的一端固定于第二焊盘103上的步骤，可以与将导线106另一端固定于第一焊盘101上同步进行，有利于降低工艺复杂度，降低工艺成本。
77.后续步骤还可以包括形成塑封层(未图示)，塑封层位于基板上，且包裹叠层结构以及导线106。采用塑封层对整个封装结构进行塑封的具体步骤可以包括：向封装结构注入融化后的塑封材料；加热塑封层材料以使塑封层材料硬化成型，形成塑封层。由于保护膜105可以固定导线106的走向，保证各导线106之间走向、位置以及形态的一致性，从而提高导线在对封装结构进行塑封处理时的整体的抗冲击能力，以抗击融化后的塑封材料带来的冲击，提高形成的封装结构的可靠性。其中，塑封层的材料可以包括树脂(例如，环氧树脂塑封料)或者氧化硅。
78.上述公开实施例提供的封装结构的封装方法，可以在形成缺口104内的保护膜105
之前，先形成导线106，并将导线106一端固定于第二焊盘103上，以在形成保护膜105的步骤中，沿导线106的预设走向，将导线106邻近芯片102的部分设置于保护膜105内，从而能够加强保护膜105与导线106之间接触的牢固程度，且在将导线106的另一端固定于第一焊盘101上的步骤中，还可以进一步固化保护膜105，加强保护膜105与导线106之间的接触牢固程度；或者，可以在形成保护膜105之后，形成导线106，并在同一引线键合工艺步骤中，将导线106一端固定于第二焊盘103的上，并将导线106的另一端固定在第一焊盘101上，导线106与保护膜106接触，有利于降低工艺复杂度，降低工艺成本，且在采用引线键合工艺将导线106的两端固定于第一焊盘101和第二焊盘103的步骤中，还可以进一步固化保护膜105，加强保护膜105与导线106之间的接触牢固程度。本公开实施例提供的封装结构的封装方法，通过保护膜105固定导线106，能够降低导线106与相邻芯片102接触的可能性，来避免由于导线与相邻芯片接触导致的漏电或者短路问题。
79.本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各种改动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。

技术特征：
1.一种封装结构，其特征在于，包括：基板，所述基板具有相对的第一面和第二面，所述第一面上具有第一焊盘；叠层结构，位于所述第一面上，所述叠层结构包括朝向远离所述基板方向堆叠设置且相间隔的多个芯片，所述芯片具有相对的第三面和第四面，所述第三面背离所述基板，所述第三面具有第二焊盘，所述芯片的边缘区域具有缺口，所述缺口由所述第三面所处平面延伸至所述芯片中；保护膜，所述保护膜位于所述缺口中；导线，所述导线的一端与所述第二焊盘相接触，所述导线的另一端与所述第一焊盘相接触，所述导线邻近所述芯片的部分还与所述保护膜固定接触。2.根据权利要求1所述的封装结构，其特征在于，所述导线邻近所述芯片的部分位于所述保护膜内。3.根据权利要求1所述的封装结构，其特征在于，所述保护膜的顶面不高于所述第三面。4.根据权利要求1所述的封装结构，其特征在于，所述保护膜还覆盖所述第三面，且所述第三面上的所述保护膜的厚度小于所述缺口中的所述保护膜的厚度。5.根据权利要求1所述的封装结构，其特征在于，所述缺口的内壁面为斜切面，或者，所述缺口的内壁面由与所述第三面连接的侧面和与所述侧面连接的底面构成，所述侧面与所述底面之间的角度大于或等于90
°
。6.一种封装结构的封装方法，其特征在于，包括：提供晶圆，所述晶圆包括多个芯片区以及位于相邻所述芯片区之间的划片道区域，所述划片道区域沿预设方向延伸，所述晶圆具有相对的第三面和第四面，所述第三面上形成有第二焊盘；沿所述划片道区域对所述晶圆进行第一次开槽，以形成第一沟槽，所述第一沟槽深度小于所述晶圆的厚度，所述第一沟槽侧壁与所述第三面相连；沿所述划片道区域对所述晶圆进行第二次开槽，以形成与所述第一沟槽相连通的第二沟槽，并分割所述晶圆的多个所述芯片区为多个芯片，且所述芯片的边缘区域具有由所述第一沟槽和所述第二沟槽构成的缺口，所述缺口连接所述第三面；在所述缺口中填充保护膜，并形成导线，所述导线的一端与所述第二焊盘相固定，且所述导线邻近所述芯片的部分与所述保护膜固定接触；提供基板，所述基板具有相对的第一面和第二面，所述第一面上具有第一焊盘；将多个所述芯片堆叠于所述第一面上，且所述芯片的所述第四面朝向所述基板，多个所述芯片间隔设置并构成叠层结构；进行引线键合工艺，将所述导线另一端固定于所述第一焊盘上。7.根据权利要求6所述的封装结构的封装方法，其特征在于，在所述缺口中填充所述保护膜，并形成所述导线的步骤包括：先形成所述导线，并将所述导线的一端固定于所述第二焊盘上；在形成所述导线之后，形成所述保护膜。8.根据权利要求6所述的封装结构的封装方法，其特征在于，形成所述保护膜的步骤包括：在形成所述第二沟槽之前，形成初始保护膜，所述初始保护膜填充满所述第一沟槽，且覆盖与所述第一沟槽侧壁相连的所述晶圆表面；对所述初始保护膜进行预固化处理；
在形成所述第二沟槽步骤中，去除所述第二沟槽正对位置的所述初始保护膜，位于所述缺口内的剩余的所述初始保护膜作为所述保护膜。9.根据权利要求8所述的封装结构的封装方法，其特征在于，在形成所述初始保护膜之前，还包括：形成保护层，所述保护层覆盖所述第二焊盘。10.根据权利要求6所述的封装结构的封装方法，其特征在于，所述进行引线键合工艺步骤中，还对所述保护膜进行再固化处理，以使所述导线邻近所述芯片部分位于所述保护膜内且提高所述保护膜的固化率。

技术总结
本公开实施例提供一种封装结构及封装结构的封装方法，封装结构包括：基板，基板具有相对的第一面和第二面，第一面上具有第一焊盘；叠层结构，位于第一面上，叠层结构包括朝向远离基板方向堆叠设置且相间隔的多个芯片，芯片具有相对的第三面和第四面，第三面背离基板，第三面具有第二焊盘，芯片的边缘区域具有缺口，缺口由第三面所处平面延伸至芯片中；保护膜，保护膜位于缺口中；导线，导线的一端与第二焊盘相接触，导线的另一端与第一焊盘相接触，导线邻近芯片的部分还与保护膜固定接触。本公开实施例至少有利于降低封装结构出现漏电或短路的可能性。短路的可能性。短路的可能性。


技术研发人员：庄凌艺 刘莹
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2023.06.28
技术公布日：2023/9/9