可调谐的低速时钟占空比偏斜修调电路及方法、计时电路与流程

1.本发明涉及时钟芯片设计技术领域，尤其涉及一种可调谐的低速时钟占空比偏斜修调电路及方法、计时电路。


背景技术：

2.低速时钟在模拟电路中有较为普遍的应用，其简单的机构较低的功耗使得可应用在对时钟信号要求不高的电路中，例如直流变换器（dc/dc）等模块中。
3.发明专利cn110830009b公开了一种多路dc/dc转换器的控制装置和方法，涉及电子控制技术领域，该装置包括：pwm模块和第一数量个延时模块，pwm模块的第二数量个输出端中的每个输出端分别与第一数量个延时模块中的第三数量个延时模块串联，pwm模块的第二数量个输出端中的每个输出端、第一数量个延时模块中的每个延时模块的输出端分别与多路dc/dc转换器的第四数量个开关连接，pwm模块，用于输出第二数量个频率相同、相位不同的时钟信号，延时模块，用于对与延时模块串联的pwm模块的输出端输出的时钟信号进行延时，以获取延时信号。
4.发明专利cn102739248b公开了一种时钟信号生成电路，其目的在于提供一种从电源接通时刻起高速起动且即使产生外部干扰也能继续时钟信号的生成的时钟信号生成电路。在本发明中，在分别生成低速时钟信号和高速时钟信号时，将在成为高速时钟信号的振荡源的第1振荡电路中生成的第1振荡时钟信号作为上述高速时钟信号进行输出。此外，在从成为低速时钟信号的振荡源的第2振荡电路送出第2振荡时钟信号的情况下，将该第2振荡时钟信号作为上述低速时钟信号进行输出，另一方面，在没有送出第2振荡时钟信号的情况下，将对上述第1振荡时钟信号进行分频后的分频时钟信号作为低速时钟信号进行输出。
5.发明专利cn105245203b公开了一种高精度低速时钟占空比检测系统及方法，其中包括同步单元，对异步输入的占空比信号进行同步处理，并将处理结果输出至脉冲转换单元；脉冲转换单元，对输入的占空比信号进行脉冲转换；频率判断单元，将输入的占空比信号分为高频信号和低频信号；占空比采样单元，根据输入的占空比信号是高频信号还是低频信号，对占空比信号进行采样；除法器，获取占空比值，并输出；以及时钟分频单元，给系统提供时钟信号。
6.然而，时钟信号通过驱动电路或者逻辑电路后，其占空比很大概率发生偏斜。如图1所示，在模拟电路中的计时电路中，通常采用振荡器（osc）产生一个三角波，这个三角波经过数字逻辑门电路（logic）从而产生一个时钟方波信号，再经过n级驱动电路（drivers）之后，时钟信号的占空比会产生较大的偏斜（例如，50%的占空比下降至30%，甚至出现消失），此时再将时钟送到直流变换器（dc/dc）作为时钟信号，则会大大影响直流变换器（dc/dc）的工作状态和性能。


技术实现要素：

7.为了解决上述问题，本发明提出一种可调谐的低速时钟占空比偏斜修调电路及方
法、计时电路，可任意改变偏斜修调的比例和强度，以得到理想的占空比。
8.本发明采用的技术方案如下：一种可调谐的低速时钟占空比偏斜修调电路，包括可变比例电流镜、比较器、反相器、驱动模块、pmos开关管、第一nmos开关管、第二nmos开关管和电容器，其中：所述可变比例电流镜的信号输入端接入控制信号，信号输出端连接pmos开关管的栅极，所述pmos开关管的源极接入工作电压，漏极连接第一nmos开关管的源极、比较器的同相输入端和电容器的第一端；所述第一nmos开关管的栅极接入时钟输入信号clk_pre，漏极与电容器的第二端均接地；所述比较器的反相输入端接入参考电压v
ref
，信号输出端连接反相器的信号输入端和第二nmos开关管的源极，所述第二nmos开关管的栅极也接入时钟输入信号clk_pre，且漏极接地；所述反相器的信号输出端连接驱动模块的信号输入端，所述驱动模块的信号输出端输出经过修调占空比的时钟输出信号clk_out。
9.进一步地，当时钟输出信号clk_out的占空比不等于目标值时，通过预设方法调整占空比至目标值，所述预设方法包括调整比较器的参考电压v
ref
。
10.进一步地，所述预设方法还包括调整可变比例电流镜的比例系数。
11.进一步地，所述预设方法还包括调整pmos开关管输出的电流。
12.进一步地，当时钟输出信号clk_out的占空比小于目标值时，通过增加比较器的参考电压v
ref
、减小可变比例电流镜的比例系数或减小pmos开关管输出的电流来增加高电平时间，从而增大占空比，其中增加的高电平时间为：t
on_add
=c1*v
ref
/(n*i1)式中，c1为电容器的电容，n为可变比例电流镜的比例系数，i1为pmos开关管输出的电流。
13.一种可调谐的低速时钟占空比偏斜修调方法，包括以下步骤：s1. 当时钟输入信号clk_pre为高电平时，第一nmos开关管和第二nmos开关管导通，将比较器的信号输出端接地，使得此时驱动模块输出的时钟输出信号clk_out为高电平；s2. 当时钟输入信号clk_pre变为低电平时，将第一nmos开关管和第二nmos开关管关闭，则电容器的电荷开始逐渐积累，导致比较器的同相端电压v1逐渐上升，但仍然小于反相端的参考电压v
ref
，故此时时钟输出信号clk_out仍然为高电平；当比较器的同相端电压v1升高到超过参考电压v
ref
时，比较器输出变为高电平，时钟输出信号clk_out变为低电平，直到时钟输入信号clk_pre再变为高电平；s3. 判断时钟输出信号clk_out的占空比是否等于目标值，若等于，则重复步骤s1和步骤s2；否则，通过预设方法使占空比等于目标值，所述预设方法包括调整比较器的参考电压v
ref
，再重复步骤s1和步骤s2。
14.进一步地，步骤s3中，所述预设方法还包括调整可变比例电流镜的比例系数。
15.进一步地，步骤s3中，所述预设方法还包括调整pmos开关管输出的电流。
16.进一步地，当时钟输出信号clk_out的占空比小于目标值时，通过增加比较器的参考电压v
ref
、减小可变比例电流镜的比例系数或减小pmos开关管输出的电流来增加高电平
时间，从而增大占空比，其中增加的高电平时间为：t
on_add
=c1*v
ref
/(n*i1)式中，c1为电容器的电容，n为可变比例电流镜的比例系数，i1为pmos开关管输出的电流。
17.一种计时电路，包括上述低速时钟占空比偏斜修调电路，还包括振荡器、数字逻辑门电路、多级驱动电路、直流变换器，所述振荡器、数字逻辑门电路、多级驱动电路、低速时钟占空比偏斜修调电路和直流变换器依次电连接。
18.本发明的有益效果在于：本发明的低速时钟占空比偏斜修调电路及方法、计时电路，可通过多种方法来改变占空比修调的比例和强度，例如调整比较器的参考电压、可变比例电流镜的比例系数或pmos开关管输出的电流等，最终得到理想的占空比。
附图说明
19.图1是时钟信号占空比产生偏斜的计时电路原理图。
20.图2是本发明实施例1的低速时钟占空比偏斜修调电路原理图。
21.图3是本发明实施例2的计时电路原理图。
22.附图说明：osc-振荡器，logic-数字逻辑门电路，drivers-多级驱动电路，trimming-占空比偏斜修调电路，dc/dc-直流变换器，duty-占空比；cm-可变比例电流镜，comp-比较器，inv-反相器，driver-驱动模块，nmos1-第一开关管，nmos2-第二开关管，pmos-第三开关管，c1-电容器，v1-比较器同相端电压。
具体实施方式
23.为了对本发明的技术特征、目的和效果有更加清楚的理解，现说明本发明的具体实施方式。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
24.实施例1如图1所示，在模拟电路中的计时电路中，通常采用振荡器osc产生一个三角波，这个三角波经过数字逻辑门电路logic从而产生一个时钟方波信号，再经过n级驱动电路drivers之后，时钟信号的占空比会产生较大的偏斜（例如，50%的占空比下降至30%，甚至出现消失），此时再将时钟送到直流变换器dc/dc作为时钟信号，则会大大影响直流变换器dc/dc的工作状态和性能。
25.因此，本实施例提供了一种可调谐的低速时钟占空比偏斜修调电路，如图2所示，包括可变比例电流镜cm、比较器comp、反相器inv、驱动模块driver、第一开关管nmos1、第二开关管nmos2、第三开关管pmos和电容器c1，具体说明如下。
26.图2中涉及的信号、电压等变量包括：时钟输入信号clk_pre，时钟输出信号clk_out，控制信号control《1:n》，控制电压v
control
，比较器同相端电压v1，增加的高电平时间t
on_add
。
27.可变比例电流镜cm为电流复制比例可调的镜像恒流源，用于根据控制信号control《1:n》对输入电流按比例系数n进行复制，产生偏置电流n*i1。可变比例电流镜cm的信号输入端接入控制信号，信号输出端连接第三开关管pmos的栅极，第三开关管pmos的源极接入工作电压，漏极连接第一开关管nmos1的源极、比较器comp的同相输入端和电容器c1的第一端。
28.第一开关管nmos1的栅极接入时钟输入信号clk_pre，漏极与电容器c1的第二端均接地。比较器comp的反相输入端接入参考电压v
ref
，信号输出端连接反相器inv的信号输入端和第二开关管nmos2的源极，第二开关管nmos2的栅极也接入时钟输入信号clk_pre，且漏极接地；反相器inv的信号输出端连接驱动模块driver的信号输入端，驱动模块driver的信号输出端输出经过修调占空比的时钟输出信号clk_out。
29.相应地，本实施例还提供了一种可调谐的低速时钟占空比偏斜修调方法，包括以下步骤：s1. 当时钟输入信号clk_pre为高电平时，第一开关管nmos1和第二开关管nmos2导通，将比较器comp的信号输出端接地，使得此时驱动模块driver输出的时钟输出信号clk_out为高电平；s2. 当时钟输入信号clk_pre变为低电平时，将第一开关管nmos1和第二开关管nmos2关闭，则电容器c1的电荷开始逐渐积累，导致比较器comp的同相端电压v1逐渐上升，但仍然小于反相端的参考电压v
ref
，故此时时钟输出信号clk_out仍然为高电平；当比较器comp的同相端电压v1升高到超过参考电压v
ref
时，比较器comp输出变为高电平，时钟输出信号clk_out变为低电平，直到时钟输入信号clk_pre再变为高电平；s3. 判断时钟输出信号clk_out的占空比是否等于目标值，若等于，则重复步骤s1和步骤s2；否则，通过预设方法使占空比等于目标值，再重复步骤s1和步骤s2。
30.优选地，步骤s3中，该预设方法包括调整比较器comp的参考电压v
ref、
可变比例电流镜cm的比例系数或第三开关管pmos输出的电流。
31.优选地，当时钟输出信号clk_out的占空比小于目标值时，通过增加比较器comp的参考电压v
ref
、减小可变比例电流镜cm的比例系数或减小第三开关管pmos输出的电流来增加高电平时间，从而增大占空比，其中增加的高电平时间为：t
on_add
=c1*v
ref
/(n*i1)式中，c1为电容器c1的电容，n为可变比例电流镜cm的比例系数，i1为第三开关管pmos输出的电流。
32.实施例2本实施例在实施例1的基础上：如图3所示，本实施例提供了一种计时电路，包括实施例1的占空比偏斜修调电路trimming，还包括振荡器osc、数字逻辑门电路logic、多级驱动电路drivers、直流变换器dc/dc，振荡器osc、数字逻辑门电路logic、多级驱动电路drivers、占空比偏斜修调电路trimming和直流变换器dc/dc依次电连接。
33.本实施例在时钟信号clk经过多级驱动电路drivers后的输出端增加了一个占空比偏斜修调电路trimming，可通过占空比偏斜修调电路trimming的电压控制信号改变其修调的比例和强度，以使占空比最终达到预期值。
34.需要说明的是，对于前述的方法实施例，为了简便描述，故将其表述为一系列的动作组合，但是本领域技术人员应该知悉，本技术并不受所描述的动作顺序的限制，因为依据本技术，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本技术所必须的。

技术特征：
1.一种可调谐的低速时钟占空比偏斜修调电路，其特征在于，包括可变比例电流镜、比较器、反相器、驱动模块、pmos开关管、第一nmos开关管、第二nmos开关管和电容器，其中：所述可变比例电流镜的信号输入端接入控制信号，信号输出端连接pmos开关管的栅极，所述pmos开关管的源极接入工作电压，漏极连接第一nmos开关管的源极、比较器的同相输入端和电容器的第一端；所述第一nmos开关管的栅极接入时钟输入信号clk_pre，漏极与电容器的第二端均接地；所述比较器的反相输入端接入参考电压v
ref
，信号输出端连接反相器的信号输入端和第二nmos开关管的源极，所述第二nmos开关管的栅极也接入时钟输入信号clk_pre，且漏极接地；所述反相器的信号输出端连接驱动模块的信号输入端，所述驱动模块的信号输出端输出经过修调占空比的时钟输出信号clk_out。2.根据权利要求1所述的可调谐的低速时钟占空比偏斜修调电路，其特征在于，当时钟输出信号clk_out的占空比不等于目标值时，通过预设方法调整占空比至目标值，所述预设方法包括调整比较器的参考电压v
ref
。3.根据权利要求2所述的可调谐的低速时钟占空比偏斜修调电路，其特征在于，所述预设方法还包括调整可变比例电流镜的比例系数。4.根据权利要求2所述的可调谐的低速时钟占空比偏斜修调电路，其特征在于，所述预设方法还包括调整pmos开关管输出的电流。5.根据权利要求1所述的可调谐的低速时钟占空比偏斜修调电路，其特征在于，当时钟输出信号clk_out的占空比小于目标值时，通过增加比较器的参考电压v
ref
、减小可变比例电流镜的比例系数或减小pmos开关管输出的电流来增加高电平时间，从而增大占空比，其中增加的高电平时间为：t
on_add
=c1*v
ref
/(n*i1)式中，c1为电容器的电容，n为可变比例电流镜的比例系数，i1为pmos开关管输出的电流。6.一种可调谐的低速时钟占空比偏斜修调方法，应用于权利要求1所述的可调谐的低速时钟占空比偏斜修调电路，其特征在于，所述修调方法包括以下步骤：s1. 当时钟输入信号clk_pre为高电平时，第一nmos开关管和第二nmos开关管导通，将比较器的信号输出端接地，使得此时驱动模块输出的时钟输出信号clk_out为高电平；s2. 当时钟输入信号clk_pre变为低电平时，将第一nmos开关管和第二nmos开关管关闭，则电容器的电荷开始逐渐积累，导致比较器的同相端电压v1逐渐上升，但仍然小于反相端的参考电压v
ref
，故此时时钟输出信号clk_out仍然为高电平；当比较器的同相端电压v1升高到超过参考电压v
ref
时，比较器输出变为高电平，时钟输出信号clk_out变为低电平，直到时钟输入信号clk_pre再变为高电平；s3. 判断时钟输出信号clk_out的占空比是否等于目标值，若等于，则重复步骤s1和步骤s2；否则，通过预设方法使占空比等于目标值，所述预设方法包括调整比较器的参考电压v
ref
，再重复步骤s1和步骤s2。7.根据权利要求6所述的可调谐的低速时钟占空比偏斜修调方法，其特征在于，步骤s3中，所述预设方法还包括调整可变比例电流镜的比例系数。
8.根据权利要求6所述的可调谐的低速时钟占空比偏斜修调方法，其特征在于，步骤s3中，所述预设方法还包括调整pmos开关管输出的电流。9.根据权利要求6所述的可调谐的低速时钟占空比偏斜修调方法，其特征在于，当时钟输出信号clk_out的占空比小于目标值时，通过增加比较器的参考电压v
ref
、减小可变比例电流镜的比例系数或减小pmos开关管输出的电流来增加高电平时间，从而增大占空比，其中增加的高电平时间为：t
on_add
=c1*v
ref
/(n*i1)式中，c1为电容器的电容，n为可变比例电流镜的比例系数，i1为pmos开关管输出的电流。10.一种计时电路，其特征在于，包括权利要求1-5任一项所述的低速时钟占空比偏斜修调电路，还包括振荡器、数字逻辑门电路、多级驱动电路、直流变换器，所述振荡器、数字逻辑门电路、多级驱动电路、低速时钟占空比偏斜修调电路和直流变换器依次电连接。

技术总结
本发明公开了一种可调谐的低速时钟占空比偏斜修调电路及方法、计时电路，其中修调电路包括可变比例电流镜、比较器、反相器、驱动模块、PMOS开关管、第一NMOS开关管、第二NMOS开关管和电容器，可变比例电流镜的信号输入端接入控制信号，信号输出端连接PMOS开关管的栅极，PMOS开关管的源极接入工作电压，漏极连接第一NMOS开关管的源极、比较器的同相输入端和电容器的第一端；第一NMOS开关管的栅极接入时钟输入信号，比较器的反相输入端接入参考电压，反相器的信号输出端连接驱动模块的信号输入端，驱动模块的信号输出端输出经过修调占空比的时钟输出信号。本发明可调节偏斜修调比例和强度以得到预期占空比。度以得到预期占空比。度以得到预期占空比。


技术研发人员：符美明
受保护的技术使用者：成都电科星拓科技有限公司
技术研发日：2023.08.08
技术公布日：2023/9/9