基于双栅TFET的T型源区负电容异质结隧穿场效应晶体管及其制备方法

基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管及其制备方法
技术领域
1.本发明属于微电子器件技术领域，涉及一种双栅型隧穿场效应晶体管及其制备方法，具体涉及基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管及其制备方法，可用于高性能、低功耗集成电路领域的半导体器件制作。


背景技术：

2.半个多世纪以来，随着金属氧化物半导体场效应晶体管(mosfet)特征尺寸的不断缩小，其总功耗和关态泄露电流也不可避免地随之增加。同时，由于mosfet的载流子输运机制，它的亚阈值摆幅(ss)在室温下被限制在60mv/dec以上。显然，这些缺陷使得mosfet不再适应未来对于超低功耗集成电路的需求。
3.在1934年，zener等人首次提出了隧穿理论，1958年，esaki等人发现pn结二极管在正向偏压条件下出现负阻特性(参见zener c.a theory of the electrical breakdown of solid dielectrics.series a,containing papers of amathematical and physical character[j].1934,145(855):523-529.)，这正是由于带带隧穿引起的，即首次在实验上发现了带带隧穿现象。基于这个概念提出的隧穿场效应晶体管(tfet)以带间隧穿的导通机制打破了mosfet的亚阈值摆幅限制，大大降低了器件的功耗。针对铁电性薄膜“自发极化”行为的研究可以追溯至上世纪五十年代，根据铁电模型所述，铁电薄膜材料因为其特有的“自发极化”现象，在其能量-电荷和电荷-电压关系曲线中，均表现出典型的负电容效应。但是，直到2008年研究人员才提出负电容效应及ncfet的概念。发明者s.salahuddin和s.dutta认为，其主要原因是铁电薄膜中的负电容效应并不稳定(参见salahuddin s,datta s.use of negative capacitance to provide voltage amplification for low power nanoscale devices[j].nano lettes,2008,8(2):405-410.)。为解决上述“负电容存在性”问题，瑞士洛桑联邦理工学院先后于2008和2010年，通过增强的栅极总电容和栅极电压放大效应间接证明的负电容的存在(参见hoffmann m,fengler f,herzig m,et al.unveiling the double-well energy landscape in a ferroelectric layer[j].nature,2019,565:464-467.&rusu a,salvatore g,jim
é
nez d,et al.metal-ferroelectric-meta-oxide-semiconductor field effect transistor with sub-60m v/decade subthreshold swing and internal voltage amplification[c].ieee electron devices meeting(iedm),2010:395-398.)。2019年，德国namlabggmbh和西安电子科技大学先后通过实验测得的负斜率“s”形曲线，再次确认了负电容效应的存在性(参见hoffmann m,max b,mittmann t,et al.demonstration of high-speed hysteresis-free negative capacitance in ferroelectric hf0.5zr 0.5o 2[c].ieee electron devices meeting(iedm),2018:727-730.&zhou j,han g,xu n,et al.incomplete dipoles flipping produced near hysteresis-free negative capacitance transistors[j].ieee electron device letters,2018,40(2):329-332.)，目前，通过调整铁电负电容和
晶体管电容的比例，滞回窗口已经可以减小到近乎为零。而与实验图形较吻合的负电容数学模型直到2017年才出现，但模型中的数据还没有科学的测定方法(参见谭欣,翟亚红.铁电负电容晶体管的研究进展[j].材料导报,2019,33(03):433-437)，目前还处于发展完善阶段，仍需要大量的研究和探索。
[0004]
传统tfet有着开态电流低的缺点，一般比mosfet少两到三个数量级左右，这是tfet目前存在的较大问题。铁电负电容晶体管作为最新出现的一种新型低功耗，晶体管，具有非常大的潜力，在mosfet的栅上引入铁电负电容材料可以将亚阈值摆幅减小到60mv/dec以下，且在vdd大幅减小的情况下，驱动电流能维持不变，这显著降低了集成电路的功耗，使得器件尺寸可以进一步减小。最近，铁电材料被引入到隧穿场效应管(tfet)中，为研究更加陡峭的亚阈值摆幅、更高的开态电流以及更低的关态泄露电流提供了新的思路。如图2所示的器件是现有双栅tfet(dgtfet)，其双栅的结构对沟道区表现出双倍强的栅控能力，提高了器件的开态电流。然而，该结构的亚阈值摆幅特性以及开态电流并不是特别突出。因此，需要研究出一种在改善亚阈值摆幅的同时又保持高开态电流和低关态泄露电流的隧穿场效应晶体管。


技术实现要素：

[0005]
本发明为了解决现有双栅t型源区异质结tfet(t-source-hjtfet)亚阈值摆幅特性较为陡峭以及开态电流较低的技术问题，提供了基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管及其制备方法。
[0006]
本发明使用双栅t型源区工程、异质结工程以及铁电负电容工程，利用双栅隧穿场效应晶体管的栅控能力，利用mfis(金属-铁电-绝缘层-半导体)结构更容易实现稳定的电容匹配。
[0007]
利用上述工程和结构来对tfet进行整体优化，以实现从各方面提升器件性能的目标。对传统tfet的开态电流、关态泄漏电流以及亚阈值摆幅进行很大程度的改善，通过对隧穿场效应晶体管的结构优化和性能预测的研究，使tfet能够符合超低功耗集成电路的需求。
[0008]
本发明所采用的技术方案是：
[0009]
一种基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管，其特殊之处在于：
[0010]
包括t型结构的源区以及从上至下依次连接的沟道区、漏区、硅基外延层和衬底；
[0011]
所述沟道区上端中部横向设置有埋置槽，从而将沟道区分为沟道区厚端和两个沟道区薄端，漏区的厚度与沟道区厚端的厚度相等；
[0012]
所述源区的小径段结构与埋置槽结构相适配，源区的大径段厚度与沟道区厚端的厚度相等；所述源区的小径段设置在埋置槽内；
[0013]
所述源区和沟道区的左右两侧均覆盖设置有高k栅氧化层，左侧高k栅氧化层的左端和右侧高k栅氧化层的右端均设置有铁电层；
[0014]
所述源区上端设置有源极，漏区下方设置有漏极，左侧铁电层的左端和右侧铁电层的右端均设置有栅极；
[0015]
所述源区为p型掺杂或n型掺杂，沟道区的掺杂类型与源区相同，漏区的掺杂类型与源区相反；
[0016]
所述源区采用si
1-x
ge
x
制备，沟道区和漏区采用硅制备，从而在源区和沟道区之间形成si
1-x
ge
x
/si隧穿异质结，其中，x表示sige中的锗的含量，0＜x＜1。
[0017]
进一步地，所述高k栅氧化层采用高k介质材料制备，所述高k介质材料为hfo2。
[0018]
进一步地，所述铁电层采用铁电材料制备，所述铁电材料为hfsio。
[0019]
进一步地，所述铁电材料的参数α为-9.32
×
10
10
cm/f；β为3.86
×
10
18
cm5/fc2；γ为6.48
×
10
28
cm9/fc4。
[0020]
进一步地，所述源区大径段的长度为10nm，小径段的长度为40nm，厚度为10nm；
[0021]
单个所述沟道区薄端的长度为40nm，厚度为10nm，沟道区厚端长度为30nm，厚度为30nm；
[0022]
所述漏区的长度为10nm；
[0023]
所述高k栅氧化层的厚度为2nm；
[0024]
所述铁电层的厚度为4nm。
[0025]
进一步地，所述源区的掺杂浓度为1
×
10
19
cm-3
～1
×
10
20
cm-3
；
[0026]
所述沟道区的掺杂浓度为1
×
10
15
cm-3
～1
×
10
16
cm-3
；
[0027]
所述漏区的掺杂浓度为1
×
10
17
cm-3
～1
×
10
18
cm-3
。
[0028]
进一步地，所述栅极的金属功函数为4.45ev。
[0029]
进一步地，所述n型掺杂元素为砷或磷，p型掺杂元素为硼。
[0030]
本发明还提出一种上述基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管的制备方法，其特殊之处在于，包括以下步骤：
[0031]
步骤1：在衬底上方生长硅基外延层；
[0032]
步骤2：在硅基外延层的上方生长硅基沟道层，所述硅基外延层和硅基沟道层的掺杂类型相反；
[0033]
步骤3：对硅基沟道层上端中部进行纵向刻蚀，形成埋置槽；
[0034]
步骤4：从埋置槽内下端向上依次生长t型si
1-x
ge
x
层的小径段和si
1-x
ge
x
层的大径端，si
1-x
ge
x
层的掺杂类型与硅基沟道层的掺杂类型相同；
[0035]
步骤5：从上至下对t型si
1-x
ge
x
层、硅基沟道层以及硅基外延层的左右两侧进行刻蚀，形成t型源区、沟道区以及漏区；
[0036]
步骤6：再对源区、沟道区的左右两侧依次沉积高k栅介质层与铁电层；
[0037]
步骤7：分别在源区、铁电层以及漏区沉淀源极、栅极和漏极，完成晶体管的制备。
[0038]
进一步地，所述步骤1，使用化学气相外延法在衬底上方生长硅基外延层；
[0039]
步骤2中，使用化学气相外延法在硅基外延层的上方生长硅基沟道层；
[0040]
所述步骤3、步骤5中，通过反应离子刻蚀方法进行刻蚀；
[0041]
所述步骤4中，使用超高真空化学气相沉积法生长t型si
1-x
ge
x
层的小径段和si
1-x
ge
x
层的大径端；
[0042]
所述步骤6中，使用原子层沉积方法依次沉积高k栅介质层与铁电层。
[0043]
本发明的有益效果是：
[0044]
本发明中，通过设置高k栅氧化层，用于增强隧穿电流，将源区设置为t型结构，且t型结构的小径段横向埋置在沟道区内，增加了隧穿面积，有效增加隧穿电流；在左侧高k栅氧化层的左端和右侧高k栅氧化层的右端均设置铁电层，使得整个器件具有负电容效应，有
效提高了开态电流，降低了关态泄漏电流，有效改善了亚阈值特性的能力，极大减小了亚阈值摆幅，本发明通过上述结构的设置，形成mfis(金属-铁电-绝缘层-半导体)结构；
[0045]
通过设置的si
1-x
ge
x
/si隧穿异质结结构，使得源区材料的禁带宽度缩小，能够显著提高源区到沟道区的载流子带带隧穿率，增大器件开态电流，降低器件开启电压；
[0046]
综上所述，本发明使用t型源区工程、异质结工程以及铁电负电容工程，利用双栅隧穿场效应晶体管的栅控能力，利用mfis结构以更容易实现稳定的电容匹配。
附图说明
[0047]
图1是本发明基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管实施例的结构示意图(衬底和硅基外延层未示出，漏极设置在漏区的最下端)；
[0048]
图1中的附图标记为：
[0049]
1、源区；2、沟道区；3、漏区；4、高k栅氧化层；5、铁电层；6、栅极；7、源极；8、漏极；9、衬底；10、硅基外延层；11、硅基沟道层；12、si
1-x
ge
x
层；
[0050]
图2是现有技术中的双栅隧穿场效应晶体管(dgtfet)结构示意图(衬底和硅基外延层未示出，漏极设置在漏区的最下端)；
[0051]
图2中的附图标记为：
[0052]
01、源区；02、沟道区；03、漏区；04、高k栅氧化层；05、栅极；06、源极；07、漏极；
[0053]
图3是本发明实施例与现有技术中的双栅隧穿场效应晶体管在0v到1v的栅电压范围内的转移特性曲线对比图；
[0054]
图4(a)是本发明实施例与现有技术中的双栅隧穿场效应晶体管在开态条件下，沿着高k栅氧化层纵向中心，器件横向看源区-沟道区-漏区处能带对比图；
[0055]
图4(b)是本发明实施例与现有技术中的双栅隧穿场效应晶体管在开态条件下，沿着沟道区与源区接触面，器件纵向看源区-沟道区-源区能带对比图；
[0056]
图5是本发明实施例与现有技术中的双栅隧穿场效应晶体管在开态条件下，沿着高k栅氧化层纵向中心，器件横向电场对比图；
[0057]
图6是本发明实施例中铁电负电容回滞曲线测试电路；
[0058]
图7是本发明实施例中铁电负电容经测试电路后输出的电荷与电压关系曲线；
[0059]
图8是本发明基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管的制备方法步骤1的工艺结构示意图；
[0060]
图9是本发明基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管的制备方法步骤2的工艺结构示意图；
[0061]
图10是本发明基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管的制备方法步骤3的工艺结构示意图；
[0062]
图11是本发明基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管的制备方法步骤4的工艺结构示意图；
[0063]
图12是本发明基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管的制备方法步骤5的工艺结构示意图；
[0064]
图13是本发明基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管的制备方法步骤6的工艺结构示意图；
[0065]
图14是本发明基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管的制备方法步骤7的工艺结构示意图。
具体实施方式
[0066]
下面结合附图和具体实施方式对本发明进行详细说明。
[0067]
文中的“上、下、左、右、横、纵”是以图1或图2的视角进行描述，竖直方向为长度方向，水平方向为厚度方向。
[0068]
如图2所示，为现有双栅隧穿场效应晶体管(dgtfet)结构示意图，包括从上至下依次连接的源区01、沟道区02、漏区03、硅基外延层和衬底，沟道区02左右两端均设置有高k栅氧化层04，左侧高k栅氧化层04左端和右侧高k栅氧化层04右端均设置有栅极05，源极06设置在源区01的上端，漏极07设置在漏区03的最下端。
[0069]
上述双栅t型源区异质结tfet(t-source-hjtfet)亚阈值摆幅特性以及开态电流并不是特别突出。
[0070]
为了解决上述问题，如图1所示，本发明提出了一种基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管，包括源区1、沟道区2、漏区3、高k栅氧化层4、铁电层5以及依次设置在漏区3下端的硅基外延层10和衬底9。
[0071]
如图1所示，源区1为t型结构，t型结构沿轴向的大径段长度为10nm，厚度为30nm，t型结构沿轴向的小径段长度为40nm，厚度为10nm。
[0072]
沟道区2上端纵向设置有与t型结构源区1的小径段结构和尺寸相适配的埋置槽，埋置槽的设置将沟道区2从上至下分为两个沟道区薄端和一个沟道区厚端，单个沟道区薄端的长度为40nm，厚度为10nm，沟道区厚端长度为30nm，厚度为30nm，即沟道区2的总长为70nm；漏区3的长度为10nm，厚度为30nm。
[0073]
t型结构源区1的小径段埋置在沟道区2的埋置槽内，且t型结构源区1的台阶面与沟道区2的上端面相贴，漏区3与沟道区2下端面连接，t型结构源区1和沟道区2的左右两侧均通过高k栅氧化层4覆盖，高k栅氧化层4采用为高k介质材料的hfo2制备，高k栅氧化层4的长度为80nm，厚度为2nm，左侧高k栅氧化层4和右侧高k栅氧化层4的相互远离一侧均设置有厚度为4nm，长度为80nm的铁电层5，铁电层5采用铁电材料hfsio制备，铁电材料参数α为-9.32
×
10
10
cm/f；β为3.86
×
10
18
cm5/fc2；γ为6.48
×
10
28
cm9/fc4(α、β、γ为铁电材料的本征参数，由材料本身决定)；左侧铁电层5和右侧铁电层5相互远离一侧均设置有栅极6，源区1的上端面设置有源极7，漏区3的下方设置有漏极8(漏极8分布在漏区3的左右两侧)，通过栅极6、铁电层5、高k栅氧化层4以及源区1和沟道区2，形成金属-铁电-绝缘体-半导体(mfis)结构。
[0074]
整个器件以源区1和漏区3排布方向为对称轴左右对称。
[0075]
源区1为p型掺杂或n型掺杂，沟道区2的掺杂类型与源区1相同，漏区3的掺杂类型与源区1相反，如果为n型双栅隧穿场效应晶体管，源区1为p型重掺杂，漏区3为n型轻掺杂，如果为p型双栅隧穿场效应品体管，源区1为n型重掺杂，漏区3为p型轻掺杂，其中，n型掺杂元素为砷或磷，p型掺杂元素为硼，基于此，源区1的掺杂浓度为1
×
10
19
cm-3-1
×
10
20
cm-3
；沟道区2的掺杂浓度为1
×
10
15
cm-3-1
×
10
16
cm-3
；漏区3的掺杂浓度为1
×
10
17
cm-3-1
×
10
18
cm-3
。
[0076]
源区1采用si
1-x
ge
x
材料，而沟道区2和漏区3仍使用硅材料，以在源区1和沟道区2
之间形成si
1-x
ge
x
/si隧穿异质结，其中，x表示sige中的锗的含量，0＜x＜1。
[0077]
栅极6的金属功函数设置为4.45ev。
[0078]
基于上述结构，本发明还提出上述晶体管的制备方法，以漏区3掺杂类型为n型为例，包括以下步骤：
[0079]
1、如图8所示，使用化学气相外延(cve)在衬底9上生长一个n
+
硅基外延层10，其中，+表示重掺杂；
[0080]
2、如图9所示，在n
+
硅基外延层10上方使用cve生长器件生长p-硅基沟道层11，其中，-表示轻掺杂；
[0081]
3、如图10所示，使用rie对p-硅基沟道层11上端中部进行纵向刻蚀，形成埋置槽，埋置槽的宽度和高度与下一步要生长的t型p
+
si
1-x
ge
x
层12的小径段尺寸相同；
[0082]
4、如图11所示，使用超高真空化学气相沉积(uhvcvd)法从埋置槽内下端向上依次生长t型si
1-x
ge
x
层12的小径段，并在si
1-x
ge
x
层12的小径段上端和p-硅基沟道层11上端采用相同的方法生长si
1-x
ge
x
层12的大径段，si
1-x
ge
x
层12的掺杂类型与硅基沟道层11的掺杂类型相同；
[0083]
5、如图12所示，使用rie从上至下对t型si
1-x
ge
x
层12、硅基沟道层11硅基外延层10左右两侧进行刻蚀，形成t型源区1、沟道区2以及漏区3；
[0084]
6、如图13所示，在器件的两侧使用原子层沉积(ald)依次沉积hfo2栅介质层4与铁电层5；
[0085]
7、如图14所示，在漏区3、铁电层5和源区1上沉淀al金属，形成漏极8、栅极6和源极7的接触。
[0086]
在本实施例中，以n型双栅隧穿场效应晶体管为例，p型源区1的掺杂浓度为1
×
10
20
cm-3
，源区1大径段的长度为10nm，厚度为30nm，小径段的长度为40nm，厚度为10nm，采用x＝0.9的si
0.1
ge
0.9
材料；n型漏区3的掺杂浓度为1
×
10
18
cm-3
，漏区3长度(ld)为10nm，厚度为30nm，材料为硅si；p型沟道区2的掺杂浓度为1
×
10
15
cm-3
，单个沟道区薄端的长度为40nm，厚度为10nm，沟道区厚端长度为30nm，厚度为30nm。n型掺杂元素为砷(as)，p型掺杂元素为硼(b)。铁电层5厚度为4nm，铁电材料的α、β、γ参数分别为-9.32
×
10
10
cm/f、3.86
×
10
18
cm5/fc2、6.48
×
10
28
cm9/fc4，栅极6功函数设置为4.45ev。
[0087]
如图2所示，为现有技术中双栅异质结隧穿场效应晶体管，其中源区01和沟道区02采用p型硼掺杂，掺杂浓度分别为1
×
10
20
cm-3
和1
×
10
15
cm-3
,漏区03采用n型砷掺杂，掺杂浓度为1
×
10
16
cm-3
；源区1为si
0.1
ge
0.9
材料，沟道区02和漏区03均为硅材料，源区01长度为10nm，厚度为30nm；沟道区02长度为70nm，厚度30nm；漏区03长度(ld)为10nm，厚度为30nm；沟道区02左右两侧的高k栅氧化层04采用厚度为2nm的hfo2，栅极06功函数设置为4.45ev。
[0088]
如图3所示，本发明实施例与现有技术中的双栅异质结隧穿场效应晶体管在0v到1v的栅电压范围内的转移特性曲线对比图。由图3可观察到，与现有技术普通双栅异质结场效应晶体管相比，采用本发明结构的实施例具有更高的开态电流以及更低的关态电流，此外，本发明实施例的亚阈值摆幅(ss)明显也更优于现有技术中的普通双栅异质结隧穿场效应管。
[0089]
如图4(a)和图4(b)所示，本发明实施例与现有技术中的双栅异质结隧穿场效应晶体管在开态条件下，沿着高k栅氧化层纵向中心，器件横向源区1-沟道区2-源区1处能带对
比图以及沿着沟道区与源区接触面，器件纵向看源区-沟道区-漏区能带对比图。由图4(a)和图4(b)可知，由于本发明的负电容si
1-x
ge
x
/si异质结结构，本发明实施例具有较小的有效隧穿距离。因此，相比于现有技术中的普通双栅异质结隧穿场效应管，本发明实施例在开态时的电子带带隧穿率大大提高，有效提升了器件的开态电流。
[0090]
如图5所示，本发明实施例与现有技术中的双栅异质结隧穿场效应晶体管在开态条件下，沿着高k栅氧化层纵向中心，器件横向电场对比图；由于本发明的负电容异质结隧穿场效应晶体管结构，本发明的实施例在开态时的电场可高达2.8mv/cm，大大提高了电子的带带隧穿率，进一步提升了开态电流。
[0091]
如图6所示，本发明实施例中所使用的铁电材料在该电路中进行负电容特性测试，测试该铁电材料是否具有负电容特性，测试结果如图7所示，由于c＝dq/dv，q为电荷量，v为电压，参照图7中的“s”曲线，q-v曲线中在电压-0.5v至0.5v出现负电容特性，因此可用于隧穿场效应管中。
[0092]
另外，以n型t-source-nchjtfet为例：当本发明实施例处于工作状态时(漏电压＝1v，栅电压＝1v)，t-source-nchjtfet的开态电流可达到1.21
×
10-3
a/μm，比无铁电层结构t-source-hjtfet高5个数量级左右，且关态电流仅为1.84
×
10-17
a/μm。此外，该器件的最小ss仅为7.527mv/dec，较传统tfet降低了70％左右。以上电学特性保证器件具有良好的工作特性，能够满足新一代器件的要求。

技术特征：
1.一种基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管，其特征在于：包括t型结构的源区(1)以及从上至下依次连接的沟道区(2)、漏区(3)、硅基外延层(10)和衬底(9)；所述沟道区(2)上端中部横向设置有埋置槽，从而将沟道区(2)分为沟道区厚端和两个沟道区薄端，漏区(3)的厚度与沟道区厚端的厚度相等；所述源区(1)的小径段结构与埋置槽结构相适配，源区(1)的大径段厚度与沟道区厚端的厚度相等；所述源区(1)的小径段设置在埋置槽内；所述源区(1)和沟道区(2)的左右两侧均覆盖设置有高k栅氧化层(4)，左侧高k栅氧化层(4)的左端和右侧高k栅氧化层(4)的右端均设置有铁电层(5)；所述源区(1)上端设置有源极(7)，漏区(3)下方设置有漏极(8)，左侧铁电层(5)的左端和右侧铁电层(5)的右端均设置有栅极(6)；所述源区(1)为p型掺杂或n型掺杂，沟道区(2)的掺杂类型与源区(1)相同，漏区(3)的掺杂类型与源区(1)相反；所述源区(1)采用si
1-x
ge
x
制备，沟道区(2)和漏区(3)采用硅制备，从而在源区(1)和沟道区(2)之间形成si
1-x
ge
x
/si隧穿异质结，其中，x表示sige中的锗的含量，0＜x＜1。2.根据权利要求1所述的基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管，其特征在于：所述高k栅氧化层(4)采用高k介质材料制备，所述高k介质材料为hfo2。3.根据权利要求2所述的基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管，其特征在于：所述铁电层(5)采用铁电材料制备，所述铁电材料为hfsio。4.根据权利要求3所述的基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管，其特征在于：所述铁电材料的参数α为-9.32
×
10
10
cm/f；β为3.86
×
10
18
cm5/fc2；γ为6.48
×
10
28
cm9/fc4。5.根据权利要求1-4任一所述的基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管，其特征在于：所述源区(1)大径段的长度为10nm，小径段的长度为40nm，厚度为10nm；单个所述沟道区薄端的长度为40nm，厚度为10nm，沟道区厚端长度为30nm，厚度为30nm；所述漏区(3)的长度为10nm；所述高k栅氧化层(4)的厚度为2nm；所述铁电层(5)的厚度为4nm。6.根据权利要求5所述的基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管，其特征在于：所述源区(1)的掺杂浓度为1
×
10
19
cm-3
～1
×
10
20
cm-3
；所述沟道区(2)的掺杂浓度为1
×
10
15
cm-3
～1
×
10
16
cm-3
；所述漏区(3)的掺杂浓度为1
×
10
17
cm-3
～1
×
10
18
cm-3
。7.根据权利要求6所述的基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管，其
特征在于：所述栅极(6)的金属功函数为4.45ev。8.根据权利要求7所述的基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管，其特征在于：所述n型掺杂元素为砷或磷，p型掺杂元素为硼。9.一种权利要求1-8任一所述基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管的制备方法，其特征在于，包括以下步骤：步骤1：在衬底(9)上方生长硅基外延层(10)；步骤2：在硅基外延层(10)的上方生长硅基沟道层(11)，所述硅基外延层(10)和硅基沟道层(11)的掺杂类型相反；步骤3：对硅基沟道层(11)上端中部进行纵向刻蚀，形成埋置槽；步骤4：从埋置槽内下端向上依次生长t型si
1-x
ge
x
层(12)的小径段和si
1-x
ge
x
层(12)的大径端，si
1-x
ge
x
层(12)的掺杂类型与硅基沟道层(11)的掺杂类型相同；步骤5：从上至下对t型si
1-x
ge
x
层(12)、硅基沟道层(11)以及硅基外延层(10)的左右两侧进行刻蚀，形成t型源区(1)、沟道区(2)以及漏区(3)；步骤6：再对源区(1)、沟道区(2)的左右两侧依次沉积高k栅介质层(4)与铁电层(5)；步骤7：分别在源区(1)、铁电层(5)以及漏区(3)沉淀源极(7)、栅极(6)和漏极(8)，完成晶体管的制备。10.根据权利要求9所述的基于双栅tfet的t型源区负电容异质结隧穿场效应晶体管的制备方法，其特征在于：所述步骤1，使用化学气相外延法在衬底(9)上方生长硅基外延层(10)；步骤2中，使用化学气相外延法在硅基外延层(10)的上方生长硅基沟道层(11)；所述步骤3、步骤5中，通过反应离子刻蚀方法进行刻蚀；所述步骤4中，使用超高真空化学气相沉积法生长t型si
1-x
ge
x
层(12)的小径段和si
1-x
ge
x
层(12)的大径端；所述步骤6中，使用原子层沉积方法依次沉积高k栅介质层(4)与铁电层(5)。

技术总结
本发明涉及基于双栅TFET的T型源区负电容异质结隧穿场效应晶体管及其制备方法；解决现有双栅T型源区异质结TFET(T-source-HJTFET)亚阈值摆幅特性较为陡峭以及开态电流较低的技术问题；晶体管包括T型结构的源区、依次连接的沟道区、漏区、硅基外延层和衬底；沟道区上端中部横向设置有埋置槽；源区的小径段设置在埋置槽内；源区和沟道区的左右两侧均覆盖设置有高k栅氧化层，高k栅氧化层上设置有铁电层；源区上端设置有源极，漏区下方设置有漏极，左侧铁电层的左端和右侧铁电层的右端设置有栅极；源区为P型掺杂或N型掺杂，沟道区的掺杂类型与源区相同，漏区的掺杂类型与源区相反；源区采用Si


技术研发人员：陈庆 刘含笑 齐增卫 杨露露 王丹丹 苗瑞霞 贺炜 李建伟
受保护的技术使用者：西安邮电大学
技术研发日：2023.05.10
技术公布日：2023/9/12