半导体器件的制造方法和半导体晶圆与流程

1.本公开涉及一种半导体器件的制造方法，并且还涉及一种半导体晶圆。


背景技术：

2.jp2019-056726a公开了一种碳化硅(sic)基板，所述碳化硅基板具有上表面，在所述上表面上布置有具有凹陷形状的对准标记。在该碳化硅基板中，上表面相对于(0001)面倾斜，使得偏离方向(off direction)是[11-20]方向。换言之，在碳化硅基板中，垂直于碳化硅基板的上表面的垂直线相对于[0001]方向朝向[11-20]方向倾斜。当在所述碳化硅基板的上表面上生长外延层以便覆盖对准标记时，在[11-20]方向上与所述对准标记相邻的位置处形成相对于碳化硅基板的上表面倾斜的小平面(facet surface)。根据在jp2019-056726a中公开的技术，通过将对准标记形成为预定形状来限制小平面的形成。


技术实现要素：

[0003]
即使使用jp2019-056726a中公开的技术，也可能存在未阻止形成小平面的情况。此外，由于各种限制，可能不能形成jp2019-056726a中公开的对准标记并阻止小平面的形成。在形成外延层以便覆盖对准标记之后，使用外延层的上表面上的凹陷部(即，遵循对准标记形成的凹陷部)进行对准。此时，如果在外延层上形成的小平面与其它结构干涉，则对准装置不能正确地识别外延层的上表面上的凹陷部，并且不能执行正确的对准。本公开提出了一种即使在外延层中形成小平面时也能够正确对准的技术。
[0004]
根据本公开的一个方面，一种半导体器件的制造方法包括制备碳化硅基板、生长外延层、和形成一结构。所述碳化硅基板具有上表面，在所述上表面上设置有具有凹陷形状的对准标记，并且垂直于所述碳化硅基板的所述上表面的垂直线相对于[0001]方向朝向[11-20]方向倾斜。所述外延层生长在所述碳化硅基板的所述上表面上以覆盖所述对准标记。所述结构沿着所述碳化硅基板的所述上表面在所述[11-20]方向上距离所述对准标记为间隔p的位置处形成在所述碳化硅基板的所述上表面上或其上方。所述间隔p满足d/tanθ《p《10d/tanθ的关系，其中d是所述对准标记的深度，θ是所述垂直线相对于[0001]方向的倾斜角。
[0005]
注意，制备所述碳化硅基板可以包括将具有所述对准标记的所述碳化硅基板带到制造设施中或在所述碳化硅基板的所述上表面上形成所述对准标记。
[0006]
在所述碳化硅基板的所述上表面上或其上方形成所述结构可以在生长外延层之后或之前执行。换言之，所述结构可以在形成外延层之前形成在碳化硅基板的上表面上，或者可以在形成外延层之后形成在碳化硅基板的上表面的上方(即，在所述外延层的上表面上)。
[0007]
根据发明人的实验，已经发现，当生长外延层以覆盖对准标记时相邻于所述对准标记形成的小平面的宽度能够通过所述碳化硅基板的所述上表面相对于所述[0001]方向的倾斜角θ(所谓的偏离角)和所述对准标记的深度d来估计。通常，小平面的宽度比通过等
式w＝d/tanθ计算出的宽度w窄。因此，通过设置间隔p以满足关系d/tanθ《p，能够限制小平面与所述结构干涉。如果间隔p被不必要地加宽，则间隔p占据的区域变宽，这导致从碳化硅基板制造的半导体器件的数量减少。如上所述，通过设置间隔p以满足关系d/tanθ《p《10d/tanθ(即w《p《10w)，小平面与所述结构之间的干涉能够在没有不必要地加宽间隔p的情形下被限制。由于小平面与所述结构之间的干涉能够被限制，因而能够使用外延层的上表面上的凹陷部(即遵循所述对准标记形成的凹陷部)执行正确的对准。
[0008]
根据本公开的另一个方面，一种半导体晶圆包括基础基板、外延层、和一结构。所述基础基板由碳化硅制成，并且具有上表面，所述上表面上布置有具有凹陷形状的对准标记。垂直于所述基础基板的所述上表面的垂直线相对于[0001]方向朝向[11-20]方向倾斜。所述外延层设置在所述基础基板的所述上表面上并覆盖所述对准标记。所述结构设置在所述基础基板的所述上表面或所述外延层的上表面上。所述结构沿着所述基础基板的所述上表面设置在沿所述[11-20]方向距离所述对准标记为间隔p的位置处。所述间隔p满足关系d/tanθ《p《10d/tanθ，其中d是所述对准标记的深度，θ是所述垂直线相对于所述[0001]方向的倾斜角。
[0009]
根据上述半导体晶圆，能够使用所述外延层的所述上表面上的凹陷部进行正确的对准。
附图说明
[0010]
通过以下参照附图进行的详细描述，本公开的上述和其它目的、特征和优点将变得更加明显。在附图中：
[0011]
图1是碳化硅基板的平面图；
[0012]
图2是碳化硅基板的横截面图；
[0013]
图3是碳化硅基板的上表面上的对准标记的平面图；
[0014]
图4是示出对准标记的第一制造方法的横截面图；
[0015]
图5是示出对准标记的第二形成方法中的过程的横截面图；
[0016]
图6是示出在对准标记的第二形成方法中在图5所示的过程之后的过程的横截面图；
[0017]
图7是示出在对准标记的第二形成方法中在图6所示的过程之后的过程的横截面图；
[0018]
图8是示出对准标记的第三形成方法中的过程的横截面图；
[0019]
图9是示出在对准标记的第三形成方法中在图8所示的过程之后的过程的横截面图；
[0020]
图10是示出在对准标记的第三形成方法中在图9所示的过程之后的过程的横截面图；
[0021]
图11是对准标记的放大横截面图；
[0022]
图12是碳化硅层的上表面上的对准标记的平面图；
[0023]
图13是示出外延生长过程中的过程的横截面图；
[0024]
图14是示出在外延生长过程中在图13所示的过程之后的过程的横截面图；
[0025]
图15是示出在外延生长过程中在图14所示的过程之后的过程的横截面图；
[0026]
图16是示出在外延生长过程中在图15所示的过程之后的过程的横截面图；
[0027]
图17是示出根据第二实施例的对准标记的放大横截面图；
[0028]
图18是示出根据第二实施例的外延生长过程的横截面图；
[0029]
图19是示出根据第二实施例的结构形成过程的横截面图；
[0030]
图20是示出根据第二实施例的变型的结构形成过程的横截面图；
[0031]
图21是示出根据变型的形成在碳化硅基板的上表面上的对准标记的平面图。
具体实施方式
[0032]
(第一实施例)
[0033]
在第一实施例的制造方法中，半导体器件由图1和图2所示的碳化硅基板12制造。碳化硅基板12由4h-sic制成。在下文中，将碳化硅基板12的厚度方向称为z方向，将与z方向垂直的一个方向称为x方向，将与z方向和x方向垂直的方向称为y方向。x方向和y方向平行于碳化硅基板12的上表面12a。如图2所示，碳化硅基板12的[1-100]方向与y方向匹配。碳化硅基板12的(0001)面相对于碳化硅基板12的上表面12a围绕[1-100]方向倾斜偏离角θ。换句话说，该(0001)面在包括[11-20]方向和[0001]方向的横截面中相对于上表面12a倾斜。图2中的垂直线12s表示垂直于上表面12a的垂直线。由于(0001)面相对于上表面12a倾斜偏离角θ，所以垂直线12s相对于[0001]方向朝向[11-20]方向倾斜偏离角θ。注意，偏离角θ可以是10度或更小，或者可以是5度或更小。例如，偏离角θ能够是大约4度。如图1所示，当从上方观察碳化硅基板12的上表面12a时，x方向沿[11-20]方向延伸。
[0034]
在第一实施例的制造方法中，首先执行对准标记形成过程。在对准标记形成过程中，在碳化硅基板12的上表面上形成图3所示的对准标记20。对准标记20中的每一个具有被设置在碳化硅基板12的上表面12a上的凹陷形状。每一个对准标记20具有在y方向上延伸的长边和在x方向上延伸的短边。因此，当从上方观察碳化硅基板12的上表面12a时，位于[11-20]方向上的每个对准标记20的侧表面24(即，边缘部)垂直于[11-20]方向。对准标记20布置成在x方向上它们之间具有间隔p。尽管在图1中未示出，但是碳化硅基板12的上表面12a具有形成半导体元件结构的元件区域和元件区域之外的外部区域。外部区域是当通过切割(dicing)等将碳化硅基板12分割成多个半导体器件时去除的区域。每个对准标记20形成在碳化硅基板12的上表面12a的外部区域中。
[0035]
在对准标记形成过程中，能够通过各种方法形成对准标记20。下面将参照图4描述对准标记20的第一形成方法。在第一形成方法中，首先，如图4所示，在碳化硅基板12的上表面12a上形成具有开口部30a的抗蚀剂掩模30。接下来，通过开口部30a借助各向异性蚀刻来蚀刻碳化硅基板12的上表面12a。因此，在各个开口部30a中形成每个具有凹陷形状的对准标记20。在形成对准标记20之后，去除抗蚀剂掩模30。
[0036]
将参照图5至图7说明对准标记20的第二形成方法。图5至图7示出了元件区域13和外部区域14的横截面。在第二形成方法中，首先，如图5所示，在碳化硅基板12的上表面12a上形成硬掩模32(例如，由二氧化硅制成的掩模)。硬掩模32是用于控制离子注入到碳化硅基板12中的范围的掩模。接下来，在硬掩模32上形成具有开口部34a的抗蚀剂掩模34。然后，如图6所示，通过开口部34a借助各向异性蚀刻来蚀刻硬掩模32。因此，开口部32a形成在硬掩模32中。由于开口部32a形成为到达碳化硅基板12，因此在形成开口部32a时过度蚀刻碳
化硅基板12的上表面12a。因此，在碳化硅基板12的上表面12a上形成凹陷形状。在外部区域14中形成的凹陷形状成为对准标记20。在硬掩模32中形成开口部32a之后，去除抗蚀剂掩模34。接下来，通过硬掩模32将n型或p型杂质离子注入到碳化硅基板12的上表面12a中。因此，如图7所示，在开口部32a下方的碳化硅基板12中形成扩散层40。在元件区域13中，扩散层40形成在所需的位置处。在外部区域14中，扩散层40形成在对准标记20的下方。即使扩散层40形成在对准标记20的下面，也不存在特别的问题。如上所述，在第二形成方法中，通过利用当开口部32a形成在用于离子注入的硬掩模32a中时碳化硅基板12的上表面12a被过度蚀刻的现象来形成对准标记20。
[0037]
将参照图8至图10说明对准标记20的第三形成方法。图8至图10示出了元件区域13和外部区域14的横截面。在第三形成方法中，首先，如图8所示，在碳化硅基板12的上表面12a上形成具有开口部36a的抗蚀剂掩模36。接着，通过抗蚀剂掩模36将n型或p型杂质离子注入到碳化硅基板12的上表面12a中。因此，如图9所示，在开口部36a下方的碳化硅基板12中形成扩散层40。在元件区域13中，扩散层40形成在所需的位置处。此外，在外部区域14中，扩散层40形成在要形成对准标记20的位置处。接下来，通过开口部36a借助各向异性蚀刻来蚀刻碳化硅基板12。因此，如图10所示，在碳化硅基板12的上表面12a上设置凹陷形状。设置在外部区域14中的凹陷形状成为对准标记20。在形成对准标记20之后，去除抗蚀剂掩模36。
[0038]
图11示出了沿图3的xi-xi线的横截面图。换句话说，图11示出了对准标记20的对准标记20a和20b沿x方向的横截面图。虽然图11示出了对准标记20a和20b，但也可以以与图11所示相同的形状形成其它对准标记20。如图11所示，对准标记20中的每一个的深度d小于对准标记20中的每一个在x方向上的宽度wa。间隔p设置在x方向上在每个对准标记20之间。
[0039]
在第一实施例的制造方法中，在对准标记形成过程之后执行外延生长过程。在外延生长过程中，在碳化硅基板12的上表面12a上外延生长图13所示的碳化硅层50等。碳化硅层50形成为覆盖每个对准标记20。当每个对准标记20被碳化硅层50覆盖时，在碳化硅层50的上表面上形成遵循对准标记20的凹陷形状的凹陷形状。遵循对准标记20的形状并且形成在碳化硅层50的上表面上的凹陷形状在下文中称为对准标记60。如图12所示，在每个对准标记60的一部分处形成小平面60f。下面将描述小平面60f的形成。
[0040]
图13至图16示出了在外延生长过程中如何在碳化硅基板12的上表面12a上外延生长碳化硅层50。在下面的描述中，将外延生长过程之前的碳化硅基板12称为基础基板12b，将基础基板12b和碳化硅层50的整体称为碳化硅基板12。如图13所示，当在基础基板12b上生长碳化硅层50时，在碳化硅层50的上表面上形成对准标记60，对准标记60具有遵循对准标记20的凹陷形状的凹陷形状。在下面的描述中，遵循对准标记20a的凹陷形状的对准标记60可以被称为对准标记60a，并且遵循对准标记20b的凹陷形状的对准标记60可以被称为对准标记60b。如图13所示，在基板12b的上表面12a、对准标记20的位于[-1-120]方向的侧面22、和对准标记20的底面23上方延伸的范围内，碳化硅层15被生长为具有基本均匀的膜厚度。下文中，在基板12b的上表面12a上的碳化硅层50的膜厚度(更具体地，膜厚度均匀的部分的膜厚度)被称为膜厚度t。在对准标记20的位于[11-20]方向上的侧表面24上几乎不生长碳化硅层50。因此，在[11-20]方向上与对准标记20相邻的范围内的上表面12a上，碳化硅层50不均匀生长。在该范围内，碳化硅层50生长以使得碳化硅层50的膜厚度随着距离对准标记20的距离的增加而增加，并且碳化硅层50的表面变得平行于(0001)面。平行于(0001)
面的碳化硅层50表面是小平面60f。
[0041]
当碳化硅层50的膜厚度t从图13所示的状态进一步增加时，得到图14所示的状态。在图14中，虚线50x表示在图13的状态下的碳化硅层50的表面，并且膜厚度增加量δt1表示从图13的状态增加的膜厚度。如图14所示，即使膜厚度t增加，碳化硅层50也不会在原始小平面60f上生长。此外，当膜厚度t增加时，碳化硅层50生长以使得在[11-20]方向上与原始小平面60f相邻的位置处碳化硅层50表面平行于(0001)面。也就是说，小平面60f在[11-20]方向上扩展。图13和图14中的宽度wf表示小平面60f在x方向上的宽度。如图13和图14所示，小平面60f的宽度wf随着膜厚度t的增加而增加。因此，当膜厚度t小于对准标记20的深度d时，小平面60f的宽度wf随着膜厚度t的增加而增加。在这种情况下，小平面60f的宽度wf相对准确地满足关系wf＝t/tanθ。
[0042]
当膜厚度t从图14的状态进一步增加时，膜厚度t达到如图15所示的对准标记20的深度d。于是，对准标记20被填满碳化硅层50。在该状态下(即，t＝d)，小平面60f的宽度wf相对准确地满足关系wf＝d/tanθ。
[0043]
当膜厚度t从图15所示的状态进一步增加时，碳化硅层50如图16所示地生长。在图16中，虚线50y表示在图15的状态下的碳化硅层50的表面，而膜厚度增加量δt2表示从图15的状态增加的膜厚度。如图16中的膜厚度增加量δt2所示，在填充对准标记20之后，碳化硅层50在整个表面上基本均匀地生长。换言之，碳化硅层50以与其它表面类似的均匀的膜厚度在小平面60f上生长。当以这种方式生长碳化硅层50时，即使碳化硅层50的膜厚度t增加，小平面60f的宽度wf也几乎不改变。因此，当膜厚度t大于深度d时，即使膜厚度t增加，小平面60f的宽度wf也几乎不改变。因此，当膜厚度t大于深度d时，小平面60f的宽度wf相对准确地满足关系wf＝d/tanθ。
[0044]
如上所述，当膜厚度t小于深度d时(即，在图13和图14的状态下)，小平面60f的宽度wf能够相对准确地满足关系wf＝t/tanθ。在这种情况下，由于t《d，宽度wf相对准确地满足关系wf《d/tanθ。此外，当膜厚度t大于或等于深度d时(即，在图15和16的状态下)，宽度wf相对准确地满足关系wf＝d/tanθ。因此，通常，无论膜厚度t如何，宽度wf都不大于通过等式w＝d/tanθ计算得到的宽度w。因此，通过使对准标记20a和20b之间在x方向上的间隔p大于通过上述等式计算的宽度w，能够限制对准标记60a的小平面60f与对准标记60b干涉。
[0045]
注意，由于制造条件等的影响，小平面60f的实际宽度wf可能大于计算宽度w。因此，优选将间隔p设置为相对于计算宽度w具有裕度。但是，如果间隔p相对于计算宽度w增加超过必要的程度，则多个对准标记20占据的面积变大，这导致由碳化硅基板12制造的半导体器件的数量减少。此外，当多个对准标记20占据的面积变大时，利用对准相机拍摄多个对准标记时的拍摄放大率变小，并且对准精度恶化。根据发明人进行的各种实验，已经发现小平面60f的实际宽度wf没有达到计算宽度w的十倍。因此，如果间隔p设置为满足关系w《p《10w(即关系d/tanθ《p《10d/tanθ)，则能够限制对准标记60的小平面60f与相邻的对准标记60的干涉以及对准标记20占据的面积的扩大。在第一实施例的制造方法中，由于间隔p满足关系w《p《10w，因此能够限制对准标记60的小平面60f与相邻对准标记60的干涉以及对准标记20占据的面积的扩大。
[0046]
在第一实施例的制造方法中，在外延生长过程之后使用对准标记60执行对准过程。例如，使用对准标记60进行对准，并且可以在碳化硅层50、除碳化硅层50之外的半导体
层、或诸如电极层、绝缘层等其它层上进行蚀刻、离子注入等。例如，当离子被注入到生长的碳化硅层50中时，可以使用对准标记60来执行对准，以在离子注入掩模中精确地形成开口部，并且可以通过离子注入掩模将离子注入到碳化硅层50中。由于对准标记60的小平面60f不与其它对准标记60干涉，因此能够正确地执行使用对准标记60的对准。此外，由于对准标记60之间的间隔p相对较窄，所以当使用对准相机拍摄对准标记60时可以增大放大率。因此，可以高精度地执行对准。
[0047]
之后，将碳化硅基板12切割并分成多片，从而制造多个半导体器件。
[0048]
图16所示的半导体晶圆(即，碳化硅基板12)具有以下配置。半导体晶圆(即，碳化硅基板12)具有基础基板12b和外延层(即，碳化硅层50)。基础基板12b具有上表面12a，在上表面12a上设置有具有凹陷形状的对准标记20a。如图2所示，垂直于上表面12a的垂直线12s相对于[0001]方向朝向[11-20]方向倾斜。如图16所示，外延层(即，碳化硅层50)设置在基础基板12b的上表面12a上，并覆盖对准标记20a。在基础基板12b的上表面12a上，具有凹陷形状的对准标记20b被设置为一结构。该结构(即，对准标记20b)沿着基板12b的上表面12a布置在沿[11-20]方向距离对准标记20a间隔p的位置处。间隔p满足关系d/tanθ《p《10d/tanθ，其中d是对准标记20a的深度，θ是垂直于上表面12a的垂直线12s相对于[0001]方向的倾斜角(即，偏离角)。因此，在该半导体晶圆中，对准标记60a的小平面60f不与对准标记60b干涉，并且能够使用对准标记60a进行正确的对准。也就是说，通过使用该半导体晶圆，能够适当地制造半导体器件。
[0049]
(第二实施例)
[0050]
在第二实施例的制造方法中，与第一实施例中一样，从图1和图2所示的碳化硅基板12制造半导体器件。在该制造方法中，以与第一实施例中类似的方式在碳化硅基板12的上表面12a上形成具有凹陷形状的对准标记20。例如，如图17所示，形成深度d小于宽度wa的对准标记20。接下来，如图18所示，在碳化硅基板12(即，基础基板12b)上外延生长碳化硅层50，以覆盖对准标记20。因此，在碳化硅层50的上表面上形成遵循对准标记20的形状的对准标记60。此外，在[11-20]方向上与对准标记60相邻的位置处形成小平面60f。
[0051]
接下来，如图19所示，在碳化硅基板12的上表面(即，碳化硅层50的上表面)上形成具有凸出形状的结构80。注意，结构80可以是导体、绝缘体或半导体。结构80可以是半导体器件的一部分或掩模的一部分。在本实施例中，具有凸出形状的结构80形成在沿[11-20]方向远离对准标记20的位置处。在对准标记20与结构80之间设置间隔p。间隔p设置为满足关系w《p《10w，即关系d/tanθ《p《10d/tanθ。因此，能够限制结构80与小平面60f之间的干涉而不增加结构80与对准标记20之间的间隔超过必要程度。
[0052]
之后，使用对准标记60执行对准过程。由于对准标记60的小平面60f不与结构80干涉，因此能够使用对准标记60正确地执行对准。
[0053]
之后，将碳化硅基板12切割并分成多片，从而制造多个半导体器件。
[0054]
图19中所示的半导体晶圆(即，碳化硅基板12)具有以下配置。半导体晶圆(即，碳化硅基板12)具有基础基板12b和外延层(即，碳化硅层50)。基础基板12b具有上表面12a，在上表面12a上设置了具有凹陷形状的对准标记20。如图2所示，垂直于上表面12a的垂直线12s相对于[0001]方向朝向[11-20]方向倾斜。如图19所示，外延层(即，碳化硅层50)设置在基础基板12b的上表面12a上，并覆盖对准标记20。结构80设置在外延层(即碳化硅层50)的
上表面上。结构80布置在基础基板12b的上表面12a上、在[11-20]方向上距离对准标记20a为间隔p的位置处。间隔p满足关系d/tanθ《p《10d/tanθ，其中d是对准标记20a的深度，θ是垂直于上表面12a的垂直线12s相对于[0001]方向的倾斜角(即，偏离角)。因此，在该半导体晶圆中，小平面60f不与结构80干涉，并且能够使用对准标记60进行正确的对准。
[0055]
在上述第二实施例中，结构80是设置在碳化硅层50的上表面上的凸出部。但是，如图20所示，结构80也可以是设置在碳化硅层50的上表面上的凹陷部。该构造也能够限制结构80与小平面60f之间的干涉。
[0056]
在上述第一实施例和第二实施例中，每个对准标记20在碳化硅基板12的上表面12a上具有矩形形状。每个对准标记20也可以具有其它形状。在这些情况下，每个对准标记20的位于[11-20]方向上的侧表面不是必须垂直于[11-20]方向。例如，如图21所示，每个对准标记的位于[11-20]方向上的侧表面24(即，边缘部)可以沿着与[11-20]方向斜向相交的方向延伸。
[0057]
在上述第一实施例和第二实施例中，碳化硅层50生长为使得碳化硅层50的厚度t大于对准标记20的深度d。可选地，碳化硅层50可以生长为使得碳化硅层50的厚度t小于对准标记20的深度d。即使在这种情况下，通过设置间隔p以满足关系d/tanθ《p《10d/tanθ，也能够限制小平面60f与其它结构的干涉，而不会增加间隔p超出必要的程度。
[0058]
在上述第一实施例和第二实施例中，形成对准标记20。可选地，可以购买已预先形成有满足关系d/tanθ《p《10d/tanθ的对准标记20的碳化硅基板12，并将其带入制造设施中。即使在其上预先形成对准标记20的碳化硅基板12上执行与第一和第二实施例中相同的外延生长过程和对准过程，也能够获得与第一和第二实施例中相同的效果。
[0059]
第一实施例和第二实施例中的碳化硅层50是外延层的示例。第一实施例和第二实施例中的对准标记20a、20是第一对准标记的示例。第一实施例中的对准标记20b是在形成外延层之前形成在碳化硅基板的上表面上的具有凹陷形状的结构的示例。第二实施例的结构80是在外延层的上表面上形成的具有凸出形状或凹陷形状的结构的示例。第一实施例和第二实施例的对准标记60a和60是第二对准标记的示例。
[0060]
尽管以上已详细描述了实施例，但这些仅是示例，并不限制权利要求的范围。权利要求中描述的技术包括对上面所例示的特定实例的各种修改和变型。本说明书或附图中描述的技术要素单独或以各种组合展示了技术上的有用性，并且不限于在提交申请时权利要求中所描述的组合。此外，本说明书或附图中所示的技术同时实现多个目标，并且实现目标之一本身具有技术上的实用性。

技术特征：
1.一种半导体器件的制造方法，包括：制备碳化硅基板，所述碳化硅基板具有上表面，在所述上表面上设置有具有凹陷形状的对准标记，垂直于所述碳化硅基板的所述上表面的垂直线相对于[0001]方向朝向[11-20]方向倾斜；在所述碳化硅基板的所述上表面上生长外延层以覆盖所述对准标记；以及在所述碳化硅基板的所述上表面上或其上方形成一结构，其中所述结构沿着所述碳化硅基板的所述上表面形成在沿所述[11-20]方向距离所述对准标记为间隔p的位置处，并且所述间隔p满足关系d/tanθ<p<10d/tanθ，其中d是所述对准标记的深度，θ是所述垂直线相对于所述[0001]方向的倾斜角。2.根据权利要求1所述的制造方法，其中所述结构的形成包括在生长所述外延层之前，在所述碳化硅基板的所述上表面上形成具有凹陷形状的所述结构。3.根据权利要求1所述的制造方法，其中所述结构的形成包括在所述外延层的上表面上形成具有凸出形状或凹陷形状的所述结构。4.根据权利要求1所述的制造方法，其中当从上方观察所述碳化硅基板的所述上表面时，所述对准标记的位于所述[11-20]方向上的边缘部垂直于所述[11-20]方向。5.根据权利要求1至4中任一项所述的制造方法，其中所述对准标记是第一对准标记，所述外延层的生长包括在所述外延层的上表面上形成第二对准标记，所述第二对准标记具有遵循所述第一对准标记的所述凹陷形状的凹陷形状，以及所述制造方法还包括使用所述第二对准标记执行对准。6.一种半导体晶圆，包括：基础基板，其由碳化硅制成并且具有上表面，在所述上表面上设置有具有凹陷形状的对准标记，垂直于所述基础基板的所述上表面的垂直线相对于[0001]方向朝向[11-20]方向倾斜；外延层，其设置在所述基础基板的所述上表面上并覆盖所述对准标记；以及设置在所述基础基板的所述上表面或所述外延层的上表面上的结构，其中所述结构沿着所述基础基板的所述上表面设置在沿所述[11-20]方向距离所述对准标记为间隔p的位置处，并且所述间隔p满足关系d/tanθ<p<10d/tanθ，其中d是所述对准标记的深度，θ是所述垂直线相对于所述[0001]方向的倾斜角。7.根据权利要求6所述的半导体晶圆，其中所述结构是设置在所述基础基板的所述上表面上的凹陷部。8.根据权利要求6所述的半导体晶圆，其中所述结构是设置在所述外延层的所述上表面上的凸出部或凹陷部。9.根据权利要求6所述的半导体晶圆，其中当从上方观察所述基础基板的所述上表面时，所述对准标记的位于所述[11-20]方向上的边缘部垂直于所述[11-20]方向。10.根据权利要求6至9中任一项所述的半导体晶圆，其中所述对准标记是第一对准标记，以及
所述外延层的所述上表面具有第二对准标记，所述第二对准标记具有遵循所述第一对准标记的所述凹陷形状的凹陷形状。

技术总结
一种半导体器件的制造方法，其包括制备碳化硅基板(12)、生长外延层(50)和形成结构(20b、80)。所述碳化硅基板具有其上布置有凹陷形状的对准标记(20、20a)的上表面(12a)，并且垂直于上表面的垂直线(12s)相对于[0001]方向朝向[11-20]方向倾斜。外延层在所述上表面生长并覆盖对准标记。该结构沿着所述上表面在[11-20]方向上距离所述对准标记为间隔P的位置处形成在所述上表面上或上方。间隔P满足关系D/tanθ<P<10D/tanθ，其中D是对准标记的深度，θ是垂直线相对于[0001]方向的倾斜角。θ是垂直线相对于[0001]方向的倾斜角。θ是垂直线相对于[0001]方向的倾斜角。


技术研发人员：藤冈仁志 小柴健 户川勤博 荒内琢士
受保护的技术使用者：丰田自动车株式会社 未来瞻科技株式会社
技术研发日：2023.03.06
技术公布日：2023/9/11