N型超结功率MOSFET器件及制造方法与流程

n型超结功率mosfet器件及制造方法
技术领域
1.本发明属于半导体器件设计及制造领域，特别是涉及n型超结功率mosfet器件及制造方法。


背景技术：

2.超结mosfet是一种结构特殊的功率mosfet器件，相对于传统的功率mosfet器件，它在击穿电压为600～800v时，通态电阻可以降低5～10倍，甚至更多。超结的出现，使得器件比导通电阻大幅降，被国际上誉为“功率mos器件的里程碑”，超结的优越特性也带来了巨大的市场需求。超结mosfet中分布着交替排列的p型和n型半导体薄层，相比平面结构的mosfet，超结mosfet在其结构中开设一个低阻抗电流通路的沟槽，用于电荷相互补偿，从而将超结mosfet将器件的导通电阻和阻断电阻分开，使其分别设计在不同的区域，导通电阻用于提供器件导通时提供低电阻，阻断电阻用于在器件断开时提供高耐压阻抗。
3.超结结构的单元尺寸是指n柱的宽度与p柱的宽度之和，为了提高超结mosfet的耐压，可以减小超结结构的单元尺寸。但是当超结mosfet的单元尺寸进一步减小时，超结mosfet的栅极下的p柱在单元尺寸的占比升高，使得超结mosfet的导通电阻急剧提高。因此小单元尺寸的超结mosfet的导通电阻和耐受电压存在矛盾关系。


技术实现要素：

4.为了解决超结mosfet的导通电阻和耐受电压存在矛盾关系的技术问题，本发明提供一种n型超结功率mosfet器件和制造方法。
5.第一方面
6.本发明提供一种n型超结功率mosfet器件，包括：
7.半导体衬底，以及在所述半导体衬底上生长出的外延层；
8.在所述外延层并列设置有元胞区和器件终端区，所述元胞区由交替相间的第一p柱区半导体和第一n柱区半导体构成，所述器件终端区靠近所述元胞区具有深槽，所述深槽内填充有绝缘介质，在所述深槽背离所述元胞区的一侧还具有第二p柱半导体，所述第二p柱半导体背离所述元胞区的一侧为弧形，且所述弧形为半径为r的圆弧形
9.可选地，所述第二p柱半导体的掺杂浓度与所述半径成反比。
10.可选地，所述第二p柱半导体的掺杂浓度与所述半径满足公式：
[0011][0012]
其中，所述n(r)为掺杂浓度，ec为临近击穿电场，ε为介电常数，q为电荷，r为半径。
[0013]
可选地，在所述深槽的靠近所述元胞区的一侧具有p型半导体电荷补充区，在所述深槽的背离所述元胞区的一侧具有n型半导体电荷补充区。
[0014]
可选地，所述绝缘介质包括第一绝缘介质和第二绝缘介质，所述第一绝缘介质设置于所述深槽的槽底，且所述第一绝缘介质具有凹槽，所述第二绝缘介质设置于所述凹陷
中。
[0015]
可选地，所述凹槽的槽壁的厚度在从所述槽底到所述深槽槽口的方向上逐渐减薄。
[0016]
可选地，所述第一绝缘介质的掺杂浓度高于所述第二绝缘介质的掺杂浓度，且所述深槽的掺杂浓度从所述槽口至所述槽底方向逐渐增大。
[0017]
可选地，在所述半导体衬底与所述外延层之间还包括埋氧层。
[0018]
第二方面
[0019]
本发明提供一种n型超结功率mosfet器件的制造方法，包括如下步骤：
[0020]
步骤一：提供半导体衬底，且在所述半导体衬底上生长出外延层；
[0021]
步骤二：在所述外延层上设置有元胞区和终端器件区，在所述元胞区和所述器件终端区刻蚀出沟槽，其中，位于所述器件终端区的沟槽包括至少两个沟槽，所述至少两个沟槽中的第一沟槽靠近所述元胞区，所述至少两个沟槽中的第二沟槽位于所述第一沟槽背离所述元胞区的一侧，且所述第二沟槽背离所述元胞区的一侧为弧形，且所述弧形为半径为r的圆弧形；
[0022]
步骤三：在所述元胞区的所述沟槽中进行离子注入，形成交替相间的第一p柱区半导体和第一n柱区半导体；
[0023]
步骤四：在所述器件终端区的所述至少两个沟槽中的第一沟槽注入绝缘介质，在所述至少两个沟槽中的第二沟槽中进行离子注入，形成第二p柱半导体；
[0024]
步骤五：进行平坦化操作，并采用离子注入和淀积工艺完成mosfet器件的有源区和电极。
[0025]
可选地，所述步骤四具体包括：
[0026]
步骤六：在所述第一沟槽中进行第一绝缘介质填充；
[0027]
步骤七：对所述第一绝缘介质进行斜槽刻蚀，以使所述第一绝缘介质的厚度在从所述槽底到所述深槽槽口的方向上逐渐减薄；
[0028]
步骤八：对所述步骤六中刻蚀出的所述斜槽填充第二绝缘介质，且所述第二绝缘介质的掺杂浓度低于所述第一绝缘介质的掺杂浓度。
[0029]
与现有技术相比，本发明至少具有以下有益效果：
[0030]
在本发明中，通过设置圆弧形半导体结构，使电场在半径方向上处处相等，进而实现在保证低导通电阻的前提下，进一步显著地提升耐受电压的效果。
附图说明
[0031]
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明的上述特性、技术特征、优点及其实现方式予以进一步说明。
[0032]
图1是本发明提供的一种n型超结功率mosfet器件的结构示意图；
[0033]
图2是本发明提供的另一种n型超结功率mosfet器件的结构示意图；
[0034]
图3是本发明提供的一种n型超结功率mosfet器件的制造方法的流程示意图；
[0035]
图4是本发明提供的另一种n型超结功率mosfet器件的制造方法的流程示意图。
具体实施方式
[0036]
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
[0037]
为使图面简洁，各图中只示意性地表示出了与发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
[0038]
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
[0039]
在本文中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
[0040]
另外，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0041]
在一个实施例中，参考说明书附图1，本发明提供的一种n型超结功率mosfet器件的结构示意图。
[0042]
n型超结mosfet器件终端，当源极接地，漏接高压，栅极电压大于阈值电压时，超结mosfet导通。mosfet器件内部包括元胞和器件终端两个部分。在mosfet导通时，只有元胞区工作，终端区域不工作。器件的比导通电阻很大程度上决定于元胞区的漂移区掺杂浓度和厚度。当栅极和源极接地，漏极接高电位时，器件处于阻断状态，元胞区域由漂移区的超结结构承受高压。终端区域与元胞区域的差异在于：终端部分既要考虑垂直方向的耐压，也要考虑水平方向的耐压，垂直方向的耐压原理与元胞类似，而水平方向上的耐压机理类似于平面结的场限环结构。
[0043]
本发明提供的一种n型超结功率mosfet器件，包括：
[0044]
半导体衬底1，以及在所述半导体衬底上生长出的外延层2；
[0045]
在所述外延层并列设置有元胞区3和器件终端区4，所述元胞区3由交替相间的第一p柱区半导体5和第一n柱区半导体6构成，所述器件终端区4靠近所述元胞区3具有深槽7，所述深槽7内填充有绝缘介质，在所述深槽7背离所述元胞区的一侧还具有第二p柱半导体8，所述第二p柱半导体8背离所述元胞区的一侧为弧形，且所述弧形为半径为r的圆弧形。
[0046]
当半导体结构为圆弧形的时候，电场在半径上处处相等。
[0047]
可选地，所述第二p柱半导体8的掺杂浓度与所述半径成反比。
[0048]
可选地，所述第二p柱半导体8的掺杂浓度与所述半径满足公式：
[0049][0050]
其中，所述n(r)为掺杂浓度，ec为临近击穿电场，ε为介电常数，q为电荷，r为半径。
[0051]
具体地，为得到电场分布，需要使用泊松方程，具体为：
[0052][0053]
第二p柱半导体的浓度为n(r)，因此，ρ(r)＝qn(r)；
[0054]
在电场强度为常数的时候，其值因为击穿电场ec，因此可得：
[0055][0056][0057]
因此在电场分布处处相等的情况下，第二p柱半导体的掺杂浓度就需要与半径r成反比。
[0058]
半导体衬底1可以为硅片，外延层2可以为n型掺杂半导体。
[0059]
参考说明书附图2，本发明提供的另一种n型超结功率mosfet器件的结构示意图。
[0060]
可选地，在所述深槽7的靠近所述元胞区的一侧具有p型半导体电荷补充区9，在所述深槽的背离所述元胞区的一侧具有n型半导体电荷补充区9。
[0061]
在深槽7旁增加电荷补充区9，从而对mosfet结构增加补充的电荷，从而使漂移区中的电荷能够达到平衡状态，从而使器件漂移区内的电势呈现均匀分布状态。
[0062]
所述深槽7中填充的绝缘介质可以是二氧化硅或苯并环丁烯(bcb)，它们的临界击穿电场都要高于硅，因此，相对于使用硅填充物，可以减小深槽的宽度。
[0063]
p型半导体电荷补充区9的掺杂浓度可以为：
[0064][0065]
其中，ε
ox
为介电常数，bv为击穿电压。
[0066]
另外，p型半导体电荷补充区9还可以参与n型漂移区的辅助耗尽。
[0067]
可选地，所述绝缘介质包括第一绝缘介质10和第二绝缘介质11，所述第一绝缘介质设置于所述深槽的槽底，且所述第一绝缘介质10具有凹槽，所述第二绝缘介质11设置于所述凹陷中。
[0068]
采用了两种不同的绝缘介质，从而实现引发电通量转移，这样能够使漂移区电阻进一步降低。
[0069]
当设置了两种不同的绝缘介质，对于此处电容，可以几个电容的串联，分别是由第一绝缘介质形成的左侧凹槽c1，第一绝缘介质形成的右侧凹槽c2以及第二绝缘介质c3。其中，c1＝c2。
[0070]
具体地：
[0071][0072]
[0073]
因此，整体的电容可以为；
[0074][0075]
其中，ε1、ε2为第一绝缘介质和第二绝缘介质的介电系数，b为第一绝缘直接的宽度。
[0076]
可选地，在第二p柱半导体8远离所述元胞区的一侧还具有截止沟槽12。
[0077]
可选地，所述凹槽的槽壁的厚度在从所述槽底到所述深槽槽口的方向上逐渐减薄。
[0078]
可选地，在凹槽的槽壁也可以将其改成自下而上宽度变大的三段阶梯槽刻蚀，从而减小制作难度
[0079]
可选地，所述第一绝缘介质10的掺杂浓度高于所述第二绝缘介质11的掺杂浓度，且所述深槽的掺杂浓度从所述槽口至所述槽底方向逐渐增大。
[0080]
可选地，在所述半导体衬底1与所述外延层2之间还包括埋氧层13。
[0081]
埋氧层13与外延层2与半导体衬底1构成的机构能够为器件漂移区底部引入了一个空穴积累层，在器件漂移区底部引入一个附加电场。整体上，使得器件漂移区掺杂剂量和击穿电压得到提升，器件比导通电阻和漂移区宽度得到降低。
[0082]
与现有技术相比，本发明至少具有以下有益效果：
[0083]
在本发明中，通过设置圆弧形半导体结构，使电场在半径方向上处处相等，进而实现在保证低导通电阻的前提下，进一步显著地提升耐受电压的效果。
[0084]
实施例2
[0085]
在一个实施例中，参考说明书附图3，本发明提供的一种n型超结功率mosfet器件的制造方法的流程示意图。
[0086]
本发明提供的一种n型超结功率mosfet器件的制造方法，包括如下步骤：
[0087]
步骤一：提供半导体衬底，且在所述半导体衬底上生长出外延层.
[0088]
可选地，半导体衬底为so i衬底，外延层为n型漂移层。
[0089]
步骤二：在所述外延层上设置有元胞区和终端器件区，在所述元胞区和所述器件终端区刻蚀出沟槽，其中，位于所述器件终端区的沟槽包括至少两个沟槽，所述至少两个沟槽中的第一沟槽靠近所述元胞区，所述至少两个沟槽中的第二沟槽位于所述第一沟槽背离所述元胞区的一侧，且所述第二沟槽背离所述元胞区的一侧为弧形，且所述弧形为半径为r的圆弧形。
[0090]
步骤三：在所述元胞区的所述沟槽中进行离子注入，形成交替相间的第一p柱区半导体和第一n柱区半导体。
[0091]
步骤四：在所述器件终端区的所述至少两个沟槽中的第一沟槽注入绝缘介质，在所述至少两个沟槽中的第二沟槽中进行离子注入，形成第二p柱半导体。
[0092]
步骤五：进行平坦化操作，并采用离子注入和淀积工艺完成mosfet器件的有源区和电极。
[0093]
在一个实施例中，参考说明书附图4，本发明提供的另一种n型超结功率mosfet器件的制造方法的流程示意图。
[0094]
可选地，所述步骤四具体包括：
[0095]
步骤六：在所述第一沟槽中进行第一绝缘介质填充。
[0096]
步骤七：对所述第一绝缘介质进行斜槽刻蚀，以使所述第一绝缘介质的厚度在从所述槽底到所述深槽槽口的方向上逐渐减薄。
[0097]
步骤八：对所述步骤六中刻蚀出的所述斜槽填充第二绝缘介质，且所述第二绝缘介质的掺杂浓度低于所述第一绝缘介质的掺杂浓度。
[0098]
可选地，在步骤七过程中，也可以将其改成自下而上宽度变大的三段阶梯槽刻蚀，从而减小制作难度。
[0099]
与现有技术相比，本发明至少具有以下有益效果：
[0100]
在本发明中，通过设置圆弧形半导体结构，使电场在半径方向上处处相等，进而实现在保证低导通电阻的前提下，进一步显著地提升耐受电压的效果。
[0101]
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0102]
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

技术特征：
1.一种n型超结功率mosfet器件，其特征在于，包括：半导体衬底，以及在所述半导体衬底上生长出的外延层；在所述外延层并列设置有元胞区和器件终端区，所述元胞区由交替相间的第一p柱区半导体和第一n柱区半导体构成，所述器件终端区靠近所述元胞区具有深槽，所述深槽内填充有绝缘介质，在所述深槽背离所述元胞区的一侧还具有第二p柱半导体，所述第二p柱半导体背离所述元胞区的一侧为弧形，且所述弧形为半径为r的圆弧形。2.根据权利要求1所述的n型超结功率mosfet器件，其特征在于，所述第二p柱半导体的掺杂浓度与所述半径成反比。3.根据权利要求2所述的n型超结功率mosfet器件，其特征在于，所述第二p柱半导体的掺杂浓度与所述半径满足公式：其中，所述n(r)为掺杂浓度，ec为临近击穿电场，ε为介电常数，q为电荷，r为半径。4.根据权利要求1所述的n型超结功率mosfet器件，其特征在于，在所述深槽的靠近所述元胞区的一侧具有p型半导体电荷补充区，在所述深槽的背离所述元胞区的一侧具有n型半导体电荷补充区。5.根据权利要求1所述的n型超结功率mosfet器件，其特征在于，所述绝缘介质包括第一绝缘介质和第二绝缘介质，所述第一绝缘介质设置于所述深槽的槽底，且所述第一绝缘介质具有凹槽，所述第二绝缘介质设置于所述凹陷中。6.根据权利要求5所述的n型超结功率mosfet器件，其特征在于，所述凹槽的槽壁的厚度在从所述槽底到所述深槽槽口的方向上逐渐减薄。7.根据权利要求6所述的n型超结功率mosfet器件，其特征在于，所述第一绝缘介质的掺杂浓度高于所述第二绝缘介质的掺杂浓度，且所述深槽的掺杂浓度从所述槽口至所述槽底方向逐渐增大。8.根据权利要求1所述的n型超结功率mosfet器件，其特征在于，在所述半导体衬底与所述外延层之间还包括埋氧层。9.一种n型超结功率mosfet器件的制造方法，其特征在于，包括如下步骤：步骤一：提供半导体衬底，且在所述半导体衬底上生长出外延层；步骤二：在所述外延层上设置有元胞区和终端器件区，在所述元胞区和所述器件终端区刻蚀出沟槽，其中，位于所述器件终端区的沟槽包括至少两个沟槽，所述至少两个沟槽中的第一沟槽靠近所述元胞区，所述至少两个沟槽中的第二沟槽位于所述第一沟槽背离所述元胞区的一侧，且所述第二沟槽背离所述元胞区的一侧为弧形，且所述弧形为半径为r的圆弧形；步骤三：在所述元胞区的所述沟槽中进行离子注入，形成交替相间的第一p柱区半导体和第一n柱区半导体；步骤四：在所述器件终端区的所述至少两个沟槽中的第一沟槽注入绝缘介质，在所述至少两个沟槽中的第二沟槽中进行离子注入，形成第二p柱半导体；步骤五：进行平坦化操作，并采用离子注入和淀积工艺完成mosfet器件的有源区和电极。
10.根据权利要求9所述的制造方法，其特征在于，所述步骤四具体包括：步骤六：在所述第一沟槽中进行第一绝缘介质填充；步骤七：对所述第一绝缘介质进行斜槽刻蚀，以使所述第一绝缘介质的厚度在从所述槽底到所述深槽槽口的方向上逐渐减薄；步骤八：对所述步骤六中刻蚀出的所述斜槽填充第二绝缘介质，且所述第二绝缘介质的掺杂浓度低于所述第一绝缘介质的掺杂浓度。

技术总结
本发明公开了一种N型超结功率MOSFET器件及制造方法，属于半导体器件设计及制造领域，包括：半导体衬底，以及在所述半导体衬底上生长出的外延层；在所述外延层并列设置有元胞区和器件终端区，所述元胞区由交替相间的第一P柱区半导体和第一N柱区半导体构成，所述器件终端区靠近所述元胞区具有深槽，所述深槽内填充有绝缘介质，在所述深槽背离所述元胞区的一侧还具有第二P柱半导体，所述第二P柱半导体背离所述元胞区的一侧为弧形，且所述弧形为半径为r的圆弧形。本方案可以在保证低导通损耗的前提下，进一步显著地降低栅极寄生电容的技术问题。问题。问题。


技术研发人员：涂长招 王力 涂金福 李敏 袁益飞
受保护的技术使用者：福建康博电子技术股份有限公司
技术研发日：2023.04.13
技术公布日：2023/9/14