沟渠式栅极晶体管组件的制作方法

1.本发明涉及一种半导体组件，特别是涉及一种沟渠式栅极晶体管组件。


背景技术：

2.在半导体功率组件朝向高功率、高频、高耐热及低功耗等新兴应用的要求下，传统的硅基功率组件已逐渐难以满足此等性能需求。因此，具有宽能隙(wbg)、高电子迁移率、高导热及低阻抗的碳化硅(sic)于近年来备受瞩目。其中，以碳化硅为材料的沟渠式栅极金氧半场效晶体管(trench gate power mosfet)，由于可借由沟渠降低导通电阻(on-state resistance)及改善晶体管的终端边缘特性(edge terminationcharacteristics)，使得沟渠式栅极金氧半场效晶体管成为高频低压功率组件的主流。
3.以垂直式n型通道沟渠式金氧半场效晶体管(mosfet)为例，为了增加该沟渠式mosfet的击穿电压并降低导通电阻，一般可通过增加栅极长度降低导通电阻或是增加n型漂移区的离子掺杂浓度等方式。而为了进一步提升组件的崩溃电压及降低导通电阻，则有将用于承受跨压的n型漂移区改成具有高浓度掺杂且掺杂载子相异p/n型柱状掺杂区，令原本的n型漂移区形成p/n超级接面(pn super junction)以提高组件的特性，并可利用调整p/n型柱状掺杂区之间的宽度(pitch)，通过增加沟渠密度，改善沟道的阻抗及达到不同的崩溃电压。然而，因为一般的p/n超级接面与组件的沟道层是以同一方向延伸分布，因此沟渠密度会被同向并已预先规划好的p柱所限制，因此并无法随意调整。


技术实现要素：

4.本发明的目的在于提供一种具有多个超级接面，且所述超级接面的分布方向与主动部的分布方向彼此正交的沟渠式栅极晶体管组件。
5.本发明的沟渠式栅极晶体管组件，包含基板及形成于该基板上的晶体管，该基板为第一型掺杂碳化硅，该晶体管主要为构成材料为半导体材料的磊晶积层。
6.该晶体管包括，整流区、至少一主动部，及多个超级接面。
7.该整流区具有至少一由肖特基二极管(schottky diode)构成的整流结构。
8.该至少一主动部位于该整流区沿第二方向的其中至少一侧边，且与该至少一整流结构沿该第二方向排列分布。
9.所述超级接面沿与该第二方向相交的第一方向分布。
10.其中，该晶体管还包括，形成于该基板上，为第一型掺杂且掺杂浓度小于该基板的第一掺杂区、位于该第一掺杂区顶面并具有第二型掺杂的井区、自该井区顶面向下至与该第一掺杂区连接的第二掺杂区，该第一掺杂区及该第二掺杂区为同型掺杂且具有相同掺杂浓度，及多条自该井区的顶面向下延伸至该第一掺杂区，并沿该第二方向延伸成长条柱状的第三掺杂区，该井区与该第三掺杂区为同型掺杂，且该井区的掺杂浓度大于该第三掺杂区，且所述第三掺杂区沿与该第二方向相交的第一方向平行间隔排列，该第二掺杂区定义出该整流区，且沿该第一方向排列的所述第三掺杂区与该第一掺杂区共同定义出所述超级
接面，该至少一主动部具有至少一源极，该至少一源极是自该井区顶面向下延伸不超出该井区且位于该第二掺杂区沿该第二方向的其中至少一侧边。
11.优选地，本发明的沟渠式栅极晶体管组件，其中，该晶体管具有多个主动部，每一主动部具有源极，及沟渠式栅极结构，所述主动部分别分布于该整流区沿该第二方向的相对两侧边，且每一个沟渠式栅极结构分别与相应的其中一源极的侧边邻接。
12.优选地，本发明的沟渠式栅极晶体管组件，其中，该整流区沿该第二方向的相对两侧边与相邻的源极之间分别夹设一沟渠式栅极结构，且该沟渠式栅极结构沿该第二方向的相对两侧边分别与相邻的该整流区及该源极相连接。
13.优选地，本发明的沟渠式栅极晶体管组件，其中，该整流区的两侧边与相邻的源极之间不具有所述沟渠式栅极结构。
14.优选地，本发明的沟渠式栅极晶体管组件，其中，每一沟渠式栅极结构具有自该主动部的顶面向下并沿该第一方向延伸，深度超过该井区且与该源极的侧边邻接的栅极沟渠、形成于该栅极沟渠的内侧表面的绝缘层，及填置于该栅极沟渠并覆盖该绝缘层的栅极电极，该沟渠式栅极晶体管组件还包含覆盖该晶体管的介电绝缘层，及形成于该介电绝缘层上的导电单元，该导电单元具有多条栅极电极线，每一条栅极电极线与填置于该栅极沟渠的该栅极电极电连接，而令所述栅极电极线沿该第二方向间隔分布。
15.优选地，本发明的沟渠式栅极晶体管组件，其中，该沟渠式栅极结构的绝缘层选自氮化物、氧化物或氮氧化物，该沟渠式栅极结构的绝缘层的底部具有最大厚度且厚度不小于
16.优选地，本发明的沟渠式栅极晶体管组件，其中，该晶体管主要为由碳化硅构成的磊晶积层，还包括沟渠式接触电极、位于该整流区及该主动部外侧的外围区，所述沟渠式接触电极具有至少一自该整流区顶面向下形成，深度不大于该井区且沿该第一方向延伸的第一沟渠、多条自该主动部顶面向下形成，深度不大于该井区且沿该第一方向延伸的第二沟渠，及多条自该外围区的顶面向下形成，深度不大于该井区且沿该第一方向延伸的第三沟渠，及多个分别填置于该至少一第一沟渠、所述第二沟渠及所述第三沟渠并与该半导体材料成欧姆接触的金属层，该导电单元还具有多条接触电极线，每一条接触电极线分别与相应的所述金属层连接，而令所述接触电极线沿该第二方向与所述栅极电极线间隔交错分布。
17.优选地，本发明的沟渠式栅极晶体管组件，其中，该晶体管还包含多个分别对应位于所述栅极沟渠、该至少一第一沟渠、所述第二沟渠，及所述第二沟渠的底部且为第二型掺杂的重掺杂区。
18.优选地，本发明的沟渠式栅极晶体管组件，其中，该导电单元还具有多个穿设于该介电绝缘层的导电插塞，所述接触电极线通过所述导电插塞与所述金属层电连接，所述栅极电极线通过所述导电插塞与所述栅极电极电连接。
19.本发明的有益的效果在于：利用结构设计让晶体管的主动部与整流结构沿第二方向排列，并令晶体管结构中的超级接面沿与该第二方向相交的第一方向分布，让超级接面与主动部及整流结构的分布方向彼此相交，而形成三维分布的主动部及超级接面，而可避免现有以同方向(共平面)分布的主动部及超级接面彼此相互影响的缺点，以令组件结构可具有较大的调整弹性。
附图说明
20.图1是立体示意图，说明本发明沟渠式栅极晶体管组件的实施例；
21.图2是沿图1的ii-ii割面线的剖视示意图，辅助说明图1；
22.图3是沿图1的iii-iii割面线的剖视示意图，辅助说明图1；
23.图4是沿图1的iv-iv割面线的剖视示意图，辅助说明图1；
24.图5是结构示意图，辅助说明经过步骤a形成的结构；
25.图6是结构示意图，辅助说明经过步骤b形成的结构；
26.图7是结构示意图，辅助说明经过步骤c形成的结构；
27.图8是结构示意图，辅助说明经过步骤d形成的结构；
28.图9是剖视结构示意图，以沿图8的a-a割面线的剖视结构说明经过步骤e形成的结构；
29.图10是剖视结构示意图，是以接续图9的剖视结构续加以说明经过步骤f形成的结构；
30.图11是剖视结构示意图，是以接续图10的剖视结构续加以说明经过步骤g形成的结构；
31.图12是剖视结构示意图，是以接续图11的剖视结构续加以说明经过步骤h形成的结构；
32.图13是剖视结构示意图，是以接续图12的剖视结构续加以说明经过步骤i形成的结构；及
33.图14是剖视结构示意图，是以接续图13的剖视结构续加以说明经过步骤k形成的结构。
具体实施方式
34.下面结合附图及实施例对本发明进行详细说明。
35.配合参阅图1至4，本发明沟渠式栅极晶体管组件的一实施例，包含一基板2、一漏极电极3、一晶体管4、一介电绝缘层5，及一导电单元6。其中，图1是一立体图，其省略了位于该晶体管4上方的该介电绝缘层5及该导电单元6；图2-4为分别沿图1的ii-ii、iii-iii、iv-iv割线位置的剖视示意图，所述剖视示意图则包含位于该晶体管4上方的该介电绝缘层5及该导电单元6。
36.该基板2由碳化硅构成并具有高浓度的第一型掺杂。
37.该漏极电极3形成于该基板2的其中一表面，且与该基板2成欧姆接触(ohmic contact)。
38.该晶体管4是由半导体材料构成的磊晶积层，该磊晶积层形成于该基板2反向该漏极电极3的表面，包括一整流区ra、多个主动部a，及多个超级接面sj。该整流区ra具有至少一由肖特基二极管构成的整流结构sd，所述主动部a位于该整流区ra沿一第二方向y的相对两侧边，其中，所述主动部a与该整流结构sd沿该第二方向y排列分布，且所述超级接面sj沿一与该第二方向y相交之第一方向x分布。
39.详细的说，该晶体管4包括形成于该基板2上，具有第一型掺杂且掺杂浓度小于该基板2的一第一掺杂区41、一位于该第一掺杂区41顶面并具有第二型掺杂的井区42、自该井
区42顶面向下至与该第一掺杂区41连接的第二掺杂区43，及多条自该井区42的顶面向下延伸至该第一掺杂区41，并沿该第二方向y延伸成长条柱状的第三掺杂区44，且所述第三掺杂区44沿该第一方向x平行间隔排列。其中，该第一掺杂区41及该第二掺杂区43为同型掺杂且具有相同掺杂浓度；该井区42与所述第三掺杂区44为同型掺杂，且该井区42的掺杂浓度大于所述第三掺杂区44。
40.要说明的是，前述该第一型掺杂是第一导电型态掺杂，该第二型掺杂则为与该第一导电型态掺杂的电性相反的第二导电型态掺杂。例如，该第一型掺杂为n型掺杂，该第二型掺杂则为p型掺杂，反之则反。本发明的沟渠式栅极晶体管组件可为nmos，亦可为pmos，并无特别限制。于本实施例中，是以该第一型掺杂为n型掺杂，该第二型掺杂为p型掺杂为例；该基板2为n型掺杂碳化硅；该第一掺杂区41及该第二掺杂区43是n型掺杂碳化硅、该井区42与所述第三掺杂区44是p型掺杂碳化硅，然实际实施时并不以此为限。
41.前述该第二掺杂区43定义出该整流区ra及外围区pa；该整流区ra沿该第二方向y的相对两侧边分别定义出一主动区aa，且该外围区pa是于该整流区ra及所述主动区aa的外围定义出。该整流区ra具有至少一由肖特基二极管构成的整流结构sd，每一主动区aa具有至少一主动部a，且所述主动部a与该整流结构sd沿该第二方向y排列分布；所述成长条柱状的第三掺杂区44会延伸至该第一掺杂区41，而形成多条于该第一掺杂区41交错排列的柱状区，且沿该第一方向排列的所述第三掺杂区44与该第一掺杂区41共同定义出与所述主动部a与该整流结构sd的排列方向彼此正交的超级接面(super junction)sj。
42.具体的说，每一个主动部a具有一源极s、一沟渠式栅极结构tg。该源极s自该井区42顶面向下延伸且深度小于该井区42，该源极s与该第一掺杂区41为同型掺杂且掺杂浓度大于该第一掺杂区41。该沟渠式栅极结构tg与相应的其中一源极s的侧边邻接，具有自该主动区aa的顶面向下并沿该第一方向x延伸，深度超过该井区42且与该源极s的侧边邻接的栅极沟渠101、一形成于该栅极沟渠101的内侧表面的绝缘层102，及填置于该栅极沟渠101并覆盖该绝缘层102的栅极电极103。其中，该绝缘层102可选自氮化物、氧化物，或氮氧化物，例如氮化硅、氧化硅或氮氧化硅，该栅极电极103可为多晶硅。具体实施时，该整流区ra的两侧边与相邻的源极s之间不具有沟渠式栅极结构。
43.此外，该晶体管4还包括多个沟渠式接触电极tc及多个重掺杂部hd。
44.所述沟渠式接触电极tc具有一自该整流区ra顶面向下形成，深度不大于该井区42且沿该第一方向x横跨延伸至该外围区pa的第一沟渠201、分别自该主动区aa顶面向下形成，深度不大于该井区42且沿该第一方向x延伸并横跨所述源极s至该外围区pa的第二沟渠301、多条自该外围区pa的顶面向下形成，深度不大于该井区42，沿该第一方向x横跨延伸且与所述第一沟渠201平行的第三沟渠401，及多个分别对应填置于该第一沟渠201、所述第二沟渠301及所述第三沟渠401的导电金属202、302、402。前述对应形成于该整流区ra的导电金属202与该第二掺杂区43为肖特基接触(schottky contact)，而形成该由肖特基二极管构成的整流结构sd；所述位于主动区aa的导电金属302则用于供所述源极s对外电连接。
45.所述重掺杂部hd为第二型掺杂(p型掺杂)，分别对应位于该栅极沟渠101、该第一沟渠201、所述第二沟渠301及所述第三沟渠401的下方并与对应的沟渠的底部邻接。
46.该介电绝缘层5覆盖该晶体管4的顶面，由低介电常数的绝缘材料，例如磷硅玻璃(psg)、硼磷硅玻璃(bpsg)等所构成。
47.该导电单元6设置于该介电绝缘层5上，具有多条接触电极线61、多条栅极电极线(图未示)，及多个导电插塞62。
48.其中，所述导电插塞62贯穿该介电绝缘层5并分别与所述栅极沟渠101，及所述导电金属202、302、402连接。每一条栅极电极线通过相应的导电插塞62与填置于该栅极沟渠101的该栅极电极103电连接，而令所述栅极电极线沿该第二方向y间隔分布；每一条接触电极线61也会通过相应的导电插塞62分别与所述导电金属202、302、402连接，令所述接触电极线61沿该第二方向y与所述栅极电极线间隔交错分布，而可通过该导电单元6将该沟渠式栅极晶体管组件对外电连接。
49.于一些实施例中，该每一沟渠式栅极结构tg的该绝缘层102的底部具有最大厚度，且厚度不小于利用让该绝缘层102的底部具有最大厚度，可避免该沟渠式栅极结构tg的沟渠底部因电场集中所造成的栅极氧化层崩溃问题而可提高组件的耐压。
50.由于sic基材的氧化层质量不易控制，通常有过多缺陷(defect)导致通道阻抗较高，而一般可借由拉高沟渠密度以有效改善通道阻抗，但现有的p/n超级接面与组件的通道层是以同一方向延伸分布，因此，沟渠密度的调整会受到p柱所限制，无法随意调整。而本发明该沟渠式栅极晶体管组件利用将该晶体管4的所述主动部a与整流结构sd沿该第二方向y排列形成，并令该晶体管4结构中的超级接面sj沿与该第二方向y正交之该第一方向x分布，让所述超级接面sj与所述主动部a的分布方向彼此正交，因此，所述超级接面sj的宽度调整与该主动部a的通道宽度的调整可各自独立不相互影响，而可避免现有以共平面方向分布的主动部及超级接面彼此相互影响的缺点，而可以令组件结构可具有较大的调整弹性。
51.此外，因为本发明的超级接面sj与所述主动部a的分布方向彼此正交，因此，位于所述栅极沟渠101底部的重掺杂部hd与所述超级接面sj可更易连接，而可降低所述栅极沟渠101底部的边缘电场与栅极与漏极之间的电容(c
gd
)，除此之外，利用掺杂于sic的重掺杂部hd可承受更高的崩溃接面电场，保护栅极沟渠101底部的氧化层，减少栅极沟渠101底部的尖端电场所引发栅极可靠度问题；而进一步借由将该整流结构sd整合于该晶体管4结构中，可减少该沟渠式栅极晶体管组件于顺向导通及关闭时回复时间(recovery)的功耗，故确实能达成本发明的目的。
52.兹将本案沟渠式栅极晶体管组件该实施例的制作方法说明如下。
53.参阅图5，首先进行步骤a，于具有高浓度n型掺杂的碳化硅基板上磊晶形成一掺杂浓度低于该碳化硅基板的n型掺杂碳化硅磊晶积层，即于该基板2上形成该第一掺杂区41，且该第一掺杂区41厚度约为5至100um。
54.接着，参阅图6，进行步骤b，利用形成于该第一掺杂区41顶面的图案化光罩，自该第一掺杂区41的顶面以离子布植方式向下形成多条p型掺杂的第三掺杂区44，且所述第三掺杂区44沿该第二方向y延伸成长条柱状并沿该第一方向x平行间隔排列。其中，所述第三掺杂区44的深度约为2至50um。
55.参阅图7，再进行步骤c，形成另一遮覆所述第三掺杂区44及部分的该第一掺杂区41的图案化光罩，并自未被该图案化光罩遮覆的该第一掺杂区41顶面以离子布值方式形成分布于所述第三掺杂区44并具有p型掺杂的井区42，所述井区42的掺杂浓度大于所述第三掺杂区44，且深度介于0.2至3um。其中，未被掺杂形成所述井区42，而自顶面露出的该第一掺杂区41则形成该第二掺杂区43。
56.参阅图8，接着进行步骤d，利用图案化光罩及离子布植方式，自位于该第二掺杂区43沿该第二方向y的两侧边的所述井区42的顶面向下形成具有n型掺杂且深度不超过所述井区42的多个源极s。其中，所述源极s的深度约为0.05至1um。
57.接着，配合参阅图9，进行步骤e。其中，图9是以沿图8之a-a割线的剖视结构进行说明，且该a-a割线位置即相当于图1中iv-iv割线的位置。
58.该步骤e是利用蚀刻方式，自与每一个源极s的两侧边相邻的该井区42的顶面向下形成沿该第一方向x延伸，深度超过该井区42的所述栅极沟渠101、一条自该第二掺杂区43(整流区ra)顶面向下形成，深度不大于该井区42且沿该第一方向x延伸的该第一沟渠201、分别自所述源极s顶面向下形成，深度不大于该井区42且沿该第一方向x横跨延伸的第二沟渠301，及多条位于所述第二沟渠301外侧，自所述第三掺杂区44及该井区42的顶面向下形成，深度不大于该井区42且沿该第一方向x延伸的第三沟渠401。其中，所述栅极沟渠101与所述第一沟渠201、第二沟渠301，及第三沟渠401相互平行，且所述栅极沟渠101的宽度大于所述第一沟渠201、第二沟渠301，及第三沟渠401的宽度。
59.然后，配合参阅图10，其中，图10是以接续图9的剖视结构续加以说明。进行步骤f，利用离子布值于对应每一个沟渠(栅极沟渠101、第一沟渠201、第二沟渠301、第三沟渠401)下方的半导体材料进行离子掺杂后退火，形成与所述沟渠(栅极沟渠101、第一沟渠201、第二沟渠301、第三沟渠401)的底部邻接并具有p型掺杂的重掺杂部hd，且所述重掺杂部hd的掺杂浓度大于该井区42。
60.接着，参阅图11，其中，图11是以接续图10的剖视结构续加以说明。进行步骤g，于所述沟渠的表面沉积形成由绝缘材料构成的绝缘层并经退火处理，而得到该绝缘层102。
61.要说明的是，前述该步骤e及步骤g形成的所述栅极沟渠101的深度及该绝缘层102的厚度是依据所欲制得的功率组件的耐压性而有不同，因为绝缘材料(例如半导体常用的高介电绝缘材料，如氮化硅(si3n4)、氧化硅(sio2)或氮氧化硅(sion
x
))的选择，以及所述栅极沟渠101的深度与该绝缘层102的厚度与功率组件耐压性之间的关系为本技术领域者所周知，因此，不再多加说明。
62.接着，参阅图12，进行步骤h。图12是以接续图11的剖视结构续加以说明该步骤h形成的结构。于所述栅极沟渠101中填置覆盖该绝缘层102的多晶硅，形成所述栅极电极103，得到一半成品。
63.再参阅图13，进行步骤i，图13是以接续图12的剖视结构续加以说明该步骤i形成的结构。于该半成品的顶面形成该介电绝缘层5，并于该介电绝缘层5对应所述栅极沟渠101、第一沟渠201、第二沟渠301、第三沟渠401的位置向下蚀刻移除填置于所述第一沟渠201、第二沟渠301、第三沟渠401的绝缘材料形成穿孔，并经由所述穿孔于所述第一沟渠201、第二沟渠301、第三沟渠401沉积金属层，以形成与该半成品的半导体材料成欧姆接触的导电金属302、402，以及与半导体材料成肖特基接触(schottky contact)的导电金属202，以及填置于所述穿孔并分别与所述导电金属202、302、402与栅极电极103连接的导电插塞62。
64.最后，参阅图14，进行步骤k，于该介电绝缘层5上形成分别与所述导电插塞62连接的所述接触电极线61及所述栅极电极线(图未示)，并于该基板2反向该介电绝缘层5的表面形成与该基板2成欧姆接触的该漏极电极3，即可制得如图1所示的该沟渠式栅极晶体管组
件。
65.综上所述，本发明该沟渠式栅极晶体管组件利用让该晶体管4的所述主动部a及整流结构sd与结构中的超级接面sj的分布方向彼此正交，因此，所述超级接面sj的宽度调整与该主动部a的通道宽度的调整可各自独立不相互影响，而可避免现有以共平面方向分布的主动部及超级接面彼此相互影响的缺点，而可以令组件结构具有较大的调整弹性。此外，借由将该整流结构sd整合于该晶体管4结构中，还可减少该沟渠式栅极晶体管组件于顺向导通及关闭时回复时间(recovery)的功耗，故确实可达成本发明的目的。
66.惟以上所述者，仅为本发明的实施例而已，当不能以此限定本发明实施的范围，凡是依本发明权利要求书的范围及说明书内容所作的简单的等效变化与修饰，皆仍属本发明涵盖的范围内。

技术特征：
1.一种沟渠式栅极晶体管组件，包含基板及形成于该基板上的晶体管，该基板为第一型掺杂的碳化硅，该晶体管主要为构成材料为半导体材料的磊晶积层,其特征在于：该晶体管包括：整流区，具有至少一由肖特基二极管构成的整流结构；至少一主动部，位于该整流区沿一第二方向的其中至少一侧边，且与该整流结构沿该第二方向排列分布；及多个超级接面，沿与该第二方向相交的第一方向分布,其中,该晶体管还包括：第一掺杂区,形成于该基板上，为第一型掺杂且掺杂浓度小于该基板；井区,位于该第一掺杂区顶面并具有第二型掺杂；第二掺杂区,自该井区顶面向下至与该第一掺杂区连接,与该第一掺杂区为同型掺杂且具有相同掺杂浓度；及多条第三掺杂区,自该井区的顶面向下延伸至该第一掺杂区，并沿该第二方向延伸成长条柱状,与该井区为同型掺杂,且该井区的掺杂浓度大于该第三掺杂区,且所述第三掺杂区沿与该第二方向相交的第一方向平行间隔排列；其中,该第二掺杂区定义出该整流区，且沿该第一方向排列的所述第三掺杂区与该第一掺杂区共同定义出所述超级接面,该至少一主动部具有至少一源极，该至少一源极是自该井区顶面向下延伸不超出该井区,且位于该第二掺杂区沿该第二方向的其中至少一侧边。2.根据权利要求1所述的沟渠式栅极晶体管组件，其特征在于：该晶体管具有多个主动部，每一主动部具有源极，及沟渠式栅极结构，所述主动部分别分布于该整流区沿该第二方向的相对两侧边，且每一个沟渠式栅极结构分别与相应的其中一源极的侧边邻接。3.根据权利要求2所述的沟渠式栅极晶体管组件，其特征在于：该整流区沿该第二方向的相对两侧边与相邻的源极之间分别夹设一沟渠式栅极结构，且该沟渠式栅极结构沿该第二方向的相对两侧边分别与相邻的该整流区及该源极相连接。4.根据权利要求2所述的沟渠式栅极晶体管组件，其特征在于：该整流区的两侧边与相邻的源极之间不具有所述沟渠式栅极结构。5.根据权利要求2所述的沟渠式栅极晶体管组件，其特征在于：每一沟渠式栅极结构具有自该主动部的顶面向下并沿该第一方向延伸，深度超过该井区且与该源极的侧边邻接的栅极沟渠、形成于该栅极沟渠的内侧表面的绝缘层，及填置于该栅极沟渠并覆盖该绝缘层的栅极电极，该沟渠式栅极晶体管组件还包含覆盖该晶体管的介电绝缘层，及形成于该介电绝缘层上的导电单元，该导电单元具有多条栅极电极线，每一条栅极电极线与填置于该栅极沟渠的该栅极电极电连接，而令所述栅极电极线沿该第二方向间隔分布。6.根据权利要求5所述的沟渠式栅极晶体管组件，其特征在于：该沟渠式栅极结构的绝缘层选自氮化物、氧化物或氮氧化物，该沟渠式栅极结构的绝缘层的底部具有最大厚度且厚度不小于7.根据权利要求5所述的沟渠式栅极晶体管组件，其特征在于：该晶体管主要为由碳化硅构成的磊晶积层，还包括沟渠式接触电极、位于该整流区及该主动部外侧的外围区，所述
沟渠式接触电极具有至少一自该整流区顶面向下形成，深度不大于该井区且沿该第一方向延伸的第一沟渠、多条自该主动部顶面向下形成，深度不大于该井区且沿该第一方向延伸的第二沟渠，及多条自该外围区的顶面向下形成，深度不大于该井区且沿该第一方向延伸的第三沟渠，及多个分别填置于该至少一第一沟渠、所述第二沟渠及所述第三沟渠并与该半导体材料成欧姆接触的金属层，该导电单元还具有多条接触电极线，每一条接触电极线分别与相应的所述金属层连接，而令所述接触电极线沿该第二方向与所述栅极电极线间隔交错分布。8.根据权利要求7所述的沟渠式栅极晶体管组件，其特征在于：该晶体管还包含多个分别对应位于所述栅极沟渠、该至少一第一沟渠、所述第二沟渠，及所述第三沟渠的底部且为第二型掺杂的重掺杂区。9.根据权利要求7所述的沟渠式栅极晶体管组件，其特征在于：该导电单元还具有多个穿设于该介电绝缘层的导电插塞，所述接触电极线通过所述导电插塞与所述金属层电连接，所述栅极电极线通过所述导电插塞与所述栅极电极电连接。

技术总结
本发明提供一种沟渠式栅极晶体管组件，包含：基板及形成于该基板上的晶体管。该晶体管包括整流区、至少一主动部，及多个超级接面。该整流区具有至少一由肖特基二极管(Schottky diode)构成的整流结构。其中，该至少一主动部位于该整流区沿第二方向的其中至少一侧边，该至少一主动部与该至少一整流结构沿该第二方向排列分布，且所述超级接面结构沿与该第二方向相交的第一方向分布。利用让超级接面与主动部及整流结构的分布方向彼此相交，而可以令组件结构可具有较大的调整弹性。件结构可具有较大的调整弹性。件结构可具有较大的调整弹性。


技术研发人员：李柏贤 曾婉雯 王诚骏
受保护的技术使用者：力源半导体股份有限公司
技术研发日：2023.03.09
技术公布日：2023/9/13