一种多路互补PWM信号的产生方法与流程

一种多路互补pwm信号的产生方法
技术领域
1.本发明涉及数字信号处理的技术领域，尤其涉及一种多路互补pwm信号的产生方法。


背景技术：

2.在电子电路的应用中，经常需要输出多路控制信号或多路功率输出。这些多路信号或功率输出有相互牵制关系，即总的物理量(例如功率或电流)不变，而各路输出的物理量能够随意变化。在一些应用中，各路输出还要求有时序上的顺序关系。例如在某led照明电源的应用实例中，led采用恒流控制，并要求多路led均可调节电流大小，以实现照明亮度的变化，而且维持电源输出的总电流不变。调光是基于常规的pwm(脉冲宽度调制)实现的，而总电流不变意味着多路输出信号的脉宽或者说占空比可变，但又互不重叠，且加在一起填满整个周期或某个固定的总占空比值，即多路pwm信号互补。
3.而在现有技术中，产生多路互补pwm信号直观的做法是，在固件中设立一个计数变量，并使能硬件计数器的周期中断isr。每次中断时变量加1，并在isr中判断当前变量值，以在某个范围内就置其中一个信号线输出1，其它输出0。而这种方法有两个明显的缺点：1、处理器负荷过大，需不停进入isr来查看计数变量值，然后设置信号线输出，而大量进入isr的操作都是无用功，因为只有计数到极少量几个数值需要切换信号线电平，导致处理器被频繁中断，无法腾出时间处理其它任务；2、处理速度慢，计数器的输入时钟往往和处理器的时钟相同，或相比拟，为了确保占空比调节的粒度足够小，就要求isr中断的周期很小，处理器越要频繁地进入isr，但处理器进入中断isr需做准备工作，这意味着中断周期不能太小，否则会导致处理器还未完成isr里的操作，就又发生中断。经实践证明，这种方法只能得到周期很大的pwm，无法满足精确控制的应用需要。
4.另一些做法是通过可编程器件如cpld、fpga实现，这种方法虽然能满足实际应用需要，但存在成本高的缺陷，可编程器件的成本甚至超过整个电源产品的成本。而且这类器件需要学习专门的编程语言才能写出适当的逻辑，并需要专门的开发环境和编程工具来使器件达到期望的功能。


技术实现要素：

5.本发明针对上述背景技术中提及的相关技术存在的至少一个缺陷：处理器负荷大、处理速度慢和成本高的缺陷，提供一种多路互补pwm信号的产生方法，可以实现互补pwm信号占空比可编程，还具有处理器负担小、占空比精度高、成本低的优点。
6.本发明解决其技术问题所采用的技术方案是：构造一种多路互补pwm信号的产生方法，用于产生多路占空比相互约束的pwm信号，该方法包括：
7.s1、处理器mcu中的计数器关联的k路pwm输出通道分别输出pwm信号；其中，所述计数器的第1、2、
……
、k路pwm输出通道输出的pwm信号占空比依次递增，周期相同且有同步关系；
8.s2、第1路pwm输出通道输出第1互补pwm信号；
9.s3、第1路pwm输出通道输出的pwm信号反相后和第2路pwm输出通道输出的pwm信号相与后，作为第2互补pwm信号；
10.……
11.s1+k、第k-1路pwm输出通道输出的pwm信号反相后和第k路pwm输出通道输出的pwm信号相与，作为第k互补pwm信号；
12.s2+k、第k路pwm输出通道输出的pwm信号反相后，作为第k+1互补pwm信号；
13.以使所述处理器mcu的k路pwm输出通道可生成k+1个互补pwm信号。
14.优选地，在所述s1之前，还包括：设置所述计数器的计数值范围以设定pwm周期。
15.可选地，所述s1包括：
16.处理器mcu设置其计数器关联的所述k路pwm输出通道所对应的预定计数值n1、n2、
……
、nk，以控制第1、2、
……
、k路pwm输出通道输出占空比递增的pwm信号；
17.其中，若所述处理器mcu采用加计数，从0计数到所设计数上限值n后归零开始新一轮计数周期，则0《n1《n2《
……
nk《n；当所述计数器的计数值归零后，各路pwm输出通道输出高电平；当所述计数器的计数值增加到n1时，第1路pwm输出通道输出低电平直至增加到n；当所述计数器的计数值增加到n2时，第2路pwm输出通道输出低电平直至增加到n；
……
当所述计数器的计数值增加到nk时，第k路pwm输出通道输出低电平直至增加到n。
18.在另一些实施例中，若所述处理器mcu采用加计数，从所设的计数下限值m计数到溢出值后重装m开始新一轮计数周期，则m《n1《n2《
……
nk《溢出值，计数上限值为所述溢出值；当所述计数器的计数值重装为m后，各路pwm输出通道输出高电平；当所述计数器的计数值增加到n1时，第1路pwm输出通道输出低电平直至增加到溢出值；当所述计数器的计数值增加到n2时，第2路pwm输出通道输出低电平直至增加到溢出值；
……
当所述计数器的计数值增加到nk时，第k路pwm输出通道输出低电平直至增加到溢出值。
19.在另一些实施例中，若所述处理器mcu采用减计数，从所设的计数上限值m计数到0后又重装m开始新一轮计数周期，则m》n1》n2》
……
nk》0；当所述计数器的计数值重装为m后，各路pwm输出通道输出高电平；当所述计数器的计数值减小到n1时，第1路pwm输出通道输出低电平直至减小到0；当所述计数器的减小到n2时，第2路pwm输出通道输出低电平直至减小到0；
……
当所述计数器的计数值减小到nk时，第k路pwm输出通道输出低电平直至减小到0。
20.在另一些实施例中，若所述处理器mcu采用减计数，从溢出值计数到所设的计数下限值m又重装溢出值开始新一轮计数周期，则溢出值》n1》n2》
……
nk》m；在所述计数器的计数值重装为溢出值后，各路pwm输出通道输出高电平；当所述计数器的计数值减小到n1时，第1路pwm输出通道输出低电平直至减小到m；当所述计数器的计数值减小到n2时，第2路pwm输出通道输出低电平直至减小到m；
……
当所述计数器的计数值减小到nk时，第k路pwm输出通道输出低电平直至减小到m。
21.优选地，所述处理器mcu随时根据各路输出物理量的期望值，设置n1至nk的大小，从而实时控制各路互补pwm信号的占空比大小。
22.优选地，所述多路互补pwm信号的产生方法还包括：
23.当所述计数器的计数到溢出值时，所述计数器的计数值重装，以进入下一个pwm信号输出周期。
24.优选地，在所述s1中，还包括：根据实际应用需求和所述计数器能提供的pwm通道数目确定所述k的多少。
25.实施本发明的技术方案，具有以下有益效果：
26.利用处理器mcu上计数器外设的多路输出功能，配置适当的寄存器，在正常工作时不需要处理器干预，通过少量的元器件配合即可产生多路互补pwm信号，实现pwm周期及各路互补pwm信号占空比可编程，除了上电初始化计数器和按需修改pwm占空比的情形外，不会占用mcu处理时间，还具有pwm占空比精度高、任意可调、实现成本低、处理器mcu负担小等优点。
附图说明
27.下面将结合附图及实施例对本发明作进一步说明，附图中：
28.图1是本发明一些实施例中多路互补pwm信号的产生方法的示意图；
29.图2是本发明多路互补pwm信号的产生电路的第一实施例电路结构图；
30.图3是本发明一些实施例中与门的电路结构图；
31.图4是本发明一些实施例中非门的电路结构图；
32.图5是本发明另一些实施例中非门的电路结构图；
33.图6是本发明多路互补pwm信号的产生电路的第二实施例电路结构图；
34.图7是本发明多路互补pwm信号的产生电路的第三实施例电路结构图；
35.图8是本发明一些实施例中处理器mcu各路pwm输出通道的输出波形图，作为所述多路互补pwm信号的产生电路的输入信号；
36.图9是本发明一些实施例中多路互补pwm信号的产生电路的各路互补pwm信号输出波形图；
37.图10是本发明另一些实施例中处理器mcu各路pwm输出通道的输出波形图，作为所述多路互补pwm信号的产生电路的输入信号；
38.图11是本发明另一些实施例中多路互补pwm信号的产生电路的各路互补pwm信号输出波形图。
具体实施方式
39.为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。
40.需要说明的是，附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
41.附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
42.图1是本发明一些实施例中多路互补pwm信号的产生方法的示意图，图2是本发明中多路互补pwm信号的产生电路的第一实施例电路结构图。该多路互补pwm信号的产生方法用于产生多路占空比相互约束及互补的pwm信号，所谓“互补”是指各路pwm信号的占空比可
随意变动，同一时刻只有一路输出高电平(或相反，下同)，但各路输出占空比之和总保持在100％。
43.参见图1和图2，该多路互补pwm信号的产生方法包括：
44.s1、处理器mcu中的计数器关联的k路pwm输出通道分别输出pwm信号；其中，计数器的第1、2、
…
、k路pwm输出通道输出的pwm信号占空比依次递增，各pwm信号的周期相同且有同步关系，k为大于1的自然数；
45.s2、第1路pwm输出通道输出第1互补pwm信号；
46.s3、第1路pwm输出通道输出的pwm信号反相后和第2路pwm输出通道输出的pwm信号相与后，作为第2互补pwm信号；
47.……
48.s1+k、第k-1路pwm输出通道输出的pwm信号反相后和第k路pwm输出通道输出的pwm信号相与后，作为第k互补pwm信号；
49.s2+k、第k路pwm输出通道输出的pwm信号反相后，作为第k+1互补pwm信号。
50.需说明的是，s2至s2+k无需根据序号顺序进行。另外，“相与”是指进行与运算，可以使用各种与门电路实现。pwm信号的反相则可以使用各种非门电路实现。第1、2、
…
、k路pwm输出通道是指计数器所关联的各路pwm输出通道，通过处理器mcu引脚输出，可以根据应用需要自行编制通道号。容易理解的，假设计数器关联的pwm输出通道ch1、ch2和ch3输出的pwm占空比依次递减(相当于ch3、ch2和ch1输出pwm信号占空比依次递增)，那么，ch3便对应为第1路pwm输出通道，ch2对应为第2路pwm输出通道，ch1对应为第3路pwm输出通道；若计数器关联的pwm输出通道ch1、ch2和ch3输出的pwm占空比依次递增，那么，ch1便对应为第1路pwm输出通道，ch2对应为第2路pwm输出通道，ch3对应为第3路pwm输出通道。
51.在本实施例中，利用处理器mcu上计数器外设的多路输出功能(关联pwm输出通道ch1至chk)，配置适当的寄存器，在正常工作时不需要处理器干预，通过少量的元器件(包括图2中的第1至k非门和第1至k-1与门)配合处理器mcu即可产生多路互补pwm信号(包括第1至k+1互补pwm信号)，可实现pwm周期及各路互补pwm信号占空比可编程，除了上电初始化计数器和按需修改pwm占空比的情形外，不会占用mcu处理时间，还具有pwm占空比精度高、任意可调、实现成本低、处理器mcu负担小等优点。
52.需说明的是，计数器为设于处理器mcu内的外设模块，通过设置处理器mcu固件中的相关寄存器，便能实现pwm周期及各路互补pwm信号占空比可编程，以满足应用需求。
53.在一些实施例中，执行s1之前可以通过以下方式对pwm周期实现编程：设置计数器的计数范围以设定pwm周期。计数值范围的上/下限值有一个是固定的，例如0或溢出值，计数方向(加减)和此限值随处理器mcu而定。用户程序可设置的是另一个值。
54.在本实施例中，计数器的计数范围及处理器的输入时钟信号频率共同确定了pwm周期的大小。
55.在一些实施例中，如图3所示，该多路互补pwm信号的产生方法还包括：当计数器计数到溢出值时，计数器的计数值重装，以进入下一个pwm信号输出周期。
56.在一些实施例中，s1包括：处理器mcu设置其计数器关联的k路pwm输出通道所对应的预定计数值n1、n2、
……
、nk，以控制第1、2、
……
、k路pwm输出通道输出占空比递增的pwm信号；
57.其中，若处理器mcu采用加计数，从0计数到所设计数上限值n后归零开始新一轮计数周期，则0《n1《n2《
……
nk《n；当计数器的计数值归零后，各路pwm输出通道输出高电平；当计数器的计数值增加到n1时，第1路pwm输出通道输出低电平直至增加到n；当计数器的计数值增加到n2时，第2路pwm输出通道输出低电平直至增加到n；
……
当计数器的计数值增加到nk时，第k路pwm输出通道输出低电平直至增加到n。
58.在另一些实施例中，若处理器mcu采用加计数，从所设的计数下限值m计数到溢出值后重装m开始新一轮计数周期，则m《n1《n2《
……
nk《溢出值，计数上限值为溢出值；当计数器的计数值重装为m后，各路pwm输出通道输出高电平；当计数器的计数值增加到n1时，第1路pwm输出通道输出低电平直至增加到溢出值；当计数器的计数值增加到n2时，第2路pwm输出通道输出低电平直至增加到溢出值；
……
当计数器的计数值增加到nk时，第k路pwm输出通道输出低电平直至增加到溢出值。。
59.具体地，以16位计数器从下限值m加计数为例，其溢出值为0xffff，当计数值计数到0xffff后，计数值将重装为计数下限值m，各路pwm输出通道输出高电平。
60.在另一些实施例中，若处理器mcu采用减计数，从所设的计数上限值m计数到0后又重装m开始新一轮计数周期，则m》n1》n2》
……
nk》0；当计数器的计数值重装为m后，各路pwm输出通道输出高电平；当计数器的计数值减小到n1时，第1路pwm输出通道输出低电平直至减小到0；当计数器的计数值减小到n2时，第2路pwm输出通道输出低电平直至减小到0；
……
当计数器的计数值减小到nk时，第k路pwm输出通道输出低电平直至减小到0。
61.在另一些实施例中，若处理器mcu采用减计数，从溢出值计数到所设的计数下限值m又重装溢出值开始新一轮计数周期，则溢出值》n1》n2》
……
nk》m；在计数器的计数值重装为溢出值后，各路pwm输出通道输出高电平；当计数器的计数值减小到n1时，第1路pwm输出通道输出低电平直至减小到m；当计数器的计数值减小到n2时，第2路pwm输出通道输出低电平直至减小到m；
……
当计数器的计数值减小到nk时，第k路pwm输出通道输出低电平直至减小到m。
62.具体地，以16位计数器从溢出值减计数为例，其溢出值为0xffff，当计数值计数到计数下限值m后，计数值将重装为0xffff，各路pwm输出通道输出高电平。
63.在一些实施例中，处理器mcu可随时根据各路输出物理量的期望值，设置n1至nk的大小，从而实时控制各路互补pwm信号的占空比大小。
64.在一些实施例中，在s1中，可根据实际应用需求和计数器能提供的pwm通道数目确定k的多少。参考图2，该多路互补pwm信号的产生电路包括k个非门、k-1个与门，以及处理器mcu；
65.处理器mcu中计数器关联的k路pwm输出通道分别输出pwm信号；其中，计数器的第1、2、
……
、k路pwm输出通道输出的pwm信号占空比依次递增，各pwm信号的周期相同且有同步关系；
66.第1路pwm输出通道输出第1互补pwm信号；
67.第1路pwm输出通道输出的pwm信号经第1非门a1反相后，与第2路pwm输出通道输出的pwm信号在第1与门b1相与，输出第2互补pwm信号；
68.第k-1路pwm输出通道输出的pwm信号经第k-1非门a
k-1
反相后，与第2路pwm输出通道输出的pwm信号在第k-1与门b
k-1
相与，输出第k互补pwm信号；
69.第k路pwm输出通道输出的pwm信号经第k非门ak反相后，输出第k+1互补pwm信号。
70.在一些实施例中，采用如图3所示的二极管与门，第1至k-1与门分别包括电阻r1、二极管d1a和二极管d1b。电阻r1的第一端接电源vdd，电阻r1的第二端连接二极管d1a和二极管d1b的阳极为与门的输出端；二极管d1a的阴极为与门的其中一个输入端，二极管d1b的阴极为与门的另一个输入端。
71.在一些实施例中，采用如图4所示的mosfet非门，第1至k非门分别包括电阻r1a、电阻r1b和nmosfet管q1。电阻r1a为nmosfet管q1栅极偏置电阻，电阻r1b为nmosfet管q1漏极偏置电阻；nmosfet管q1的栅极为非门的输入端，nmosfet管q1的漏极为非门的输出端。
72.第1至k非门还可以采用包括电阻r1a'、电阻r1b'和pmosfet管q1'。电阻r1a'为pmosfet管q1'栅极偏置电阻，电阻r1b'为pmosfet管q1'漏极偏置电阻；pmosfet管q1'的栅极为非门的输入端，pmosfet管q1'的漏极为非门的输出端。
73.在一些实施例中，采用如图5所示的三极管非门，第1至k非门分别包括电阻r2a、电阻r2b和npn三极管q2。电阻r2a为npn三极管q2基极限流电阻，电阻r1b为npn三极管q2集电极偏置电阻；电阻r2a的第一端为非门的输入端，npn三极管q2的集电极为非门的输出端。
74.第1至k非门还可以采用包括电阻r2a'、电阻r2b'和pnp三极管q2'。电阻r2a'为pnp三极管q2'基极限流电阻，电阻r2b'为pnp三极管q2'集电极偏置电阻；pnp三极管q2'的基极为非门的输入端，pnp三极管q2'的集电极为非门的输出端。
75.容易理解的，通过分立元器件搭建非门和与门，不仅可以满足大多数应用需求，还能最大限度节省器件成本。
76.下面将以k的数目为3为例，说明多路互补pwm信号的产生电路的工作原理：如图6或图7所示，计数器包括3路pwm输出通道(依次为ch1、ch2和ch3)，这3路pwm输出通道的输出波形图可参照图8。在该实施例中，ch1输出的pwm信号对应为第1互补pwm信号a。ch1输出的pwm信号经第1非门a1取反后和ch2输出的pwm信号一起输入到第1与门b1，后者输出为第2互补pwm信号b，容易理解的，第2互补pwm信号信号b，容易理解的，第2互补pwm信号其中，“上划线”表示非运算，“·”表示与运算。同理可得，第3互补pwm信号第4互补pwm信号另外，本实施例的第1至4互补pwm信号的信号波形图可参照图9。
77.需说明的是，对于处理器mcu的计数器“在一个计数周期时，开始时出低电平，到某设定值时为高电平直至本轮计数结束”的情形，处理方法与上述方法类似。在该些实施例中，3路pwm输出通道的输出波形图可参照图10，第1至4互补pwm信号的信号波形图可参照图11。
78.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
79.专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业
技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
80.结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或技术领域内所公知的任意其它形式的存储介质中。
81.可以理解的，以上实施例仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，可以对上述技术特点进行自由组合，还可以做出若干变形和改进，这些都属于本发明的保护范围；因此，凡跟本发明权利要求范围所做的等同变换与修饰，均应属于本发明权利要求的涵盖范围。

技术特征：
1.一种多路互补pwm信号的产生方法，用于产生多路占空比相互约束的pwm信号，其特征在于，包括：s1、处理器mcu中的计数器关联的k路pwm输出通道分别输出pwm信号；其中，所述计数器的第1、2、
……
、k路pwm输出通道输出的pwm信号占空比依次递增，周期相同且有同步关系；s2、第1路pwm输出通道输出第1互补pwm信号；s3、第1路pwm输出通道输出的pwm信号反相后和第2路pwm输出通道输出的pwm信号相与后，作为第2互补pwm信号；
……
s1+k、第k-1路pwm输出通道输出的pwm信号反相后和第k路pwm输出通道输出的pwm信号相与后，作为第k互补pwm信号；s2+k、第k路pwm输出通道输出的pwm信号反相后，作为第k+1互补pwm信号；以使所述处理器mcu的k路pwm输出通道可生成k+1个互补pwm信号。2.根据权利要求1所述的多路互补pwm信号的产生方法，其特征在于，在所述s1之前，还包括：设置所述计数器的计数值范围以设定pwm周期。3.根据权利要求2所述的多路互补pwm信号的产生方法，其特征在于，所述s1包括：所述处理器mcu设置其计数器关联的所述k路pwm输出通道所对应的预定计数值n1、n2、
……
、n
k
，以控制第1、2、
……
、k路pwm输出通道输出占空比递增的pwm信号；其中，若所述处理器mcu采用加计数，从0计数到所设计数上限值n后归零开始新一轮计数周期，则0<n1<n2<
……
n
k
<n；当所述计数器的计数值归零后，各路pwm输出通道输出高电平；当所述计数器的计数值增加到n1时，第1路pwm输出通道输出低电平直至增加到n；当所述计数器的计数值增加到n2时，第2路pwm输出通道输出低电平直至增加到n；
……
当所述计数器的计数值增加到n
k
时，第k路pwm输出通道输出低电平直至增加到n。4.根据权利要求2所述的多路互补pwm信号的产生方法，其特征在于，所述s1包括：所述处理器mcu设置其计数器关联的所述k路pwm输出通道所对应的预定计数值n1、n2、
……
、n
k
，以控制第1、2、
……
、k路pwm输出通道输出占空比递增的pwm信号；其中，若所述处理器mcu采用加计数，从所设的计数下限值m计数到溢出值后重装m开始新一轮计数周期，则m<n1<n2<
……
n
k
<溢出值，计数上限值为所述溢出值；当所述计数器的计数值重装为m后，各路pwm输出通道输出高电平；当所述计数器的计数值增加到n1时，第1路pwm输出通道输出低电平直至增加到溢出值；当所述计数器的计数值增加到n2时，第2路pwm输出通道输出低电平直至增加到溢出值；
……
当所述计数器的计数值增加到n
k
时，第k路pwm输出通道输出低电平直至增加到溢出值。5.根据权利要求2所述的多路互补pwm信号的产生方法，其特征在于，所述s1包括：所述处理器mcu设置其计数器关联的所述k路pwm输出通道所对应的预定计数值n1、n2、
……
、n
k
，以控制第1、2、
……
、k路pwm输出通道输出占空比递增的pwm信号；其中，若所述处理器mcu采用减计数，从所设的计数上限值m计数到0后又重装m开始新一轮计数周期，则m>n1>n2>
……
n
k
>0；当所述计数器的计数值重装为m后，各路pwm输出通道输出高电平；当所述计数器的计数值减小到n1时，第1路pwm输出通道输出低电平直至减小到0；当所述计数器的减小到n2时，第2路pwm输出通道输出低电平直至减小到0；
……
当所述计数器的计数值减小到n
k
时，第k路pwm输出通道输出低电平直至减小到0。
6.根据权利要求2所述的多路互补pwm信号的产生方法，其特征在于，所述s1包括：所述处理器mcu设置其计数器关联的所述k路pwm输出通道所对应的预定计数值n1、n2、
……
、n
k
，以控制第1、2、
……
、k路pwm输出通道输出占空比递增的pwm信号；其中，若所述处理器mcu采用减计数，从溢出值计数到所设的计数下限值m又重装溢出值开始新一轮计数周期，则溢出值>n1>n2>
……
n
k
>m；在所述计数器的计数值重装为溢出值后，各路pwm输出通道输出高电平；当所述计数器的计数值减小到n1时，第1路pwm输出通道输出低电平直至减小到m；当所述计数器的计数值减小到n2时，第2路pwm输出通道输出低电平直至减小到m；
……
当所述计数器的计数值减小到n
k
时，第k路pwm输出通道输出低电平直至减小到m。7.根据权利要求3至6任一项所述的多路互补pwm信号的产生方法，其特征在于，所述处理器mcu随时根据各路输出物理量的期望值，设置n1至n
k
的大小，从而实时控制各路互补pwm信号的占空比大小。8.根据权利要求2所述的多路互补pwm信号的产生方法，其特征在于，还包括：当所述计数器计数到溢出值时，所述计数器的计数值重装，以进入下一个pwm信号输出周期。9.根据权利要求1所述的多路互补pwm信号的产生方法，其特征在于，在所述s1中，还包括：根据实际应用需求和所述计数器能提供的pwm通道数目确定所述k的多少。

技术总结
本发明公开一种多路互补PWM信号的产生方法，其方法包括：S1、处理器MCU计数器关联的K路PWM输出通道分别输出占空比递增的PWM信号；S2、第1路通道输出第1互补PWM信号；S3、第1路通道的反相信号和第2路通道输出的PWM信号相与作为第2互补PWM信号；


技术研发人员：杨高铸 王小军 张菲
受保护的技术使用者：深圳市立创普电源技术有限公司
技术研发日：2023.05.31
技术公布日：2023/9/14