低功耗LVDS发送器的制作方法

低功耗lvds发送器
技术领域
1.本技术涉及集成电路技术领域，特别涉及一种低功耗lvds发送器。


背景技术：

2.lvds(low voltage differential signaling，低电压差分信号)采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点。
3.现有技术中，无论是否需要通过lvds发送器的主体驱动电路输出差分信号来实现数据传输，主体驱动电路均保持为工作状态，导致lvds发送器功耗高。


技术实现要素：

4.为了解决上述问题，本技术提供了一种能够选择性关断主体驱动电路的低功耗lvds发送器。
5.根据本技术实施例的一方面，公开了一种低功耗lvds发送器，所述低功耗lvds发送器包括镜像电流源、主体驱动电路、开关电路，所述镜像电流源配置为将输入的第一电流转换成第二电流输出，所述镜像电流源包括多个晶体管；所述主体驱动电路连接所述镜像电流源，所述主体驱动电路配置为基于所述第二电流产生差分信号；所述开关电路连接所述镜像电流源中的至少一所述晶体管，配置为选择性控制至少一所述晶体管导通或关断，以控制所述镜像电流源中的所述多个晶体管导通或关断；其中，当所述多个晶体管关断时，所述镜像电流源关断。
6.在一种示例性实施例中，所述镜像电流源包括第一电流镜电路和第二电流镜电路，其中，所述第一电流镜电路配置为接收输入的所述第一电流，所述第一电流镜电路为共源共栅电流镜电路；所述第二电流镜电路连接所述第一电流镜电路和所述主体驱动电路，所述第二电流镜电路配置为输出所述第二电流至所述主体驱动电路。
7.在一种示例性实施例中，所述第一电流镜电路包括第一电阻、一第一前端晶体管、多个第一后端晶体管、一第二前端晶体管以及多个第二后端晶体管，其中，所述第一电阻的第一端和所述第一前端晶体管的控制端及所述多个第一后端晶体管的控制端连接，所述第一电阻的第二端连接所述第一前端晶体管的第一端，所述第一电流经所述第一电阻的第一端输入，所述第一前端晶体管的第二端连接所述第二前端晶体管的第一端；所述第二前端晶体管的控制端和所述多个第二后端晶体管的控制端连接；所述多个第一后端晶体管的其中一者的第一端连接所述主体驱动电路，所述多个第一后端晶体管除了所述其中一者以外的第一后端晶体管的第一端连接所述第二电流镜电路，每一所述第一后端晶体管的第二端连接一所述第二后端晶体管的第一端，所述多个第二后端晶体管的第二端连接地端；所述开关电路包括第一开关晶体管和第二开关晶体管，所述第一开关晶体管的控制端配置为接收第一信号，所述第一开关晶体管的第一端连接所述第一前端晶体管的第一端，所述第一开关晶体管的第二端连接所述第二前端晶体管的控制端，所述第二开关晶体管的控制端配
置为接收第二信号，所述第二信号与所述第一信号的电平相反，所述第二开关晶体管的第一端连接所述第二前端晶体管的控制端，所述第二开关晶体管的第二端连接地端。
8.在一种示例性实施例中，所述多个第一后端晶体管包括三个第一后端晶体管，所述多个第二后端晶体管包括三个第二后端晶体管；所述第二电流镜电路包括三个第三后端晶体管，所述三个第三后端晶体管的控制端连接在一起，其中，两个第三后端晶体管的第一端分别连接一所述第一后端晶体管的第一端，一个第三后端晶体管的第一端连接所述主体驱动电路的电流输入端，其中所述两个第三后端晶体管中的一第三后端晶体管的第一端连接其控制端，所述三个第三后端晶体管的第二端连接电压源。
9.在一种示例性实施例中，所述第一前端晶体管、所述第一后端晶体管、所述第二前端晶体管、所述第二后端晶体管、所述第一开关晶体管以及所述第二开关晶体管为p型场效应管，所述第二电流镜电路包括多个n型场效应管。
10.在一种示例性实施例中，所述低功耗lvds发送器还包括电压源，所述电压源能够提供1.8v电压输出，以导通各个晶体管。
11.在一种示例性实施例中，所述低功耗lvds发送器还包括共模反馈电路，所述共模反馈电路包括第一反馈放大电路和第二反馈放大电路，所述第一反馈放大电路连接所述主体驱动电路的输出端，用于检测所述主体驱动电路输出的差分信号的共模电压，并放大所述共模电压与基准电压的电压差值后输出，所述第二反馈放大电路的输入端连接所述第一反馈放大电路的输出端，以接收并放大经所述第一反馈放大电路放大后的电压差值，所述第二反馈放大电路的输出端连接所述主体驱动电路的电流输入端，以调整所述主体驱动电路输出的差分信号的共模电压。
12.在一种示例性实施例中，所述第二反馈放大电路包括一放大晶体管，所述放大晶体管具有控制端、第一端以及第二端，所述放大晶体管的控制端作为所述第二反馈放大电路的输入端，所述放大晶体管的第一端作为所述第二反馈放大电路的输出端，所述放大晶体管的第二端连接电压源。
13.在一种示例性实施例中，所述共模反馈电路还包括密勒补偿电路，所述密勒补偿电路包括密勒补偿电容和调零电阻，所述密勒补偿电容的一端连接在所述第一反馈放大电路的输出端，所述密勒补偿电容的另一端连接所述调零电阻的一端，所述调零电阻的另一端连接所述主体驱动电路的电流输入端。
14.在一种示例性实施例中，所述低功耗lvds发送器还包括单端转差分电路和预驱动电路，其中，所述单端转差分电路配置为将输入信号转换成差分信号输出；所述预驱动电路的输入端连接所述单端转差分电路的输出端，所述预驱动电路的输出端连接所述主体驱动电路。
15.本技术的实施例提供的技术方案至少包括以下有益效果：
16.本技术公开的低功耗lvds发送器，设置开关电路和镜像电流源，使开关电路连接镜像电流源中的至少一晶体管，能够选择性控制镜像电流源中的多个晶体管导通或关断，从而导通或者关断镜像电流源，当镜像电流源导通时，可以通过镜像电流源输出电流至主体驱动电路，使主体驱动电路能够产生差分信号，从而实现数据传输，当镜像电流源关断时，由于无输入电流，主体驱动电路也被关断，实现了在无需通过lvds发送器进行数据传输时，关断镜像电流源和主体驱动电路，从而降低lvds发送器的功耗，同时，也不会影响电路
中其他功能模块的正常工作。
17.应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本技术。
附图说明
18.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并于说明书一起用于解释本技术的原理。
19.图1示出了本技术实施例一提供的低功耗lvds发送器的组成框图。
20.图2示出了本技术实施例一提供的低功耗lvds发送器的部分电路原理图。
21.图3示出了本技术实施例一提供的低功耗lvds发送器的部分电路及接收端的示意图。
22.图4示出了本技术实施例一提供的比较放大器的电路原理图。
23.图5示出了本技术实施例一提供的低功耗lvds发送器的输出眼图。
24.附图标记说明如下：
25.100、低功耗lvds发送器；101、单端转差分电路；102、预驱动电路；103、发送端电路；1031、镜像电流源；10311、第一电流镜电路；r1、第一电阻；m3、第一前端晶体管；m5/m7/m9、第一后端晶体管；m4、第二前端晶体管；m6/m8/m10、第二后端晶体管；10312、第二电流镜电路；m11/m12/m13、第三后端晶体管；1032、主体驱动电路；m14、第一晶体管；m15、第二晶体管；m16、第三晶体管；m17、第四晶体管；i1、尾电流源；r
load
、负载电阻；1033、开关电路；m1、第一开关晶体管；m2、第二开关晶体管；104、共模反馈电路；1041、第一反馈放大电路；10411、电压检测电路；r2、第一分压电阻；r3、第二分压电阻；10412、比较放大器；m19、第五晶体管；m20、第六晶体管；m21、第七晶体管；m22、第八晶体管；m23、第九晶体管；1042、第二反馈放大电路；m18、放大晶体管；1043、密勒补偿电路；cc、密勒补偿电容；rc、调零电阻。
具体实施方式
26.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些示例实施方式使得本技术的描述将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
27.在本技术的描述中，术语“第一”、“第二”、“第三”等序数词仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”等序数词的特征可以明示或者隐含地包括一个或者更多个特征。
28.相关技术中，lvds发送器一般包括电流源和主体驱动电路，通过电流源给主体驱动电路提供输入电流，主体驱动电路基于输入电流产生差分信号，从而实现数据传输。然而，现有技术中无论是否需要通过主体驱动电路输出差分信号来实现数据传输，主体驱动电路和电流源均保持为工作状态，导致lvds发送器功耗高。为此，本技术提供了一种低功耗lvds发送器，能够在无需通过lvds发送器进行数据传输时，关断电流源和主体驱动电路，从而降低lvds发送器的功耗。
29.图1示出了本技术实施例一提供的低功耗lvds发送器的组成框图，图2示出了本技术实施例一提供的低功耗lvds发送器的部分电路原理图。
30.参阅图1所示，低功耗lvds发送器100主要包括单端转差分电路101、预驱动电路102、发送端电路103以及共模反馈电路104等。
31.其中，单端转差分电路101的输入端接收单端输入信号tx_datain，单端转差分电路101的输出端连接预驱动电路102的输入端，单端转差分电路101配置为将单端输入信号tx_datain转换成差分信号，并将该差分信号输出至预驱动电路102。
32.需要说明的是，单端转差分电路101可以是现有任意的单端转差分电路，只要能够实现将单端输入信号转换成差分信号输出即可，故在此不再展开描述。
33.如前所述，预驱动电路102的输入端连接单端转差分电路101的输出端，预驱动电路102的输出端连接发送端电路103。预驱动电路102配置为将单端转差分电路101输入的差分信号进行驱动转换，再将差分信号输出至发送端电路103，能够提高信号的传输速率，以保证信号的高速传输。
34.需要说明的是，预驱动电路102可以是现有任意的预驱动电路，只要能够实现提高lvds发送器100的信号传输速率即可，故在此不再展开描述。在本技术一实施例中，lvds发送器100可以传输1gbps的数据信号，相较于传统的lvds技术，信号传输速率上得到了较大的提升。
35.当然，在一些实施例中，也可以不设置该预驱动电路102和/或单端转差分电路101。
36.参阅图2所示，发送端电路103主要包括镜像电流源1031、主体驱动电路1032以及开关电路1033等。
37.其中，镜像电流源1031的电流输入端连接电流输出电路(图中未示出)，以接收第一电流。其中，该电流输出电路可以是包括带隙电路和电流校准电路，通过带隙电路输出带隙基准，通过电流校准电路将带隙基准进行电流校准，并输出与温度、电压无关的精准电流ibias_drv(第一电流)至镜像电流源1031。镜像电流源1031的电流输出端连接主体驱动电路1032的电流输入端，镜像电流源1031配置为将输入的第一电流ibias_drv转换成第二电流iload输出至主体驱动电路1032的电流输入端。
38.在本技术一个实施例中，镜像电流源1031包括第一电流镜电路10311和第二电流镜电路10312。
39.其中，第一电流镜电路10311配置为接收输入的第一电流ibias_drv，且第一电流镜电路10311为共源共栅电流镜电路。该实施例中，设置第一电流镜电路10311为共源共栅电流镜电路(cascode电流镜)，共源共栅电流镜电路的输出阻抗大，镜像电流更加准确，以使得镜像电流源1031能够基于第一电流ibias_drv准确转换成所需的第二电流iload。
40.在本技术一个实施例中，如图2所示，第一电流镜电路10311包括第一电阻r1、一第一前端晶体管m3、三个第一后端晶体管(分别标记为m5、m7、m9)、一第二前端晶体管m4以及三个第二后端晶体管(分别标记为m6、m8、m10)。
41.其中，第一电阻r1的第一端和第一前端晶体管m3的控制端及第一后端晶体管m5、m7、m9的控制端连接，第一电阻r1的第二端连接第一前端晶体管m3的第一端，第一电阻r1的第一端作为镜像电流源1031的电流输入端，其连接前述的电流输出电路，也即，第一电流ibias_drv经第一电阻r1的第一端输入。第一前端晶体管m3的第二端连接第二前端晶体管m4的第一端，第二前端晶体管m4的控制端和第二后端晶体管m6、m8、m10的控制端连接，第二
前端晶体管m4的第二端连接地端。第一后端晶体管m5和第一后端晶体管m7的第一端连接第二电流镜电路10312，第一后端晶体管m9的第一端连接主体驱动电路1032，第一后端晶体管m5的第二端连接第二后端晶体管m6的第一端，第一后端晶体管m7的第二端连接第二后端晶体管m8的第一端，第一后端晶体管m9的第二端连接第二后端晶体管m10的第一端，第二后端晶体管m6、m8、m10的第二端连接地端。
42.在图2所示实施例中，上述第一前端晶体管m3、第一后端晶体管m5、第一后端晶体管m7、第一后端晶体管m9、第二前端晶体管m4、第二后端晶体管m6、第二前端晶体管m8以及第二前端晶体管m10均为p型场效应管，晶体管的控制端即为晶体管的栅极，晶体管的第一端即为晶体管的漏极，晶体管的第二端即为晶体管的源极。当然，晶体管也可以采用场效应管以外的其他晶体管替代。
43.第二电流镜电路10312连接第一电流镜电路10311和主体驱动电路1032的电流输入端，第二电流镜电路10312配置为输出第二电流iload至主体驱动电路1032的电流输入端。
44.在本技术一个实施例中，第二电流镜电路10312包括三个第三后端晶体管(分别标记为m11、m12、m13)。三个第三后端晶体管m11、m12、m13的控制端连接在一起，其中，第三后端晶体管m11的第一端连接第一后端晶体管m5的第一端，第三后端晶体管m12的第一端连接第一后端晶体管m7的第一端，第三后端晶体管m13的第一端连接主体驱动电路1032的电流输入端，也即，第三后端晶体管m13的第一端作为镜像电流源1031的电流输出端，以输出第二电流iload至主体驱动电路1032。第三后端晶体管m11的控制端连接其第一端，以使第三后端晶体管m11的控制端连接到第一后端晶体管m5的第一端。第三后端晶体管m11、m12、m13的第二端连接电压源vdd。
45.在图2所示实施例中，上述第三后端晶体管m11、第三后端晶体管m12、第三后端晶体管m13均为n型场效应管，晶体管的控制端即为晶体管的栅极，晶体管的第一端即为晶体管的漏极，晶体管的第二端即为晶体管的源极。当然，晶体管也可以采用场效应管以外的其他晶体管替代。
46.当第一前端晶体管m3导通时，第一电流ibias_drv经第一电阻r1到达第一前端晶体管m3，第一前端晶体管m3的控制端产生电压vbn1，由于第一前端晶体管m3、第一后端晶体管m5、第一后端晶体管m7、第一后端晶体管m9的控制端连接在一起，因此第一后端晶体管m5、第一后端晶体管m7、第一后端晶体管m9的控制端产生与第一前端晶体管m3的控制端相同的电压vbn1，第一前端晶体管m3、第一后端晶体管m5、第一后端晶体管m7、第一后端晶体管m9均导通。若此时第二前端晶体管m4也导通，第二前端晶体管m4的控制端产生电压vbn2，由于第二前端晶体管m4、第二后端晶体管m6、第二后端晶体管m8、第二后端晶体管m10的控制端连接在一起，因此第二后端晶体管m6、第二后端晶体管m8、第二后端晶体管m10的控制端产生与第二前端晶体管m4的控制端相同的电压vbn2，第二后端晶体管m6、第二后端晶体管m8、第二后端晶体管m10导通。由于第三后端晶体管m11的第一端连接到第一后端晶体管m5的第一端，而第三后端晶体管m11的控制端又连接其第一端，从而在第三后端晶体管m11的控制端产生电压vbp，由于第三后端晶体管m11、第三后端晶体管m12、第三后端晶体管m13的控制端连接在一起，因此第三后端晶体管m12、第三后端晶体管m13的控制端产生与第三后端晶体管m11的控制端相同的电压vbp，第三后端晶体管m11、第三后端晶体管m12、第三后
端晶体管m13均导通。此时，镜像电流源1031能够将第一电流ibias_drv转换成第二电流iload输出。
47.其中，第二电流iload基于第一电流ibias_drv和镜像电流源1031中的各个晶体管m3-m13的参数确定。在本技术一个实施例中，镜像电流源1031将第一电流ibias_drv镜像放大14倍后获得第二电流iload并输出，示例性地，第一电流ibias_drv为17.5ua～35ua，相应地，第二电流iload即为2.45ma～4.90ma。
48.反之，当第一前端晶体管m3关断时，第一后端晶体管m5、第一后端晶体管m7、第一后端晶体管m9均关断，若此时第二前端晶体管m4的控制端电压为低电平，第二前端晶体管m4、第二后端晶体管m6、第二后端晶体管m8、第二后端晶体管m10关断，又由于此时第一后端晶体管m5、第一后端晶体管m7、第一后端晶体管m9关断，第三后端晶体管m11、第三后端晶体管m12、第三后端晶体管m13也就关断。此时，镜像电流源1031被关断，镜像电流源1031无电流输出。
49.再次参阅图2所示，开关电路1033连接镜像电流源1031中的至少一晶体管，配置为选择性控制镜像电流源1031中的该至少一晶体管导通或关断，从而控制镜像电流源1031中的所有晶体管导通或关断。
50.在本技术一个实施例中，开关电路1033包括第一开关晶体管m1和第二开关晶体管m2，第一开关晶体管m1的控制端配置为接收第一信号pwd_b，第一开关晶体管m1的第一端连接第一前端晶体管m3的第一端，第一开关晶体管m1的第二端连接第二前端晶体管m4的控制端，第二开关晶体管m2的控制端配置为接收第二信号pwd，第二信号pwd与第一信号pwd_b的电平相反，第二开关晶体管m2的第一端连接第二前端晶体管m4的控制端，第二开关晶体管m2的第二端连接地端。
51.当第二信号pwd为低电平时，第一信号pwd_b为高电平，此时，第一开关晶体管m1导通，第二开关晶体管m2关断，第一电流ibias_drv能够经第一电阻r1输入，使第一前端晶体管m3、第一后端晶体管m5、第一后端晶体管m7、第一后端晶体管m9产生栅压而导通，同样，第二前端晶体管m4、第二后端晶体管m6、第二后端晶体管m8、第二后端晶体管m10产生栅压而导通以及第三后端晶体管m11、第三后端晶体管m12、第三后端晶体管m13产生栅压而导通，此时，整个镜像电流源1031导通，镜像电流源1031能够将第一电流ibias_drv转换成第二电流iload输出。
52.反之，当第二信号pwd为高电平时，第一信号pwd_b为低电平，此时，第一开关晶体管m1关断，第一电流ibias_drv无法经第一电阻r1输入，第一前端晶体管m3、第一后端晶体管m5、第一后端晶体管m7、第一后端晶体管m9关断，与此同时，第二开关晶体管m2导通，其栅极电压即为地端电压，使第二前端晶体管m4、第二后端晶体管m6、第二后端晶体管m8、第二后端晶体管m10关断，以及第三后端晶体管m11、第三后端晶体管m12、第三后端晶体管m13同样关断，此时，整个镜像电流源1031关断，镜像电流源1031无电流输出。
53.在图2所示实施例中，上述第一开关晶体管m1和第二开关晶体管m2均为p型场效应管，晶体管的控制端即为晶体管的栅极，晶体管的第一端即为晶体管的漏极，晶体管的第二端即为晶体管的源极。当然，晶体管也可以采用场效应管以外的其他晶体管替代。
54.在图2所示实施例中，设置开关电路1033包括第一开关晶体管m1和第二开关晶体管m2，配置第一开关晶体管m1的控制端接收的第一信号pwd_b与第二开关晶体管m2的控制
端接收的第二信号pwd的电平相反，能够可靠地控制镜像电流源1031导通或关断。
55.主体驱动电路1032连接镜像电流源1031，具体为连接第二电流镜电路1031的电流输出端，也即第三后端晶体管m13的漏极。主体驱动电路1032配置为基于镜像电流源1031输出的第二电流iload产生差分信号。
56.在本技术一个实施例中，如图3所示，主体驱动电路1032包括第一晶体管m14、第二晶体管m15、第三晶体管m16、第四晶体管m17以及尾电流源i1。
57.其中，第一晶体管m14和第三晶体管m16的控制端连接正的信号输入端vin+、第二晶体管m15和第四晶体管m17的控制端连接负的信号输入端vin-，通过输入至信号输入端vin+、信号输入端vin-的控制信号控制第一晶体管m14、第二晶体管m15、第三晶体管m16、第四晶体管m17导通或截止。
58.第一晶体管m14、第二晶体管m15、第三晶体管m16、第四晶体管m17均为线性开关管，第一晶体管m14的第一端和第三晶体管m16的第一端连接，第二晶体管m15的第一端和第四晶体管m17的第一端连接，第一晶体管m14的第二端和第二晶体管m15的第二端作为主体驱动电路1032的电流输入端，连接到镜像电流源1031，通过镜像电流源1031输入恒定的第二电流iload，第三晶体管m16的第二端和第四晶体管m17的第二端连接到尾电流源i1，通过尾电流源i1连接到地端。
59.同时，主体驱动电路1032的电流输入端，也即第一晶体管m14的第二端和第二晶体管m15的第二端还连接共模反馈电路104的输出端，以接收共模反馈电路104输出的调整电流i
cm
，镜像电流源1031输入的第二电流iload和调整电流i
cm
叠加后作为主体驱动电路1032的供电电流。当该供电电流变化时，主体驱动电路1032输出的差分信号的共模电压v
out,cm
相应改变。
60.第一晶体管m14的第一端与第三晶体管m16的第一端的连接节点连接负载电阻r
load
的一端，负载电阻r
load
的另一端连接第二晶体管m15的第一端与第四晶体管m17的第一端的连接节点，负载电阻r
load
的两端分别对应于主体驱动电路1032的一个差分输出端，负载电阻r
load
的两端的电压即为主体驱动电路1032输出的差分信号电压摆幅。负载电阻r
load
作为主体驱动电路1032的匹配阻抗，负载电阻r
load
并联到差分信号接收端。
61.当第二晶体管m15、第三晶体管m16导通而第一晶体管m14、第四晶体管m17截止时，供电电流经第二晶体管m15流向负载电阻r
load
，并穿过负载电阻r
load
再返回至第三晶体管m16，最后经第三晶体管m16到地端，供电电流在负载电阻r
load
上产生相应的压降。当第二晶体管m15、第三晶体管m16截止而第一晶体管m14、第四晶体管m17导通时，供电电流经第一晶体管m14流向负载电阻r
load
，并穿过负载电阻r
load
再返回至第四晶体管m17，最后经第四晶体管m17到地端，供电电流在负载电阻r
load
上同样产生相应的压降。此时，负载电阻r
load
上产生的压降与第二晶体管m15、第三晶体管m16导通而第一晶体管m14、第四晶体管m17截止时方向相反。也即，假如此时主体驱动电路1032对应的输出为高电平，则第二晶体管m15、第三晶体管m16导通而第一晶体管m14、第四晶体管m17截止时主体驱动电路1032对应的输出为低电平；假如此时主体驱动电路1032对应的输出为低电平，则第二晶体管m15、第三晶体管m16导通而第一晶体管m14、第四晶体管m17截止时主体驱动电路1032对应的输出为高电平。主体驱动电路1032即是利用电压摆幅高速差动传输数据。
62.在本技术一个实施例中，负载电阻r
load
的阻值为100ω，供电电流在负载电阻r
load
上产生的压降即为供电电流与100ω的乘积。示例性地，第一电流ibias_drv为17.5ua～35ua，镜像电流源1031将第一电流ibias_drv镜像放大14倍，相应地，第二电流iload即为2.45ma～4.90ma，由此可知主体驱动电路1032输出的电压摆幅范围为v
od
＝490mv～980mv。
63.需要说明的是，尾电流源i1可以是现有的任意电流源结构，例如，尾电流源i1由两个场效应管组成。
64.需要说明的是，主体驱动电路1032不限于是图3所示的组成结构，在其他实施例中，主体驱动电路1032可以是任意的结构形式，只要能够实现差分信号的产生和输出即可。
65.在图3所示实施例中，上述第一晶体管m14、第二晶体管m15、第三晶体管m16、第四晶体管m17均为场效应管，控制端即为晶体管的栅极，第一端即为晶体管的漏极，第二端即为晶体管的源极。其中，第一晶体管m14、第二晶体管m15为n型场效应管，第三晶体管m16、第四晶体管m17为p型场效应管，当然，晶体管也可以采用场效应管以外的其他晶体管替代。
66.参阅图3所示，共模反馈电路104包括第一反馈放大电路1041和第二反馈放大电路1042。其中，第一反馈放大电路1041连接主体驱动电路1032的输出端，用于检测主体驱动电路1032输出的差分信号的共模电压v
out,cm
，并放大共模电压v
out,cm
与基准电压v
cm，ref
的电压差值后输出。其中，基准电压v
cm，ref
可以由带隙电路产生(图中未示出)。
67.其中，第一反馈放大电路1041包括电压检测电路10411和比较放大器10412。
68.其中，电压检测电路10411连接在主体驱动电路1032的两个差分输出端之间，也即，电压检测电路10411并联在负载电阻r
load
的两端，电压检测电路10411用于检测主体驱动电路1032输出的差分信号的共模电压v
out,cm
。
69.在本技术一实施例中，电压检测电路10411包括第一分压电阻r2和第二分压电阻r3，第一分压电阻r2的一端连接主体驱动电路1032的其中一差分输出端，也即，第一分压电阻r2的一端连接负载电阻r
load
的一端，第一分压电阻r2的另一端连接第二分压电阻r3的一端，第二分压电阻r3的另一端连接主体驱动电路1032的另一差分输出端，也即，第二分压电阻r3的另一端连接负载电阻r
load
的另一端。
70.在该实施例中，将电压检测电路10411设置成包括第一分压电阻r2和第二分压电阻r3，电压检测电路10411的电路结构简单。
71.需要说明的是，第一分压电阻r2和第二分压电阻r3采用大阻值电阻，以使得供电电流全部流过负载电阻r
load
。
72.比较放大器10412具有第一输入端、第二输入端以及输出端，比较放大器10412的第一输入端连接电压检测电路10411，以接收电压检测电路10411检测到的共模电压v
out,cm
，比较放大器10412的第二输入端用于接收基准电压v
cm,ref
，比较放大器10412的输出端连接第二反馈放大电路1042的输入端。比较放大器10412比较共模电压v
out,cm
与基准电压v
cm,ref
的电压差值，并放大共模电压v
out,cm
与基准电压v
cm,ref
的电压差值后输出至第二反馈放大电路1042。
73.在电压检测电路10411包括第一分压电阻r2和第二分压电阻r3的实施例中，比较放大器10412的第一输入端连接第一分压电阻r2和第二分压电阻r3的相接节点，通过检测电阻分压来获得主体驱动电路1032输出的差分信号的共模电压v
out,cm
。
74.在该实施例中，设置第一反馈放大电路1041包括电压检测电路10411和比较放大器10412，利用电压检测电路10411检测主体驱动电路1032输出的差分信号的共模电压vout,cm
，再通过比较放大器10412比较共模电压v
out,cm
与基准电压v
cm,ref
的电压差值，并放大共模电压v
out,cm
与基准电压v
cm,ref
的电压差值后输出至第二反馈放大电路1042，第一反馈放大电路1041的电路结构简单，成本低。
75.图4示出了本技术实施例一提供的比较放大器的电路原理图。
76.参阅图4所示，在本技术一个实施例中，比较放大器10412包括第五晶体管m19、第六晶体管m20、第七晶体管m21、第八晶体管m22以及第九晶体管m23。
77.其中，第五晶体管m19的控制端作为比较放大器10412的第一输入端，接收电压检测电路10411获得的共模电压v
out,cm
，第五晶体管m19的第一端与第七晶体管m21的第二端连接，第五晶体管m19的第二端连接第九晶体管m23的第一端。
78.第六晶体管m20的控制端作为比较放大器10412的第二输入端，接收基准电压b
cm,
，第六晶体管m20的第一端与第八晶体管m22的第二端连接，且第六晶体管m20的第一端与第八晶体管m22的第二端的连接节点作为比较放大器10412的输出端，输出放大后的电压差值v
fb
，第六晶体管m20的第二端连接第九晶体管m23的第一端。
79.第七晶体管m21的控制端连接第八晶体管m22的控制端，且第七晶体管m21的控制端与第八晶体管m22的控制端的连接节点和第五晶体管m19的第一端与第七晶体管m21的第二端的连接节点连接，第七晶体管m21的第一端和第八晶体管m22的第一端连接电压源vdd，通过电压源vdd给比较放大器10412中的各个晶体管提供电压，从而使得比较放大器10412中的各个晶体管能够导通工作。
80.第九晶体管m23作为尾电流源，第九晶体管m23的第一端连接第五晶体管m19和第六晶体管m20的第二端，第九晶体管m23的第二端连接到地端，第九晶体管m23的控制端接收输入电压vb。
81.在图4所示实施例中，比较放大器10412采用简单的五管运放，结构简单，且其输出摆幅较高，便于将输出电压引入主体驱动电路1032中。
82.在图4所示实施例中，上述第五晶体管m19、第六晶体管m20、第七晶体管m21、第八晶体管m22以及第九晶体管m23均为场效应管，控制端即为晶体管的栅极，第一端即为晶体管的漏极，第二端即为晶体管的源极。其中，第七晶体管m21、第八晶体管m22为p型场效应管，第五晶体管m19、第六晶体管m20、第九晶体管m23为n型场效应管，当然，晶体管也可以采用场效应管以外的其他晶体管替代。
83.再请参阅图3，第二反馈放大电路1042的输入端连接第一反馈放大电路1041的输出端，以接收并放大经第一反馈放大电路1041放大后的电压差值，第二反馈放大电路1042的输出端连接主体驱动电路1032的电流输入端，以调整主体驱动电路1032输出的差分信号的共模电压。
84.在本技术一实施例中，第二反馈放大电路1042包括放大晶体管m18，放大晶体管m18具有控制端、第一端以及第二端，其中，放大晶体管m18的控制端作为第二反馈放大电路1042的输入端，用于接收电压差值v
fb
；放大晶体管m18的第一端作为第二反馈放大电路1042的输出端，连接主体驱动电路1032的电流输入端；放大晶体管m18的第二端连接电压源vdd，通过电压源vdd给放大晶体管m18提供电压，从而使得放大晶体管m18能够导通工作。
85.在该实施例中，采用放大晶体管m18作为第二反馈放大电路1042，第二反馈放大电路1042结构简单。当然，在其他实施例中，第二反馈放大电路1042也可以是其他组成结构。
86.详细地，放大晶体管m18为n型场效应管，放大晶体管m18的控制端即为放大晶体管m18的栅极，放大晶体管m18的第一端即为放大晶体管m18的漏极，放大晶体管m18的第二端即为放大晶体管m18的源极。
87.当共模电压v
out,cm
高于基准电压v
cm，ref
，第一反馈放大电路1041输出的电压差值v
fb
升高，放大晶体管m18的栅极电压vg升高，而放大晶体管m18的源极连接电压源vdd，也即放大晶体管m18的源极电压为vdd，由于放大晶体管m18满足关系式v
gs
＝vdd(vs)-vg(v
fb
)，当栅极电压vg升高，v
gs
降低，所以放大晶体管m18的输出电流减小(晶体管的输出电流与v
gs
之间的关系为：v
gs
越小，输出电流小，v
gs
越大，输出电流就大)，也即调整电流i
cm
减小，因此主体驱动电路1032的供电电流减小，从而使共模电平v
out,cm
下降。同理，当共模电压v
out,cm
低于基准电压v
cm，ref
，第一反馈放大电路1041输出的电压差值v
fb
降低，放大晶体管m18的栅极电压vg降低，v
gs
升高，所以放大晶体管m18的输出电流增大，也即调整电流i
cm
增大，因此主体驱动电路1032的供电电流增大，从而使共模电平v
out,cm
升高。也即，通过调节放大晶体管m18的输出电流i
cm
，来调整共模电平v
out,cm
。
88.在本技术一实施例中，共模反馈电路104还进一步包括密勒补偿电路1043，密勒补偿电路1043连接在第一反馈放大电路1041的输出端与主体驱动电路1032的电流输入端之间。通过密勒补偿电路1043提高共模反馈电路104的相位裕度。
89.在本技术一实施例中，密勒补偿电路1043包括密勒补偿电容cc和调零电阻rc，密勒补偿电容cc的一端连接在第一反馈放大电路1041的输出端，密勒补偿电容cc的另一端连接调零电阻rc的一端，调零电阻rc的另一端连接主体驱动电路1032的电流输入端。
90.当然，密勒补偿电路1043也可以采用其他组成结构，例如，在一些实施例中，密勒补偿电路1043仅包括密勒补偿电容cc，密勒补偿电容cc的两端分别连接第一反馈放大电路1041的输出端和主体驱动电路1032的电流输入端；再例如，在一些实施例中，密勒补偿电路1043包括两个密勒补偿电容和一个调零电阻，调零电阻串联在两个密勒补偿电容之间。
91.在一实施例中，密勒补偿电容cc通过mom电容和mos管共同实现，也即将mom电容和mos管叠加在一起，利用mos管提供金属层结构，从而提供部分容值，能够减小密勒补偿电容cc的占用面积。
92.在前述实施例中，通过第一反馈放大电路1041检测主体驱动电路1032输出的差分信号的共模电压v
out,cm
，并将共模电压v
out,cm
与基准电压v
cm,ref
比较，获得共模电压v
out,cm
与基准电压v
cm,ref
的电压差值并将该电压差值进行放大后输出，再通过第二反馈放大电路1042放大经第一反馈放大电路1041放大后的电压差值并反馈到主体驱动电路1032，具体为调节调整电流i
cm
，从而调整输入主体驱动电路1032的电流大小，进而调整主体驱动电路1032输出的差分信号的共模电压v
out,cm
，能够稳定共模电压从而降低信号抖动。采用两级反馈放大电路，整个共模反馈电路104的环路增益较高，同时通过密勒补偿电路1043提高共模反馈电路104的相位裕度，提高了共模反馈电路104的稳定性，使得整个低功耗lvds发送器100在传输高速率信号时，输出波形不会出现大幅度的偏移，从而提高输出信号的准确性。
93.在本技术一个实施例中，电压源vdd提供1.8v电压输出，来导通lvds发送器100中的各个晶体管，使得各个晶体管能够正常工作。相较于现有采用3.3v电压源的方式，可以节省整个电路的功耗。
94.需要说明的是，在该实施例中，所采用的各个晶体管均能够在1.8v电压下正常导
通工作。
95.申请人还基于本技术的具体实施例进行了仿真验证，在仿真过程中，使用伪随机码产生器生成随机信号，考虑到整个lvds发送器100的一系列寄生效应，以及传输损耗，1gbps的差分信号幅度在传输过程中会有一定的衰减，故假设输出负载电容为2.5pf，获得的输出眼图如图5所示。其中，图5中(a)为第一电流ibias_drv为最小值(也即17.5ua)时对应的输出眼图，图5中(b)为第一电流ibias_drv为最大值(也即35ua)时对应的输出眼图。
96.由图5中(a)可知，当第一电流ibias_drv为17.5ua时，lvds发送器100的输出眼高为463.8mv，峰峰值抖动为21ps；由图5中(b)可知，当第一电流ibias_drv为35ua时，lvds发送器100的输出眼高为813.8mv，峰峰值抖动为23ps。最终，lvds发送器整体功耗小于12mw。也即，经过实际仿真验证，本技术的lvds发送器100，在不同工艺角、电源电压和温度条件下，输出负载电容为2.5pf时，数据传输速率可达1gbps，能够适用于高传输速率需求下的信号传输，输出的差分信号眼高为490mv-980mv，输出摆幅高，峰峰值抖动小于23ps，最高静态功耗为12mw，能够有效实现数据的高速低功耗传输。
97.本技术技术方案与现有技术方案参数对比如下表1所示：
98.表一
[0099][0100]
综上，本技术公开的低功耗lvds发送器100，设置开关电路1033和镜像电流源1031，使开关电路1033连接镜像电流源1031中的至少一晶体管，能够选择性控制镜像电流源1031中的多个晶体管导通或关断，从而导通或者关断镜像电流源1031，当镜像电流源1031导通时，可以通过镜像电流源1031输出电流至主体驱动电路1032，使主体驱动电路1032能够产生差分信号，从而实现数据传输，当镜像电流源1031关断时，由于无输入电流，主体驱动电路1032也被关断，实现了在无需通过lvds发送器100进行数据传输时，关断镜像电流源1031和主体驱动电路1032，从而降低lvds发送器100的功耗，最终，最高静态功耗可以达到12mw以下，同时，也不会影响电路中其他功能模块的正常工作。
[0101]
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本技术的其它实施方案。本技术旨在涵盖本技术的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本技术的一般性原理并包括本技术未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本技术的真正范围和精神由所附的权利要求指出。

技术特征：
1.一种低功耗lvds发送器，其特征在于，包括：镜像电流源，配置为将输入的第一电流转换成第二电流输出，所述镜像电流源包括多个晶体管；主体驱动电路，连接所述镜像电流源，所述主体驱动电路配置为基于所述第二电流产生差分信号；开关电路，连接所述镜像电流源中的至少一所述晶体管，配置为选择性控制至少一所述晶体管导通或关断，以控制所述镜像电流源中的所述多个晶体管导通或关断；其中，当所述多个晶体管关断时，所述镜像电流源关断。2.根据权利要求1所述的低功耗lvds发送器，其特征在于，所述镜像电流源包括：第一电流镜电路，配置为接收输入的所述第一电流，所述第一电流镜电路为共源共栅电流镜电路；第二电流镜电路，连接所述第一电流镜电路和所述主体驱动电路，所述第二电流镜电路配置为输出所述第二电流至所述主体驱动电路。3.根据权利要求2所述的低功耗lvds发送器，其特征在于，所述第一电流镜电路包括第一电阻、一第一前端晶体管、多个第一后端晶体管、一第二前端晶体管以及多个第二后端晶体管，其中，所述第一电阻的第一端和所述第一前端晶体管的控制端及所述多个第一后端晶体管的控制端连接，所述第一电阻的第二端连接所述第一前端晶体管的第一端，所述第一电流经所述第一电阻的第一端输入，所述第一前端晶体管的第二端连接所述第二前端晶体管的第一端；所述第二前端晶体管的控制端和所述多个第二后端晶体管的控制端连接；所述多个第一后端晶体管的其中一者的第一端连接所述主体驱动电路，所述多个第一后端晶体管除了所述其中一者以外的第一后端晶体管的第一端连接所述第二电流镜电路，每一所述第一后端晶体管的第二端连接一所述第二后端晶体管的第一端，所述多个第二后端晶体管的第二端连接地端；所述开关电路包括第一开关晶体管和第二开关晶体管，所述第一开关晶体管的控制端配置为接收第一信号，所述第一开关晶体管的第一端连接所述第一前端晶体管的第一端，所述第一开关晶体管的第二端连接所述第二前端晶体管的控制端，所述第二开关晶体管的控制端配置为接收第二信号，所述第二信号与所述第一信号的电平相反，所述第二开关晶体管的第一端连接所述第二前端晶体管的控制端，所述第二开关晶体管的第二端连接地端。4.根据权利要求3所述的低功耗lvds发送器，其特征在于，所述多个第一后端晶体管包括三个第一后端晶体管，所述多个第二后端晶体管包括三个第二后端晶体管；所述第二电流镜电路包括三个第三后端晶体管，所述三个第三后端晶体管的控制端连接在一起，其中，两个第三后端晶体管的第一端分别连接一所述第一后端晶体管的第一端，一个第三后端晶体管的第一端连接所述主体驱动电路的电流输入端，其中所述两个第三后端晶体管中的一第三后端晶体管的第一端连接其控制端，所述三个第三后端晶体管的第二端连接电压源。5.根据权利要求3所述的低功耗lvds发送器，其特征在于，所述第一前端晶体管、所述第一后端晶体管、所述第二前端晶体管、所述第二后端晶体管、所述第一开关晶体管以及所述第二开关晶体管为p型场效应管，所述第二电流镜电路包括多个n型场效应管。6.根据权利要求1至5任一项所述的低功耗lvds发送器，其特征在于，还包括：
电压源，所述电压源能够提供1.8v电压输出，以导通各个晶体管。7.根据权利要求1至5任一项所述的低功耗lvds发送器，其特征在于，还包括：共模反馈电路，包括第一反馈放大电路和第二反馈放大电路，所述第一反馈放大电路连接所述主体驱动电路的输出端，用于检测所述主体驱动电路输出的差分信号的共模电压，并放大所述共模电压与基准电压的电压差值后输出，所述第二反馈放大电路的输入端连接所述第一反馈放大电路的输出端，以接收并放大经所述第一反馈放大电路放大后的电压差值，所述第二反馈放大电路的输出端连接所述主体驱动电路的电流输入端，以调整所述主体驱动电路输出的差分信号的共模电压。8.根据权利要求7所述的低功耗lvds发送器，其特征在于，所述第二反馈放大电路包括一放大晶体管，所述放大晶体管具有控制端、第一端以及第二端，所述放大晶体管的控制端作为所述第二反馈放大电路的输入端，所述放大晶体管的第一端作为所述第二反馈放大电路的输出端，所述放大晶体管的第二端连接电压源。9.根据权利要求7所述的低功耗lvds发送器，其特征在于，所述共模反馈电路还包括密勒补偿电路，所述密勒补偿电路包括密勒补偿电容和调零电阻，所述密勒补偿电容的一端连接在所述第一反馈放大电路的输出端，所述密勒补偿电容的另一端连接所述调零电阻的一端，所述调零电阻的另一端连接所述主体驱动电路的电流输入端。10.根据权利要求1至5任一项所述的低功耗lvds发送器，其特征在于，还包括：单端转差分电路，配置为将输入信号转换成差分信号输出；预驱动电路，所述预驱动电路的输入端连接所述单端转差分电路的输出端，所述预驱动电路的输出端连接所述主体驱动电路。

技术总结
本申请揭示一种低功耗LVDS发送器，该方案设置开关电路和镜像电流源，使开关电路连接镜像电流源中的至少一晶体管，能够选择性控制镜像电流源中的多个晶体管导通或关断，从而导通或者关断镜像电流源，当镜像电流源导通时，可以通过镜像电流源输出电流至主体驱动电路，使主体驱动电路能够产生差分信号，从而实现数据传输，当镜像电流源关断时，由于无输入电流，主体驱动电路也被关断，实现了在无需通过LVDS发送器进行数据传输时，关断镜像电流源和主体驱动电路，从而降低LVDS发送器的功耗，同时，也不会影响电路中其他功能模块的正常工作。会影响电路中其他功能模块的正常工作。会影响电路中其他功能模块的正常工作。


技术研发人员：白丽霞
受保护的技术使用者：牛芯半导体（深圳）有限公司
技术研发日：2023.06.15
技术公布日：2023/9/16