一种功率半导体导通电阻测试装置的制作方法

1.本发明涉及功率器件电性能测试技术领域，具体涉及一种功率半导体导通电阻测试装置。


背景技术：

2.在电子产品应用领域的不断扩展和功率半导体器件技术的不断发展的情况下，功率半导体测试技术也在不断推陈出新。功率半导体器件测试技术是指对功率半导体器件进行性能测量和质量检验的一种技术，旨在确保这些器件工作正常并符合性能规格。虽然测试技术不断发展，但依旧存在些许问题，包括：
3.测试存在安全风险：由于功率半导体器件的高电压、高电流特性，测试时存在一定的安全风险和测试设备的使用限制。
4.测试精度不够：传统的功率半导体测试技术使用的信号源和测量仪器的精度限制了测试精度的提高，在高电压条件下时，功率器件导通关断时的电压跨度过大，测试设备捕捉导通电压需要较大的测量范围，容易造成失真，测试难度大。
5.对现有文献检索发现：
6.专利文献《一种功率器件动态导通电阻测试的电压钳位电路》(公开号：cn115060953a)，通过双脉冲硬开关测试法测量被测功率器件的动态导通电阻，利用同轴电阻电流传感器来测量导通电流，快速响应的电压钳位电路来测量导通电压，电压钳位电路将被测功率器件开关电压中的关断电压固定在指定电压值，由导通电压与导通电流的比值得到动态导通电阻。但该专利中的测试电路与主电路有直接的电联系，可能电路中的扰动会对测试结果产生影响，导致测试结果准确性低。
7.专利文献《开关器件的高频高压动态导通电阻测试电路及测量方法》(公开号：cn111337807a)提供一种开关器件的高频高压动态导通电阻测试电路，能够实现高压有效钳制，引入了零电压、零电流开关的测量支路有效改善了震荡。但该专利所用电路较为复杂，测试步骤较多，不利于调试。


技术实现要素：

8.本发明为解决上述技术问题，提供了一种功率半导体导通电阻测试装置，能够降低成本、提高安全性，便于调试，测试精度较高。
9.本发明采用的技术方案如下：
10.一种功率半导体导通电阻测试装置，其特征在于，包括主电路和测试电路，其中，所述主电路包括：第一电源；驱动单元，所述驱动单元与待测功率半导体的控制极相连；续流单元，所述续流单元的一端与所述第一电源的正极相连；第一电感，所述第一电感的一端与所述续流单元的另一端相连，所述第一电感的另一端与所述待测功率半导体的第一极相连；第二电感，所述第二电感的两端与所述续流单元的两端分别对应相连；第三电感，所述第三电感的一端与所述待测功率半导体的第二极相连，所述第三电感的另一端与所述第一
电源的负极相连，所述测试电路包括：第一电阻，所述第一电阻的一端与所述待测功率半导体的第一极相连；齐纳二极管，所述齐纳二极管的阳极与所述第三电感的另一端相连，所述齐纳二极管的阴极与所述第一电阻的另一端相连；运算单元，所述运算单元的输入端与所述齐纳二极管的阴极相连，所述运算单元的输出端连接到示波器。
11.另外，根据本发明上述提出的功率半导体导通电阻测试装置还可以具有如下附加技术特征：
12.根据本发明的一个实施例，所述驱动单元包括：第二电源，所述第二电源的负极与所述第一电源的负极相连；第二电阻，所述第二电阻的一端与所述第二电源的正极相连，所述第二电阻的另一端与所述待测功率半导体的控制极相连。
13.根据本发明的一个实施例，所述第一电源为直流电压源，所述第二电源为pwl折线电源。
14.根据本发明的一个实施例，所述续流单元包括栅源短接的mosfet，所述mosfet的漏极作为所述续流单元的一端，所述mosfet的栅极和源极短接作为所述续流单元的另一端。
15.根据本发明的一个实施例，所述运算单元包括带分压电路的同相比例运算电路，所述带分压电路的同相比例运算电路包括：第一运算放大器，所述第一运算放大器的输出端作为所述运算单元的输出端；第三电阻，所述第三电阻的一端与所述第一运算放大器的输出端相连，所述第三电阻的另一端与所述第一运算放大器的反相输入端相连；第四电阻，所述第四电阻的一端作为所述运算单元的输入端，所述第四电阻的另一端与所述第一运算放大器的同相输入端相连；第五电阻，所述第五电阻的一端与所述第三电阻的另一端相连，所述第五电阻的另一端接地；第六电阻，所述第六电阻的一端与所述第一运算放大器的同相输入端相连，所述第六电阻的另一端接地。带分压电路的同相比例运算电路可以将电压信号按比例进一步缩小且输出信号可直接接于示波器fnc，避开示波器探头的使用，能够进一步提高测试精度，节约使用成本。
16.根据本发明的一个实施例，所述运算单元包括电压跟随器，所述电压跟随器包括：第二运算放大器，所述第二运算放大器的输出端作为所述运算单元的输出端；第七电阻，所述第七电阻的一端作为所述运算单元的输入端，所述第七电阻的另一端与所述第二运算放大器的同相输入端相连；第八电阻，所述第八电阻的一端与所述第二运算放大器的输出端相连，所述第八电阻的另一端与所述第二运算放大器的反相输入端相连。通过电压跟随器的隔离可有效降低电路中的扰动对测试结果的影响，提高测试的准确性。
17.根据本发明的一个实施例，所述齐纳二极管与所述第一电阻的均压比小于1:x，其中，x大于1。
18.根据本发明的一个实施例，所述第三电阻与所述第六电阻的阻值相等，所述第四电阻与所述第五电阻的阻值相等。
19.根据本发明的一个实施例，所述第七电阻与所述第八电阻的阻值相等。
20.根据本发明的一个实施例，所述待测功率半导体为碳化硅场效应晶体管，所述碳化硅场效应晶体管的栅极为所述控制极，所述碳化硅场效应晶体管的漏极为所述第一极，所述碳化硅场效应晶体管的源极为所述第二极。
21.本发明的有益效果：
22.根据本发明提供的功率半导体导通电阻测试装置，通过设置相对独立的主电路和测试电路，能够测试获得待测功率半导体的导通电阻，电路结构简单，安全性高且节约了成本；可以根据待测功率半导体的导通电压及时调整齐纳二极管与第一电阻的分压比例，便于调试，测试精度较高。
附图说明
23.图1为本发明实施例的功率半导体导通电阻测试装置的方框示意图；
24.图2为本发明一个实施例的运算单元包括带分压电路的同相比例运算电路的电路原理图；
25.图3为本发明一个实施例的运算单元包括电压跟随器的电路原理图；
26.图4为本发明一个实施例的开关电压与带分压电路的同相比例运算电路的输入输出电压波形；
27.图5为本发明一个实施例的开关电压与电压跟随器的输入输出电压波形。
具体实施方式
28.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
29.如图1所示，本发明实施例的功率半导体导通电阻测试装置，包括主电路10和测试电路20，其中，主电路10包括：第一电源v1、驱动单元11、续流单元12、第一电感l1、第二电感l2和第三电感l3，驱动单元11与待测功率半导体dut的控制极相连；续流单元12的一端与第一电源v1的正极相连；第一电感l1的一端与续流单元12的另一端相连，第一电感的l1另一端与待测功率半导体dut的第一极相连；第二电感l2的两端与续流单元12的两端分别对应相连；第三电感l3的一端与待测功率半导体dut的第二极相连，第三电感l3的另一端与第一电源v1的负极相连；测试电路20包括：第一电阻r1、齐纳二极管d1和运算单元21，第一电阻r1的一端与待测功率半导体dut的第一极相连；齐纳二极管d1的阳极与第三电感l3的另一端相连，齐纳二极管d1的阴极与第一电阻r1的另一端相连；运算单元21的输入端与齐纳二极管d1的阴极相连，运算单元21的输出端连接到示波器。
30.如图1所示，本发明实施例的功率半导体导通电阻测试装置的主电路10和测试电路20的设置是相对独立的，测试电路20中的扰动不会影响主电路10中待测功率半导体dut的电压，测试准确性高。
31.在本发明的一个实施例中，第一电源v1可为直流电压源。
32.在本发明的一个实施例中，如图2和图3所示，驱动单元12可包括：第二电源v2和第二电阻r2。其中，第二电源v2的负极与第一电源v1的负极相连；第二电阻r2的一端与第二电源v2的正极相连，第二电阻r2的另一端与待测功率半导体的控制极相连。其中，第二电源v2可为pwl折线电源，第二电阻22需根据实际需求选用合适阻值。
33.在本发明的一个实施例中，如图2和图3所示，续流单元11可包括栅源短接的mosfet，mosfet的漏极作为续流单元11的一端，mosfet的栅极和源极短接作为续流单元11
的另一端，mosfet栅源短接后其内部几声二极管可作为续流二极管使用。优选地，可使用c3m0075120d型号的碳化硅场效应晶体管作为续流单元11的mosfet。另外，续流单元11也可使用其他直流反向耐压较高的续流二极管替代mosfet。
34.在本发明的一个实施例中，待测功率半导体dut可为碳化硅场效应晶体管，优选型号为c3m0075120d，碳化硅场效应晶体管的栅极为控制极，碳化硅场效应晶体管的漏极为第一极，碳化硅场效应晶体管的源极为第二极。另外，待测功率半导体dut也可以是其他高频功率器件的动态导通电阻。
35.在本发明的一个实施例中，如图2所示，运算单元21可包括带分压电路的同相比例运算电路，带分压电路的同相比例运算电路包括：第一运算放大器u1、第三电阻r3、第四电阻r4、第五电阻r5、第六电阻r6和第三电源v3。其中，第一运算放大器u1的输出端可作为运算单元21的输出端；第三电阻r3的一端与第一运算放大器u1的输出端相连，第三电阻r3的另一端与第一运算放大器u1的反相输入端相连；第四电阻r4的一端可作为运算单元的输入端，第四电阻r4的另一端与第一运算放大器u1的同相输入端相连；第五电阻r5的一端与第三电阻r3的另一端相连，第五电阻r5的另一端接地；第六电阻r6的一端与第一运算放大器u1的同相输入端相连，第六电阻r6的另一端接地；第三电源v3的正极与所述第一运算放大器u1的电源正极端相连，第三电源v3的负极接地。其中，第一运算放大器u1的带宽至少是开关频率的10倍以上。图中，ui为运算单元21的输入端测得的电压，u0为运算单元21的输出端测得的电压，ud2为待测功率半导体dut的栅源电压。
36.需要说明的是，当选用带分压电路的同相比例运算电路时，同相比例运算电路的输入端接于齐纳二极管d1的阴极，输出端直接接于示波器的fnc，无需使用示波器探头，能够间接保护探头，节约成本。此时，运算单元21的输入端测得的电压ui(即待测功率半导体的导通电压)即是齐纳二极管d1阴极到负极两端的电压。
37.在本发明的一个实施例中，带分压电路的同相比例运算电路中输出端与输入端的电压关系可为u0＝(r3/r5)*ui＝0.2ui，为实现此比例关系需要设置同向输入端中的第三电阻r3与第六电阻r6的阻值相等，第四电阻r4与第五电阻r5的阻值相等。
38.在本发明的一个实施例中，带分压电路的同相比例运算电路中的第一运算放大器u1可选用ad8038，该型号的运算放大器具有低功耗、低成本等特点，能以极低静态电流和低噪声工作。
39.在本发明的另一个具体实施例中，如图3所示，运算单元21包括电压跟随器，电压跟随器可包括第二运算放大器u2、第七电阻r7、第八电阻r8和第四电源v4。其中，第二运算放大器u2的输出端可作为运算单元21的输出端；第七电阻r7的一端可作为运算单元的输入端，第七电阻r7的另一端与第二运算放大器u2的同相输入端相连；第八电阻r8的一端与第二运算放大器u2的输出端相连，第八电阻r8的另一端与第二运算放大器u2的反相输入端相连；第四电源v4的正极与第二运算放大器u2的电源正极端相连，第四电源v4的负极接地。图中，ui为运算单元21的输入端测得的电压，u0为运算单元21的输出端测得的电压，ud2为待测功率半导体dut的栅源电压。
40.需要说明的是，当选用电压跟随器时，电压跟随器的输入端接于齐纳二极管d1的阴极，输出端接于示波器探头，使主电路10与待测功率半导体dut隔离开，能够降低电路中的扰动对测试结果的影响。此时，运算单元21的输入端测得的电压ui(即待测功率半导体的
导通电压)即是齐纳二极管d1阴极到负极两端的电压。
41.在本发明的一个实施例中，电压跟随器中输出端与输入端的电压关系可为ui＝u0，为实现此比例关系需要设置第七电阻r7与所述第八电阻r8的阻值相等。
42.在本发明的一个实施例中，电压跟随器中的第二运算放大器u2可选用ad8038，该型号的运算放大器具有低功耗、低成本等特点，能以极低静态电流和低噪声工作。
43.在本发明的一个实施例中，齐纳二极管d1与第一电阻r1的选型需要根据待测功率半导体dut的导通电压大小进行选择，需通过调整合适的均压比来实现准确测量。其中，齐纳二极管d1与第一电阻r1的均压比应小于1:x，x大于1。由此可得，在对待测功率半导体dut进行导通电阻测试期间，齐纳二极管d1阴极到阳极两端的最高电压为待测功率半导体dut关断时漏源电压的1/(x+1)，使齐纳二极管d1的两端电压小于齐纳二极管d1的反向击穿电压，从而可以较为准确地获得待测功率半导体dut的导通电压。
44.在本发明的一个具体实施例中，待测功率半导体dut的导通电压大约为1.4v，齐纳二极管d1优选为bzx84b10vly型号，其反向击穿电压约为10v，此时，可调整齐纳二极管d1与第一电阻r1的均压比约为1：49，避免测试期间齐纳二极管d1的两端电压大于齐纳二极管d1的反向击穿电压。
45.在本发明的一个具体实施例中，测试电路20中的示波器的ad采样为8位(256)，而待测功率半导体dut为碳化硅mosfet，在关断时其漏源两端电压通常为一高压，其导通时漏源两端电压为低电压。假设碳化硅mosfet关断时其漏源电压为500v，导通时漏源电压约为1v，若不在测试电路20接入齐纳二极管d1和第一电阻r1，直接采用常规示波器测量碳化硅mosfet导通电阻，示波器ad采样精度大约为(500-1)/256＝1.95，此测量误差非常大；若在测试电路20中接入齐纳二极管d1和第一电阻r1，当待测功率半导体dut关断时，500v的漏源电压通过齐纳二极管d1可以将接入示波器的电压控制在10v左右，示波器ad采样精度约为(10-1)/256＝0.035，测量精度有了大幅提高，避免了为满足测试精度的要求对示波器量程进行切换，为高电压或高电流情况下的准确测量留有一定裕度。
46.下面结合本发明的一个具体实施例，说明本发明的功率半导体导通电阻测试装置对待测功率半导体dut进行导通电阻测试的工作原理。
47.在本发明的一个具体实施例中，运算单元21包括带分压电路的同相比例运算电路。采用带分压电路的同相比例运算电路进行导通电阻测试时，运算单元的输入输出电压波形如图4所示。待测功率半导体dut在测试前为关断状态，此时主电路10无电流通过，齐纳二极管d1被击穿且两端电压钳位。测试时，在t0时刻，驱动单元12施加第一个脉冲，第一个触发脉冲到达待测功率半导体dut栅极时，待测功率半导体dut的栅源电压升高，直至待测功率半导体dut导通，第二电感l2开始充电。在t1时刻，即第一个触发脉冲结束时，待测功率半导体dut栅源电压降低使其关断，此时第二电感l2上的电流通过mosfet的寄生体二极管完成续流。在t2时刻，驱动单元12施加第二个脉冲，待测功率半导体dut再次导通，第二电感l2的电流重新换流到待测功率半导体dut上，此时由于待测功率半导体dut导通电压较低，不足以达到齐纳二极管d1的反向击穿电压，齐纳二极管d1反向阻断且反向阻断的等效电阻远大于与其串联的第一电阻r1，待测功率半导体dut导通电压几乎全部加在齐纳二极管d1两端且其两端电压通过运算单元21输出到示波器中。在t3时刻，待测功率半导体dut再次关断，此时第三电感l3上的电流即为待测功率半导体dut的导通电流。因此，在第二个脉冲触
发阶段(t2～t3阶段)即可完成对待测功率半导体dut导通电压和导通电流的测量。
48.需要说明的是，齐纳二极管d1阳极与第三电感l3相连，阴极经第一电阻r1接于待测功率半导体dut的漏极，当运算单元21的输入端与齐纳二极管d1的阴极相连时，所检测到的齐纳二极管d1阴极到阳极两端电压即可认为等同于待测功率半导体dut的导通电压。
49.因此，通过第三电感l3的电流值与待测功率半导体dut导通时测出的运算单元21的输入端电压即可计算出待测功率半导体dut的导通电阻。
50.采用电压跟随器对待测功率半导体dut进行导通电阻测试时，运算单元21的输入输出电压波形如图5所示，具体工作原理同上。
51.根据本发明提供的功率半导体导通电阻测试装置，通过设置相对独立的主电路和测试电路，能够测试获得待测功率半导体的导通电阻，电路结构简单，安全性高且节约了成本；可以根据待测功率半导体的导通电压及时调整齐纳二极管与第一电阻的分压比例，便于调试，测试精度较高。
52.在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。“多个”的含义是两个或两个以上，除非另有明确具体的限定。
53.在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
54.在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
55.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
56.流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
57.在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用
于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(ram)，只读存储器(rom)，可擦除可编辑只读存储器(eprom或闪速存储器)，光纤装置，以及便携式光盘只读存储器(cdrom)。另外，计算机可读介质甚至可以是可在其上打印程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得程序，然后将其存储在计算机存储器中。
58.应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。
59.本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
60.此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
61.尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

技术特征：
1.一种功率半导体导通电阻测试装置，其特征在于，包括主电路和测试电路，其中，所述主电路包括：第一电源；驱动单元，所述驱动单元与待测功率半导体的控制极相连；续流单元，所述续流单元的一端与所述第一电源的正极相连；第一电感，所述第一电感的一端与所述续流单元的另一端相连，所述第一电感的另一端与所述待测功率半导体的第一极相连；第二电感，所述第二电感的两端与所述续流单元的两端分别对应相连；第三电感，所述第三电感的一端与所述待测功率半导体的第二极相连，所述第三电感的另一端与所述第一电源的负极相连，所述测试电路包括：第一电阻，所述第一电阻的一端与所述待测功率半导体的第一极相连；齐纳二极管，所述齐纳二极管的阳极与所述第三电感的另一端相连，所述齐纳二极管的阴极与所述第一电阻的另一端相连；运算单元，所述运算单元的输入端与所述齐纳二极管的阴极相连，所述运算单元的输出端连接到示波器。2.根据权利要求1所述的功率半导体导通电阻测试装置，其特征在于，所述驱动单元包括：第二电源，所述第二电源的负极与所述第一电源的负极相连；第二电阻，所述第二电阻的一端与所述第二电源的正极相连，所述第二电阻的另一端与所述待测功率半导体的控制极相连。3.根据权利要求2所述的功率半导体导通电阻测试装置，其特征在于，所述第一电源为直流电压源，所述第二电源为pwl折线电源。4.根据权利要求1所述的功率半导体导通电阻测试装置，其特征在于，所述续流单元包括栅源短接的mosfet，所述mosfet的漏极作为所述续流单元的一端，所述mosfet的栅极和源极短接作为所述续流单元的另一端。5.根据权利要求1所述的功率半导体导通电阻测试装置，其特征在于，所述运算单元包括带分压电路的同相比例运算电路，所述带分压电路的同相比例运算电路包括：第一运算放大器，所述第一运算放大器的输出端作为所述运算单元的输出端；第三电阻，所述第三电阻的一端与所述第一运算放大器的输出端相连，所述第三电阻的另一端与所述第一运算放大器的反相输入端相连；第四电阻，所述第四电阻的一端作为所述运算单元的输入端，所述第四电阻的另一端与所述第一运算放大器的同相输入端相连；第五电阻，所述第五电阻的一端与所述第三电阻的另一端相连，所述第五电阻的另一端接地；第六电阻，所述第六电阻的一端与所述第一运算放大器的同相输入端相连，所述第六电阻的另一端接地。6.根据权利要求1所述的功率半导体导通电阻测试装置，其特征在于，所述运算单元包括电压跟随器，所述电压跟随器包括：
第二运算放大器，所述第二运算放大器的输出端作为所述运算单元的输出端；第七电阻，所述第七电阻的一端作为所述运算单元的输入端，所述第七电阻的另一端与所述第二运算放大器的同相输入端相连；第八电阻，所述第八电阻的一端与所述第二运算放大器的输出端相连，所述第八电阻的另一端与所述第二运算放大器的反相输入端相连。7.根据权利要求1所述的功率半导体导通电阻测试装置，其特征在于，所述齐纳二极管与所述第一电阻的均压比为1:x，其中，x大于1。8.根据权利要求5所述的功率半导体导通电阻测试装置，其特征在于，所述第三电阻与所述第六电阻的阻值相等，所述第四电阻与所述第五电阻的阻值相等。9.根据权利要求6所述的功率半导体导通电阻测试装置，其特征在于，所述第七电阻与所述第八电阻的阻值相等。10.根据权利要求1-9中任一项所述的功率半导体导通电阻测试装置，其特征在于，所述待测功率半导体为碳化硅场效应晶体管，所述碳化硅场效应晶体管的栅极为所述控制极，所述碳化硅场效应晶体管的漏极为所述第一极，所述碳化硅场效应晶体管的源极为所述第二极。

技术总结
本发明提供一种功率半导体导通电阻测试装置，包括主电路和测试电路，其中，主电路包括：第一电源；驱动单元，与待测功率半导体相连；续流单元，一端与第一电源的正极相连；第一电感，一端与续流单元的另一端相连，另一端与待测功率半导体的第一极相连；第二电感，两端与续流单元的两端分别对应相连；第三电感，一端与待测功率半导体的第二极相连，另一端与第一电源的负极相连，测试电路包括：第一电阻，一端与待测功率半导体的第一极相连；齐纳二极管，阳极与第三电感的另一端相连，阴极与第一电阻的另一端相连；运算单元，输入端与齐纳二极管的阴极相连，输出端连接到示波器。本发明能够降低成本、提高安全性，便于调试，测试精度较高。较高。较高。


技术研发人员：赵爽 杨志伟 李贺龙 李晓冬
受保护的技术使用者：合肥博众电子科技有限公司
技术研发日：2023.06.25
技术公布日：2023/9/12