暗电流补偿装置、探测器和光子计数成像系统

1.本技术涉及集成电路技术领域，特别是涉及一种暗电流补偿装置、探测器和光子计数成像系统。


背景技术：

2.现有技术中，光子计数成像系统中的探测器晶体通常由碲锌镉(cdznte，也称为czt)或碲化镉(cdte)这些化合物半导体制作而成，导致探测器晶体会表现出暗电流的性质，即当没有辐射发生时，探测器晶体也可以展现流过半导体材料的电流，且此电流随着温度变化会发生改变。由于探测器晶体通常由很多个像素组成，探测器晶体每个像素都会表现出暗电流的性质，暗电流的存在会极大影响光子计数成像系统的能量分辨率，进而严重影响光子计数成像系统的成像效果。
3.针对现有技术中，由于暗电流的存在严重影响光子计数成像系统的成像效果的问题，目前尚未提出有效的解决方案。


技术实现要素：

4.基于此，有必要针对上述技术问题，提供一种暗电流补偿装置、探测器和光子计数成像系统，已解决相关技术中由于暗电流的存在严重影响光子计数成像系统的成像效果的问题。
5.第一个方面，本技术实施例提供了一种暗电流补偿装置，用于消除光子计数成像系统中的探测器晶体的各个像素产生的暗电流；其特征在于，所述装置包括由大于等于2个像素单元组成的像素阵列和偏置自动校准电路；每个所述像素单元包括暗电流读出电路、暗电流补偿电路和数模转换器；
6.所述暗电流读出电路的输入端用于连接所属所述像素单元的暗电流输出端，所述暗电流读出电路的输出端连接所述数模转换器的输出端；
7.所述暗电流补偿电路的同相输入端连接所述暗电流读出电路的输出端；所述暗电流补偿电路的反相输入端接入参考电压；所述暗电流补偿电路的输出端连接所述暗电流读出电路的输入端；
8.所述偏置自动校准电路的输入端分别与各个所述像素单元内部的所述数模转换器的输出端连接，所述偏置自动校准电路的输出端分别与各个所述像素单元内部的所述数模转换器的输入端连接。
9.在其中一些实施例中，所述偏置自动校准电路包括多路选通开关、比较器和数字逻辑电路；
10.所述多路选通开关的输入端，作为所述偏置自动校准电路的输入端，分别与各个所述像素单元内部的所述数模转换器的输出端连接；所述多路选通开关的输出端与所述比较器的同相输入端连接；所述比较器反相输入端接入所述参考电压；所述比较器的输出端与所述数字逻辑电路的输入端连接；所述数字逻辑电路的输出端，作为所述偏置自动校准
电路的输出端，分别与各个所述像素单元内部的所述数模转换器的输入端连接。
11.在其中一些实施例中，所述偏置自动校准电路还包括偏置生成电路；
12.所述偏置生成电路的输出端与所述比较器反相输入端连接。
13.在其中一些实施例中，所述偏置生成电路的输出端还与各个所述像素单元内部的所述暗电流补偿电路的反相输入端连接。
14.在其中一些实施例中，所述暗电流读出电路包括电荷敏感放大器和第一电容；
15.所述电荷敏感放大器的同相输入端接入输入共模电压；所述电荷敏感放大器的反相输入端作为所述暗电流读出电路的输入端，与对应所述像素的暗电流输出端连接；所述电荷敏感放大器的输出端作为所述暗电流读出电路的输出端；
16.所述第一电容的两端分别与所述电荷敏感放大器的反相输入端和输出端连接。
17.在其中一些实施例中，所述暗电流补偿电路包括第一mos管、第二mos管、第三mos管、第一电流源和第二电流源；
18.所述第一mos管和所述第二mos管为p沟道mos管，所述第三mos管为n沟道mos管；
19.所述第一电流源的正极接入固定电压；所述第一mos管的源极和所述第二mos管的源极都与所述第一电流源的负极连接；所述第一mos管的栅极作为所述暗电流补偿电路的反相输入端，接入所述参考电压；所述第二mos管的栅极作为所述暗电流补偿电路的同相输入端，与所述暗电流读出电路的输出端连接；所述第一mos管的漏极与所述第三mos管的漏极连接，所述暗电流补偿电路的输出端分别与所述第一mos管的漏极和所述第三mos管的漏极连接；所述第二mos管的漏极分别与所述第二电流源的正极以及所述第三mos管的栅极连接；所述第二电流源的负极和所述第三mos管的源极接地。
20.在其中一些实施例中，所述暗电流补偿电路还包括第二电容；
21.所述第二电容分别与所述第三mos管的栅极和源极连接。
22.在其中一些实施例中，所述像素阵列由3
×
3个像素单元组成；或，所述像素阵列由4
×
4个像素单元组成；或，所述像素阵列由5
×
5个像素单元组成。
23.第二个方面，本技术实施例中提供了一种探测器，所述探测器包括探测器晶体和权利要求1至8任一项所述的暗电流补偿装置，所述暗电流补偿装置中各个像素单元内部的暗电流读出电路的输入端分别与所述探测器晶体对应像素的暗电流输出端连接。
24.第三个方面，本技术实施例中提供了一种光子计数成像系统，所述光子计数成像系统包括第二个方面所述的探测器。
25.上述暗电流补偿装置、探测器和光子计数成像系统，用于消除光子计数成像系统中的探测器晶体的各个像素产生的暗电流；暗电流补偿装置包括由大于等于2个像素单元组成的像素阵列和偏置自动校准电路；每个像素单元包括暗电流读出电路、暗电流补偿电路和数模转换器；暗电流读出电路的输入端用于连接像素单元对应的像素的暗电流输出端，暗电流读出电路的输出端连接数模转换器的输出端；数模转换器用于为暗电流读出电路的输出端提供输出共模基线电压；暗电流补偿电路的同相输入端连接暗电流读出电路的输出端；暗电流补偿电路的反相输入端接入参考电压；暗电流补偿电路的输出端连接暗电流读出电路的输入端；偏置自动校准电路的输入端分别与各个像素单元内部的数模转换器的输出端连接，偏置自动校准电路的输出端分别与各个像素单元内部的数模转换器的输入端连接。本技术利用偏置自动校准电路可以将每个像素单元内部的输出共模基线电压进行
校准，使每个像素单元内部的输出共模基线电压与参考电压之间的差异小于设定阈值，有效提高像素单元之间的一致性。此外，偏置自动校准电路的存在，可对因工艺偏差导致像素单元内部的暗电流补偿电路两端输入差异大，进而导致暗电流补偿电路无法正常工作的情况进行有效避免，确保暗电流补偿电路正常工作，输出补偿电流对探测器晶体的各个像素产生的暗电流进行补偿，进而有效消除探测器晶体的各个像素产生的暗电流，有效解决暗电流的存在严重影响光子计数成像系统的成像效果的问题。
附图说明
26.此处所说明的附图用来提供对本技术的进一步理解，构成本技术的一部分，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
27.图1(a)是根据本技术实施例一提供的暗电流补偿装置的结构示意图一；
28.图1(b)是根据本技术实施例一提供的暗电流补偿装置的结构示意图二；
29.图1(c)是根据本技术实施例一提供的暗电流补偿装置的结构示意图三；
30.图2是根据本技术实施例二提供的暗电流补偿装置的结构示意图；
31.图3是根据本技术实施例二提供的偏置自动校准电路工作过程示意图；
32.图4是根据本技术实施例三提供的暗电流补偿装置的结构示意图；
33.图5是根据本技术实施例四提供的暗电流补偿装置的结构示意图；
34.图6是根据本技术实施例五提供的暗电流补偿装置的结构示意图；
35.图7是根据本技术实施例六提供的暗电流补偿装置的结构示意图。
具体实施方式
36.为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。基于本技术提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
37.显而易见地，下面描述中的附图仅仅是本技术的一些示例或实施例，对于本领域的普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图将本技术应用于其他类似情景。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本技术公开的内容相关的本领域的普通技术人员而言，在本技术揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本技术公开的内容不充分。
38.在本技术中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本技术所描述的实施例在不冲突的情况下，可以与其它实施例相结合。
39.除非另作定义，本技术所涉及的技术术语或者科学术语应当为本技术所属技术领域内具有一般技能的人士所理解的通常意义。本技术所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制，可表示单数或复数。本技术所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含；例如包含了一系列步骤或模块(像素单元)的过程、方法、系统、产品或设备没有限定于已列出的步骤或像素单元，而是可以还包括没有列出的步骤或像素单元，或可以还包括对于这些过程、方法、产品或设备固有的其它步骤或像素单元。本技术所涉及的“连接”、“相连”、“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电气的连接，不管是直接的还是间接的。本技术所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“a和/或b”可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。本技术所涉及的术语“第一”、“第二”、“第三”等仅仅是区别类似的对象，不代表针对对象的特定排序。
40.如图1(a)所示，本技术实施例一提供的暗电流补偿装置10包括由大于等于2个像素单元20组成的像素阵列和偏置自动校准电路30；如图1(b)所示，每个像素单元20包括暗电流读出电路21、暗电流补偿电路22和数模转换器23；暗电流读出电路21的输入端用于连接所属像素单元20对应的像素的暗电流输出端，暗电流读出电路21的输出端连接数模转换器23的输出端；暗电流补偿电路22的同相输入端连接暗电流读出电路21的输出端；暗电流补偿电路22的反相输入端接入参考电压；暗电流补偿电路22的输出端连接暗电流读出电路21的输入端；如图1(c)所示，偏置自动校准电路30的输入端分别与各个像素单元20内部的数模转换器23的输出端连接，偏置自动校准电路30的输出端分别与各个像素单元20内部的数模转换器23的输入端连接。
41.具体地，本技术中的偏置自动校准电路30的输入端与数模转换器23的输出端连接，偏置自动校准电路30的输出端与数模转换器23的输入端连接，偏置自动校准电路30的输入端接收数模转换器23的输出，在数模转换器23输出的输出共模基线电压与参考电压差异较大时，偏置自动校准电路30输入一定的控制信号给数模转换器23，实现对数模转换器23的输出进行调制，将输出共模基线电压校准成与参考电压的之间的偏差小于设定阈值，其中，设定阈值的大小即为校准的精度，可以调节，确保在使用暗电流补偿装置10对探测器晶体的各个像素产生的暗电流进行补偿之前，暗电流补偿电路22两端输入非常接近。
42.另外，本技术中的暗电流补偿装置10设置了超过2个像素单元20，具体地，可以依据像素的个数设置像素单元20，使像素单元20的个数等于像素个数，或者使像素单元20的个数大于像素个数，一个像素能对应一个像素单元20，进而确保探测器晶体的各个像素产生的暗电流都能被有效消除。本技术中的暗电流读出电路21可以基于任意的电流传感设备或电荷传感设备实现，暗电流补偿电路22可以是基于mos管实现的类似放大器的电路结构。当将电流补偿装置10使用于探测器晶体时，暗电流读出电路21的输入端连接所属像素单元20对应的像素的暗电流输出端，在没有暗电流产生的情况下，暗电流读出电路21的输出端电压大小就是由数模转换器23提供的输出共模基线电压。由于输出共模基线电压已经被偏置自动校准电路30校准成与参考电压大小非常接近，此时暗电流补偿电路22的同向输入端和反向输入端电压大小非常接近，故暗电流补偿电路22不存在输出。在有暗电流产生的情况下，暗电流读出电路21对所属像素单元20对应的像素的暗电流进行读取，并输出一定的电信号给与之连接的暗电流补偿电路22的同相输入端，导致暗电流补偿电路22的同相输入端电压有增大的趋势，进而导致暗电流补偿电路22的同相输入端和反向输入端存在电压差，从而驱动暗电流补偿电路22的输出端输出补偿电流对暗电流进行补偿。其中，暗电流补
偿电路22的输出端电流大小可以通过调整暗电流补偿电路22内部的电路参数来控制。在各个像素单元20的协同作用下，有效消除探测器晶体的各个像素产生的暗电流，有效解决暗电流的存在严重影响光子计数成像系统的成像效果的问题。
43.本技术中的偏置自动校准电路30将每个像素单元20内部的输出共模基线电压校准成与参考电压大小非常接近，有效提高像素单元20之间的一致性。此外，偏置自动校准电路30的存在，可对因工艺偏差导致像素单元20内部的暗电流补偿电路22两端输入差异大，进而导致暗电流补偿电路22无法正常工作的情况进行有效避免，确保暗电流补偿电路22正常工作，输出补偿电流对探测器晶体的各个像素产生的暗电流进行补偿，进而有效消除探测器晶体的各个像素产生的暗电流，有效解决暗电流的存在严重影响光子计数成像系统的成像效果的问题。
44.如图2所示，本技术实施例二提供的暗电流补偿装置10中的偏置自动校准电路30包括多路选通开关31、比较器32和数字逻辑电路33；多路选通开关31的输入端，作为偏置自动校准电路30的输入端，分别与各个像素单元20内部的数模转换器23的输出端连接；多路选通开关31的输出端与比较器32的同相输入端连接；比较器32反相输入端接入参考电压；比较器32的输出端与数字逻辑电路33的输入端连接；数字逻辑电路33的输出端，作为偏置自动校准电路30的输出端，分别与各个像素单元20内部的数模转换器23的输入端连接。
45.具体地，假设像素单元20的个数为m
×
n，多路选通开关31可以有超过m
×
n个输入端，可以选取其中任意m
×
n个输入端分别与各个像素单元20内部的数模转换器23的输出端连接。多路选通开关31内部存在控制逻辑，可以控制输入端开启的顺序，进而可以控制对各个像素单元20内部的数模转换器23提供的输出共模基线电压进行校准的顺序。以多路选通开关31的输入端开启的顺序为1，2，3，
…m×
n为例，图3为偏置自动校准电路30对各个像素单元20的输出共模基线电压进行校准的过程示意图，多路选通开关31先与第一个像素单元20内部的数模转换器23接通，比较器32的同相输入端接收到第一个像素单元20内部的数模转换器23提供的输出共模基线电压，进而比较器32比较输出共模基线电压与参考电压的大小，并将比较结果输出给数字逻辑电路33。作为其中一种实施方式，当输出共模基线电压比参考电压大时，比较器32输出为1；当输出共模基线电压比参考电压小时，比较器32输出为0。当输出共模基线电压大于参考电压时，数字逻辑电路33控制第一个像素单元20内部的数模转换器23的输入减1，则第一个像素单元20内部的数模转换器23提供的输出共模基线电压相应减小。比较器32再次比较第一个像素单元20内部的数模转换器23提供的输出共模基线电压与参考电压的大小，并将比较结果输出给数字逻辑电路33。当输出共模基线电压大于参考电压时，数字逻辑电路33控制第一个像素单元20内部的数模转换器23的输入继续减1。重复这个过程，直至比较器32的比较结果发生翻转，则说明第一个像素单元20内部的数模转换器23提供的输出共模基线电压校准完成，此时输出共模基线电压与参考电压之间的偏差小于设定阈值。若比较器32第一次的比较结果为输出共模基线电压小于参考电压，则数字逻辑电路33控制第一个像素单元20内部的数模转换器23的输入加1，重复这个过程，直至比较器32的结果发生翻转。当第一个像素单元20内部的数模转换器23提供的输出共模基线电压校准完成，多路选通开关31与第二个像素单元20内部的数模转换器23接通，进而比较器32的同相输入端接收到第二个像素单元20内部的数模转换器23提供的输出共模基线电压，进而依据上述步骤对第二个像素单元20内部的数模转换器23提供的输出共模基线电
压进行校准。直至m
×
n个像素单元20内部的数模转换器23提供的输出共模基线电压校准完毕，则说明整个校准过程完成。
46.在本实施例中，通过多路选通开关31、比较器32和数字逻辑电路33之间的相互配合，有效实现对各个像素单元20内部的数模转换器23输出的输出共模基线电压进行校准。
47.如图4所示，本技术实施例三提供的暗电流补偿装置10中的偏置自动校准电路30包括偏置生成电路34；偏置生成电路34的输出端与比较器32反相输入端连接，偏置生成电路34用于为比较器32的反相输入端提供参考电压。
48.进一步地，在其中一个实施例中，偏置生成电路34的输出端还与各个像素单元20内部的暗电流补偿电路22的反相输入端连接，偏置生成电路34还用于为各个像素单元20内部的暗电流补偿电路22的反相输入端提供参考电压。
49.通过在暗电流补偿装置10中设置偏置生成电路34分别为比较器32的反相输入端和暗电流补偿电路22的反相输入端提供参考电压，有效节省电路资源。
50.如图5所示，本技术实施例四提供的暗电流补偿装置10中的暗电流读出电路21包括电荷敏感放大器211和第一电容212；电荷敏感放大器211的正相输入端接入输入共模电压；电荷敏感放大器211的反相输入端作为暗电流读出电路21的输入端，与对应像素的暗电流输出端连接；电荷敏感放大器211的输出端作为暗电流读出电路21的输出端；第一电容212的两端分别与电荷敏感放大器211的反相输入端和输出端连接。
51.具体地，当没有暗电流产生时，电荷敏感放大器211的反相输入端接收不到暗电流信号，在探测器晶体输出的正常的电信号和电荷敏感放大器211的正相输入端接入的输入共模电压的作用下，此时电荷敏感放大器211不存在输出。暗电流读出电路21的输出端电压大小就是由数模转换器23提供的输出共模基线电压。由于输出共模基线电压已经被偏置自动校准电路30校准成与参考电压之间的偏差小于设定阈值，此时暗电流补偿电路22的同向输入端和反向输入端电压大小非常接近，故暗电流补偿电路22不存在输出。当有暗电流产生时，电荷敏感放大器211的反相输入端接收到暗电流信号，输出一定的电信号给与之连接的暗电流补偿电路22的同相输入端，导致暗电流补偿电路22的同相输入端电压有增大的趋势，进而导致暗电流补偿电路22的同相输入端和反向输入端存在电压差，从而驱动暗电流补偿电路22的输出端输出补偿电流对暗电流进行补偿。另外，第一电容212可以对输入电流形成积分电压，基于第一电容212的稳压作用，有效提高暗电流读出电路21的稳定性。
52.如图6所示，本技术实施例五提供的暗电流补偿装置10中的暗电流补偿电路22包括第一mos管221、第二mos管222、第三mos管223、第一电流源224和第二电流源225；第一mos管221和第二mos管222为p沟道mos管，第三mos管223为n沟道mos管；第一电流源224的正极接入固定电压；第一mos管221的源极和第二mos管222的源极都与第一电流源224的负极连接；第一mos管221的栅极作为暗电流补偿电路22的反相输入端，接入参考电压；第二mos管222的栅极作为暗电流补偿电路22的同相输入端，与暗电流读出电路21的输出端连接；第一mos管221的漏极与第三mos管223的漏极连接，暗电流补偿电路33的输出端分别与第一mos管221的漏极和第三mos管223的漏极连接；第二mos管222的漏极分别与第二电流源225的正极以及第三mos管223的栅极连接；第二电流源225的负极和第三mos管223的源极接地。
53.具体地，当有暗电流产生时，暗电流读出电路21的输出端电压有增大的趋势，第二mos管222放大特性导致第二mos管222的漏极电压有减小的趋势，则第三mos管223的栅极电
压有减小的趋势，进而第三mos管223栅极和源极之间的电压有减小的趋势。由于第三mos管223的漏极和源极之间的电流与第三mos管223栅极和源极之间的电压正相关，导致第三mos管223的漏极和源极之间的电流有减小的趋势。第一电流源224的电流为第一mos管221源极和漏极之间的电流与第二mos管222源极和漏极之间的电流之和，由于第二mos管222源极和漏极之间的电流基本等于第二电流源225的电流大小，故第一mos管221源极和漏极之间的电流基本保持不变，则第三mos管223的漏极和源极之间减小的电流从暗电流补偿电路22的输出端流出，对暗电流进行补偿。
54.如图7所示，本技术实施例六提供的暗电流补偿装置10，在上述实施例五的基础上，暗电流补偿电路22还包括第二电容226；第二电容226分别与第三mos管223的栅极和源极连接。通过将第二电容226连接在第三mos管223的栅极和源极之间，基于第二电容226的稳压作用，有效提高第三mos管223的栅极电压的稳定性。
55.作为其中一种实施方式，本技术的暗电流补偿装置10包括由3
×
3或4
×
4或5
×
5个像素单元20组成的像素阵列和偏置自动校准电路30。基于包括由3
×
3或4
×
4或5
×
5个像素单元20组成的像素阵列和偏置自动校准电路30可分别对包括3
×
3或4
×
4或5
×
5个像素的探测器晶体的暗电流进行有效消除。另外，需要说明的是，本技术中的像素阵列长宽可以不等，例如，像素阵列可以是由3
×
4个或4
×
3个像素单元20组成，当然，像素阵列任意的组成方式都在本专利的保护范围内。
56.本技术实施例七还提供了一种探测器，探测器包括探测器晶体和上述实施例提供的暗电流补偿装置10，暗电流补偿装置10中各个像素单元20内部的暗电流读出电路21的输入端分别与探测器晶体对应像素的暗电流输出端连接，有效消除探测器晶体产生的暗电流。
57.进一步地，本技术实施例八还提供了一种光子计数成像系统，光子计数成像系统包括上述实施例七提供的探测器。
58.应该明白的是，这里描述的具体实施例只是用来解释这个应用，而不是用来对它进行限定。根据本技术提供的实施例，本领域普通技术人员在不进行创造性劳动的情况下得到的所有其它实施例，均属本技术保护范围。
59.显然，附图只是本技术的一些例子或实施例，对本领域的普通技术人员来说，也可以根据这些附图将本技术适用于其他类似情况，但无需付出创造性劳动。另外，可以理解的是，尽管在此开发过程中所做的工作可能是复杂和漫长的，但是，对于本领域的普通技术人员来说，根据本技术披露的技术内容进行的某些设计、制造或生产等更改仅是常规的技术手段，不应被视为本技术公开的内容不足。
[0060]“实施例”一词在本技术中指的是结合实施例描述的具体特征、结构或特性可以包括在本技术的至少一个实施例中。该短语出现在说明书中的各个位置并不一定意味着相同的实施例，也不意味着与其它实施例相互排斥而具有独立性或可供选择。本领域的普通技术人员能够清楚或隐含地理解的是，本技术中描述的实施例在没有冲突的情况下，可以与其它实施例结合。
[0061]
以上实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。
因此，本技术的保护范围应以所附权利要求为准。

技术特征：
1.一种暗电流补偿装置(10)，用于消除光子计数成像系统中的探测器晶体的各个像素产生的暗电流；其特征在于，所述装置包括由大于等于2个像素单元(20)组成的像素阵列和偏置自动校准电路(30)；每个所述像素单元(20)包括暗电流读出电路(21)、暗电流补偿电路(22)和数模转换器(23)；所述暗电流读出电路(21)的输入端用于连接所属所述像素单元(20)的暗电流输出端，所述暗电流读出电路(21)的输出端连接所述数模转换器(23)的输出端；所述暗电流补偿电路(22)的同相输入端连接所述暗电流读出电路(21)的输出端；所述暗电流补偿电路(22)的反相输入端接入参考电压；所述暗电流补偿电路(22)的输出端连接所述暗电流读出电路(21)的输入端；所述偏置自动校准电路(30)的输入端分别与各个所述像素单元(20)内部的所述数模转换器(23)的输出端连接，所述偏置自动校准电路(30)的输出端分别与各个所述像素单元(20)内部的所述数模转换器(23)的输入端连接。2.根据权利要求1所述的暗电流补偿装置(10)，其特征在于，所述偏置自动校准电路(30)包括多路选通开关(31)、比较器(32)和数字逻辑电路(33)；所述多路选通开关(31)的输入端，作为所述偏置自动校准电路(30)的输入端，分别与各个所述像素单元(20)内部的所述数模转换器(23)的输出端连接；所述多路选通开关(31)的输出端与所述比较器(32)的同相输入端连接；所述比较器(32)反相输入端接入所述参考电压；所述比较器(32)的输出端与所述数字逻辑电路(33)的输入端连接；所述数字逻辑电路(33)的输出端，作为所述偏置自动校准电路(30)的输出端，分别与各个所述像素单元(20)内部的所述数模转换器(23)的输入端连接。3.根据权利要求2所述的暗电流补偿装置(10)，其特征在于，所述偏置自动校准电路(30)还包括偏置生成电路(34)；所述偏置生成电路(34)的输出端与所述比较器(32)反相输入端连接。4.根据权利要求3所述的暗电流补偿装置(10)，其特征在于，所述偏置生成电路(34)的输出端还与各个所述像素单元(20)内部的所述暗电流补偿电路(22)的反相输入端连接。5.根据权利要求1所述的暗电流补偿装置(10)，其特征在于，所述暗电流读出电路(21)包括电荷敏感放大器(211)和第一电容(212)；所述电荷敏感放大器(211)的同相输入端接入输入共模电压；所述电荷敏感放大器(211)的反相输入端作为所述暗电流读出电路(21)的输入端，与对应所述像素的暗电流输出端连接；所述电荷敏感放大器(211)的输出端作为所述暗电流读出电路(21)的输出端；所述第一电容(212)的两端分别与所述电荷敏感放大器(211)的反相输入端和输出端连接。6.根据权利要求1所述的暗电流补偿装置(10)，其特征在于，所述暗电流补偿电路(22)包括第一mos管(221)、第二mos管(222)、第三mos管(223)、第一电流源(224)和第二电流源(225)；所述第一mos管(221)和所述第二mos管(222)为p沟道mos管，所述第三mos管(223)为n沟道mos管；所述第一电流源(224)的正极接入固定电压；所述第一mos管(221)的源极和所述第二mos管(222)的源极都与所述第一电流源(224)的负极连接；所述第一mos管(221)的栅极作
为所述暗电流补偿电路(22)的反相输入端，接入所述参考电压；所述第二mos管(222)的栅极作为所述暗电流补偿电路(22)的同相输入端，与所述暗电流读出电路(21)的输出端连接；所述第一mos管(221)的漏极与所述第三mos管(223)的漏极连接，所述暗电流补偿电路(22)的输出端分别与所述第一mos管(221)的漏极和所述第三mos管(223)的漏极连接；所述第二mos管(222)的漏极分别与所述第二电流源(225)的正极以及所述第三mos管(223)的栅极连接；所述第二电流源(225)的负极和所述第三mos管(223)的源极接地。7.根据权利要求6所述的暗电流补偿装置(10)，其特征在于，所述暗电流补偿电路(22)还包括第二电容(226)；所述第二电容(226)分别与所述第三mos管(223)的栅极和源极连接。8.根据权利要求1至7任一项所述的暗电流补偿装置(10)，其特征在于，所述像素阵列由3
×
3个像素单元(20)组成；或，所述像素阵列由4
×
4个像素单元(20)组成；或，所述像素阵列由5
×
5个像素单元(20)组成。9.一种探测器，其特征在于，所述探测器包括探测器晶体和权利要求1至8任一项所述的暗电流补偿装置(10)，所述暗电流补偿装置(10)中各个像素单元(20)内部的暗电流读出电路(21)的输入端分别与所述探测器晶体对应像素的暗电流输出端连接。10.一种光子计数成像系统，其特征在于，所述光子计数成像系统包括权利要求9所述的探测器。

技术总结
本申请涉及暗电流补偿装置、探测器和光子计数成像系统，装置由大于等于2个像素单元组成的像素阵列和偏置自动校准电路；每个像素单元包括暗电流读出电路、暗电流补偿电路和数模转换器；暗电流读出电路的输入端用于连接像素单元对应的像素的暗电流输出端，其输出端连接数模转换器的输出端；暗电流补偿电路的同相输入端和输出端分别连接暗电流读出电路的输出端和输入端，其反相输入端接入参考电压；偏置自动校准电路的输入端和输出端分别与各个数模转换器的输出端和输入端连接，其用于将各个输出共模基线电压校准成与参考电压之间的偏差小于设定阈值，提高像素单元之间的一致性且解决暗电流的存在影响光子成像系统的成像效果的问题。果的问题。果的问题。


技术研发人员：刁建国 栗成智 曹倩云 赖晓春
受保护的技术使用者：上海科技大学
技术研发日：2023.07.14
技术公布日：2023/9/16