图像传感器及制造方法与流程

1.本技术属于图像传感器技术领域，更具体地说，是涉及一种图像传感器及制造方法。


背景技术：

2.图像传感器是利用光电器件的光电转换功能将感光面上的光像转换为与光像成相应比例关系的电信号的器件，它可分为互补金属氧化物半导体(complementary metal-oxide-semiconductor cmos)图像传感器和电荷耦合器件(charge-coupled device ccd)图像传感器。
3.ccd图像传感器在感光灵敏度和减少噪音方面特性优异，但是ccd图像传感器难以实现高度集成，并且功耗率高。相反，cmos图像传感器的制造工艺步骤简单，并适用于要求高度集成、低功耗的场合，因此，cmos图像传感器应用广泛，成为了研究的热点。在cmos图像传感器中，串扰本身会造成产品的色彩饱和度下降，串扰的大小将会影响到图像传感器最终输出图像的质量，串扰越大，最终的图像质量越差。且随着目前像素单元尺寸的逐渐减小,光学串扰和电学串扰也随之变得严重，而cmos图像传感器产品的广泛应用又对光学和电学串扰部分提出了越来越高的要求。


技术实现要素：

4.本技术实施例的目的在于提供一种图像传感器及制造方法，以解决现有技术中存在的图像传感器串扰导致图像传感器成像质量差的技术问题。
5.为实现上述目的，本技术采用的技术方案是：提供一种图像传感器，包括半导体基体、多个像素区域、金属互连层以及阻挡结构；
6.多个所述像素区域设置于所述半导体基体中，相邻所述像素区域之间定义有用于电性隔离所述像素区域的隔离区域，所述金属互连层设置于所述半导体基体的前侧表面上的电介质层中，所述阻挡结构与所述隔离区域对应设置且所述阻挡结构至少位于所述隔离区域与所述金属互连层之间；
7.所述阻挡结构包括设置于所述半导体基体中的隔离结构、设置于所述电介质层中且与所述隔离结构对应设置的第一接触孔结构，以及设置于所述电介质层中且对应设置于所述隔离结构与所述第一接触孔结构之间的串扰调制结构；所述隔离结构由所述前侧表面向所述半导体基体内部延伸。
8.可选地，所述金属互连层的数量为至少两层，靠近所述半导体基体的所述前侧表面的为第一层金属互连层，所述第一层金属互连层的靠近所述前侧表面的一侧与所述第一接触孔结构接触，所述串扰调制结构设置于所述前侧表面，且与所述第一层金属互连层连接的所述第一接触孔结构与所述串扰调制结构接触。
9.可选地，所述图像传感器还包括设置于所述半导体基体的所述前侧表面上且位于所述电介质层中的器件栅极结构，所述器件栅极结构位于所述像素区域与所述金属互连层
之间，所述串扰调制结构与所述器件栅极结构的材质相同，所述串扰调制结构形成于所述器件栅极结构的形成过程中。
10.可选地，所述图像传感器还包括设置于所述电介质层中的第二接触孔结构，所述第二接触孔结构位于所述像素区域与所述金属互连层之间，所述第一接触孔结构与所述第二接触孔结构的材质相同，所述第一接触孔结构形成于所述第二接触孔结构的形成过程中。
11.可选地，所述隔离结构为浅沟槽隔离结构。
12.可选地，所述串扰调制结构的宽度小于所述隔离结构的宽度；和/或，所述电介质层与所述串扰调制结构的刻蚀比大于所述电介质层与所述隔离结构的刻蚀比。
13.可选地，所述阻挡结构将所述像素区域全部或部分包围；和/或，所述隔离结构对应所述半导体基底前侧表面的投影面积大于所述串扰调制结构对应所述半导体基底前侧表面的投影面积；和/或，所述串扰调制结构对应半导体基底前侧表面的投影面积大于所述第一接触孔结构对应半导体基底前侧表面的投影面积。
14.可选地，所述图像传感器还包括设置于所述像素区域与入射光之间的彩色滤光层；
15.和/或，所述图像传感器还包括设置于所述像素区域与入射光之间的微透镜；
16.和/或，所述图像传感器还包括设置于所述像素区域与入射光之间且与所述隔离区域对应的金属格栅结构。
17.可选地，所述串扰调制结构位于所述隔离结构的表面，所述第一接触孔结构与对应的所述金属互连层及对应的所述串扰调制结构均接触。
18.可选地，所述图像传感器为背照式图像传感器，所述半导体基体还包括与所述前侧表面相对的背侧表面，所述像素区域包括光电二极管，所述光电二极管用于将由所述背侧表面进入所述半导体基体的光信号转换为电信号。
19.可选地，所述图像传感器还包括设置于所述半导体基体内且靠近所述背侧表面的深沟槽隔离结构，所述深沟槽隔离结构由所述背侧表面向所述前侧表面方向延伸且与所述阻挡结构中的所述隔离结构相对设置。
20.本技术还提供一种以上图像传感器的制造方法，包括以下步骤：
21.提供所述半导体基体，所述半导体基体中形成多个所述像素区域以及位于相邻所述像素区域之间的所述隔离结构，所述隔离结构由所述半导体基体的前侧表面向所述半导体基体的内部延伸；
22.在所述半导体基体的所述前侧表面上形成所述串扰调制结构，所述串扰调制结构形成于所述隔离结构上；
23.在所述半导体基体的所述前侧表面上形成所述电介质层，以使所述串扰调制结构位于所述电介质层内部；
24.蚀刻所述电介质层以形成所述第一接触孔结构，所述第一接触孔结构形成于所述串扰调制结构上；
25.在所述第一接触孔结构上形成所述金属互连层，以使所述金属互连层与所述第一接触孔结构接触。
26.可选地，当所述图像传感器包括所述器件栅极结构时，所述串扰调制结构形成于
所述器件栅极结构的形成过程中；
27.和/或，当所述图像传感器包括所述第二接触孔结构时，所述第一接触孔结构形成于所述第二接触孔结构的形成过程中。
28.本技术提供的图像传感器的有益效果在于：与现有技术相比，本技术的图像传感器包括半导体基体、多个像素区域、金属互连层以及阻挡结构，其中，相邻像素区域之间通过隔离区域进行电性隔离，由设置于半导体基体中的隔离结构、与隔离结构对应且依次设置于电介质层中的串扰调制结构和第一接触孔结构共同组成阻挡结构，阻挡结构与隔离区域对应设置且阻挡结构至少有一部分位于隔离区域与金属互连层之间，通过设置的基于上述三部分形成的阻挡结构可以有效缓解图像传感器的串扰问题，另外，本技术的阻挡结构一方面能够在隔离区域与金属互连层之间形成有效的挡光壁结构，防止一个像素区域的光线由于金属互连层的反射而串扰到相邻的像素区域中；另一方面，位于隔离结构与第一接触孔结构之间的串扰调制结构，能够有效阻止在第一接触孔结构制备过程中对于隔离结构产生的过刻问题，进而能够减少电荷在隔离结构中的富集、扩散等情况，有效改善器件的暗电流性能，即通过设置以上阻挡结构能够同时减少图像传感器的光学串扰和电学串扰，有利于提高图像传感器的成像质量。本技术提供的图像传感器的制造方法与现有的cmos标准工艺流程完全兼容，无需增加工艺步骤即可制造出具有上述阻挡结构的图像传感器，能够同时减少图像传感器的光学串扰和电学串扰，有利于提高图像传感器的成像质量。
附图说明
29.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
30.图1为现有的图像传感器(以背照式为例)光路示意图；
31.图2中的(a)、(b)、(c)、(d)为常规的金属接触孔结构直接与隔离结构相连接的工艺过程示意图；
32.图3为本技术实施例提供的图像传感器的剖面结构示意图；
33.图4为本技术实施例提供的图像传感器的光路示意图；
34.图5中的(a)、(b)、(c)、(d)为本技术实施例提供的图像传感器的工艺过程示意图；
35.图6中的(a)、(b)、(c)、(d)为本技术实施例提供的图像传感器的平面示意图。
36.其中，图中各附图标记：
37.1、半导体基体；11、像素区域；12、隔离区域；13、前侧表面；14、背侧表面；15、深沟槽隔离结构；2、第一层金属互连层；3、阻挡结构；31、隔离结构；32、第一接触孔结构；33、串扰调制结构；4、电介质层；5、器件栅极结构；6、第二接触孔结构；7、彩色滤光层；8、微透镜；9、金属格栅结构。
具体实施方式
38.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅
用以解释本技术，并不用于限定本技术。
39.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
40.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
41.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
42.现对本技术实施例提供的图像传感器进行说明。在现有的图像传感器中，光线在经过金属互连层时(如前照式图像传感器)或波长较长的光波穿透半导体基体并入射到金属互连层时(如背照式图像传感器)，均存在金属互连层通过反射作用致使光线串扰至相邻像素区域中，从而影响图像传感器成像质量的问题。参阅图1，本技术针对现有图像传感器所存在的这一问题进行创新改进，在不违反相关工艺设计标准、不改变标准工艺流程的前提下，实现了光学串扰的有效降低，同时明显地改善了器件的暗电流性能。
43.可以理解的是，本技术的图像传感器在包括本技术发明点所涉及的元件以及结构的基础上，还包括现有图像传感器所包括的其它元件以及结构，如解码器、驱动器、转换器等各种元件，以下为了清晰地说明本技术的技术方案，仅针对对本技术所要解决的技术问题作出贡献的核心元件和结构进行展开说明，本领域技术人员结合现有技术，应当能够理解本技术的图像传感器所包括的其它元件以及结构。
44.请一并参阅图3和图6，本技术提供的图像传感器包括半导体基体1、多个像素区域11、金属互连层以及阻挡结构3。
45.其中，半导体基体1作为图像传感器的衬底，可根据实际需要选取适用的基体材质和结构，如半导体基体1材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，半导体基体1还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底，以下以半导体基体1为硅衬底进行举例说明。
46.其中，结合图6，多个像素区域11设置于半导体基体1中，相邻像素区域11之间定义有用于电性隔离像素区域11的隔离区域12。具体地，多个像素区域11在半导体基体1中的布置方式可结合现有技术中常见的布置方式进行设置，如可以是矩阵方式布置，此处的像素区域11具体指有效像素区域11。为防止入射到每个像素区域11中的光等串扰至相邻的像素区域11中，在相邻像素区域11之间定义隔离区域12，通过隔离区域12将每个像素区域11与其它像素区域11电性隔离开来。结合图6，如果从图像传感器的平面图视角看，每个像素区域11均被隔离区域12所包围，像素区域11与隔离区域12相互限定出彼此的存在区域。关于半导体基体1中的像素区域11和隔离区域12的设置，可参照相关的现有技术进行设计。
47.其中，结合图3，金属互连层设置于半导体基体1的前侧表面13上的电介质层4中，阻挡结构3与隔离区域12对应设置且阻挡结构3至少位于隔离区域12与金属互连层之间。具
体地，将半导体基体1的其中一个端面定义为前侧表面13，依照现有的cmos标准工艺流程在前侧表面13上设置电介质层4作为层间绝缘层，金属互连层设置于层间电介质层4中，可基于金属互连层实现图像传感器中的相关电信号的互连及电性引出等。
48.结合图1，由于现有的图像传感器存在单独依靠隔离区域12难以阻止金属互连层反射而形成的串扰光线，针对此问题，结合图3，在隔离区域12的基础上，设置阻挡结构3，使得阻挡结构3与隔离区域12对应设置。
49.具体地，阻挡结构3至少位于隔离区域12与金属互连层之间，结合图3的图像传感器的纵向剖面图，即在阻挡结构3与隔离区域12对应设置的前提下，在阻挡结构3中，至少存在一部分结构位于半导体基体1与金属互连层之间。
50.其中，阻挡结构3包括设置于半导体基体1中的隔离结构31、设置于电介质层4中且与隔离结构31对应设置的第一接触孔结构32，以及设置于电介质层4中且对应设置于隔离结构31与第一接触孔结构32之间的串扰调制结构33；隔离结构31由前侧表面13向半导体基体1内部延伸。
51.具体地，由设置于半导体基体1中的隔离结构31、与隔离结构31对应且依次设置于电介质层4中的串扰调制结构33和第一接触孔结构32共同组成阻挡结构3。
52.隔离结构31作为阻挡结构3的一部分，由半导体基体1的前侧表面13向半导体基体1的内部延伸。隔离结构31可以是沟槽结构(如浅沟槽隔离结构、深沟槽隔离结构)，也可以是其它可以将相邻像素区域11之间进行电性隔离的结构，还可以是局部硅氧化隔离(local oxidation of silicon locos)，隔离结构31内主要为氧化物。
53.即从总体看，阻挡结构3的一部分结构(串扰调制结构33和第一接触孔结构32)位于半导体基体1与金属互连层之间，阻挡结构3的另外一部分结构(隔离结构31)延伸到了半导体基体1内部。延伸至半导体基体1内部的隔离结构31位于隔离区域12所在范围内。
54.具体地，结合图2中的(a)至(d)，本实施例中，隔离结构31作为隔离区域12的一部分，形成在半导体基底1中，且隔离结构31由前侧表面13向半导体基体1内部延伸，采用现有的图像传感器加工过程，隔离结构31直接与接触孔结构相邻或者接触，在加工接触孔结构的过程中很容易发生过刻而使得接触孔结构与对应的隔离结构31一起被刻穿，导致金属中的电荷在隔离结构31中富集、扩散，影响器件的暗电流性能。基于此，设置于隔离结构31与第一接触孔结构32之间的串扰调制结构33具有蚀刻阻止的作用，其能够有效阻止在加工第一接触孔结构32的过程中对于隔离结构31产生的过刻问题，防止由于过刻问题而导致一些电荷进入隔离结构31内部，发生富集、扩散，进而引发的暗电流。串扰调制结构33在构成挡光结构的同时也能够有效地改善减少暗电流。
55.本技术提供的图像传感器，与现有技术相比，本技术的图像传感器包括半导体基体1、多个像素区域11、金属互连层以及阻挡结构3，其中，相邻像素区域11之间通过隔离区域12进行电性隔离，由设置于半导体基体1中的隔离结构31、与隔离结构31对应且依次设置于电介质层4中的串扰调制结构33和第一接触孔结构32共同组成阻挡结构3，阻挡结构3与隔离区域12对应设置且阻挡结构3至少有一部分位于隔离区域12与金属互连层之间，通过设置的阻挡结构3一方面能够在隔离区域12与金属互连层之间形成有效的挡光壁结构，防止一个像素区域11的光线由于金属互连层的反射而串扰到相邻的像素区域11中；另一方面，位于隔离结构31与第一接触孔结构32之间的串扰调制结构33，能够有效阻止在加工第
一接触孔结构32的过程中对于隔离结构31产生的过刻问题，进而能够减少电荷在隔离结构31中的富集、扩散等情况，有效改善器件的暗电流性能，即通过设置以上阻挡结构3能够同时减少图像传感器的光学串扰和电学串扰，有利于提高图像传感器的成像质量。
56.在本技术另一个实施例中，请参阅图3和图4，金属互连层的数量为至少两层，靠近半导体基体1的前侧表面13的为第一层金属互连层2，第一层金属互连层2的靠近前侧表面13的一侧与第一接触孔结构32接触，串扰调制结构33设置于前侧表面13，且与第一层金属互连层2连接的第一接触孔结构32与串扰调制结构33接触。
57.具体地，本实施例中，根据不同的电路处理需求可设置至少两层金属互连层，即以堆栈的方式设置两层或者两层以上的金属互连层。其中，将靠近半导体基体1的前侧表面13的定义为第一层金属互连层2，阻挡结构3主要针对第一层金属互连层2设置。具体地，串扰调制结构33设置于半导体基体1的前侧表面13上，即串扰调制结构33与对应位置的隔离结构31邻接，第一接触孔结构32的一端与第一层金属互连层2靠近半导体基体1前侧表面13的一侧接触，同时，第一接触孔结构32的另一端与对应的串扰调制结构33接触。
58.优选地，串扰调制结构33与第一接触孔结构32接触，以及第一接触孔结构32与第一层金属互连层2接触，可以理解为三者之间依次紧密连接，没有孔隙，从而确保能够形成严密的挡光壁结构，结合图4，阻挡结构3可阻止经第一层金属互连层2反射后的光线进入到相邻像素区域11中，进而减少由于此种反射而导致的光学串扰现象。
59.在其它实施例中，针对包括多层金属互连层的情况，除第一层金属互连层2之外的其它金属互连层之间，可利用互连层间本身需要导通的点处的接触孔结构实现对于入射到该处的光线的阻挡。当然，在其他实施方式中，阻挡结构还可以与除第一层金属互连层2之外的其它金属互连层接触，即，第一接触孔结构32形成在串扰调制结构33与其他对应的金属互连层之间并与二者接触。
60.在本技术另一个实施例中，请参阅图3、图5中的(a)至(d)，图像传感器还包括设置于半导体基体1的前侧表面13上且位于电介质层4中的器件栅极结构5，器件栅极结构5位于像素区域11与金属互连层之间，串扰调制结构33与器件栅极结构5的材质相同，串扰调制结构33形成于器件栅极结构5的形成过程中。
61.具体地，本实施例中，器件栅极结构5可以是现有技术像素区域中任意晶体管的栅极结构，例如，传输晶体管tx的栅极、复位晶体管rest的栅极等。在半导体基体1的表面，形成电介质层4之前，按照标准工艺流程制备出器件栅极结构5，与此同时，串扰调制结构33也同时完成，即不需要额外增加工艺步骤或改变标准的cmos工艺流程即可制备出串扰调制结构33。
62.具体地，串扰调制结构33与器件栅极结构5的材质相同，二者形成于同一工艺过程中，可具有相同的结构。可选地，串扰调制结构33与器件栅极结构5均为多晶硅栅极；在其它实施例中，器件栅极结构5与半导体基体1前侧表面13还形成有栅介质层。
63.在不改变现有的cmos工艺流程、不改变工艺设计标准的前提下，在制备器件栅极结构5的同时制备出本技术的阻挡结构3中的串扰调制结构33，在不增加图像传感器加工制造成本的同时可减少图像传感器的串扰现象。
64.在本技术另一个实施例中，请参阅图5中的(a)至(d)，图像传感器还包括设置于电介质层4中的第二接触孔结构6，第二接触孔结构6位于器件栅极结构5与金属互连层之间，
第一接触孔结构32与第二接触孔结构6的材质相同，第一接触孔结构32形成于第二接触孔结构6的形成过程中。
65.其中，图中示出第二接触孔结构6位于器件栅极结构5上，当然，第二接触孔结构6还可以设置在像素区域11其他需要电性引出的区域，例如，浮动扩散区fd上，第二接触孔结构6可以是本领域依据实际需求设定的其他电性互连及引出结构。
66.具体地，本实施例中，在半导体基体1的前侧表面13上形成电介质层4后(使得电介质层4厚度大于器件栅极结构5的厚度，即完全覆盖器件栅极结构5)，采用蚀刻工艺形成第二接触孔结构6用于与金属互连层之间的导通，与此同时，第一接触孔结构32也制备完成，即不需要额外增加工艺步骤或改变标准的cmos工艺流程即可制备出本技术阻挡结构3中的第一接触孔结构32。
67.具体地，第一接触孔结构32与第二接触孔结构6的材质相同，二者形成于同一工艺过程中，可具有相同的结构。可选地，第一接触孔结构32与第二接触孔结构6为金属接触孔，如可以是沉积有钨的金属接触孔。在其它一些实施例中，也可以根据需要设置包含其它元素的金属接触孔，如tial或al。
68.在不改变现有的cmos工艺流程、不改变工艺设计标准的前提下，在制备第二接触孔结构6的同时制备出本技术的阻挡结构3中的第一接触孔结构32，在不增加图像传感器制造成本的同时可减少图像传感器的串扰现象。
69.在本技术另一个实施例中，请参阅图3，隔离结构31为浅沟槽隔离结构。
70.具体地，本实施例中，隔离结构31优选为浅沟槽隔离结构(shallow trench isolation，sti)，浅沟槽隔离结构由半导体基体1的前侧表面13向半导体基体1内部延伸，可有效避免半导体基体1的表面反型，通过浅沟槽隔离结构可区分出半导体基体1上的有源区和场区。浅沟槽隔离结构可参照现有的sti标准工艺流程制作而成。进一步地，隔离结构31充当隔离区域12的一部分，实现相邻的像素区域11之间的隔离。
71.优选地，在一些实施例中，浅沟槽隔离结构的侧壁于垂直方向设置有一定的倾斜角度，以有利于在后续的离子注入过程，浅沟槽隔离结构的侧壁也能够得到有效的掺杂注入。
72.具体地，通过化学气相沉积(chemical vapor deposition cvd)工艺在浅沟槽隔离结构内部淀积氧化物，如淀积二氧化硅作为隔离介质。
73.隔离结构31设置为浅沟槽隔离结构，可直接与现有的cmos加工工艺兼容，在确保良好的隔离效果的同时，有利于降低生产加工成本。
74.具体地，与直接在隔离结构上做金属接触孔(第一接触孔结构)相比，在隔离结构上先形成串扰调制结构33，再在串扰调制结构33上做金属接触孔则可使得隔离结构本身结构的应力发生变化，数据表明是使得器件的暗电流性能变好，例如，隔离结构选择为浅沟槽隔离结构sti，材料为氧化硅，串扰调制结构33的材料选择为多晶硅，第一接触孔结构的材料选择为钨；同时由于金属尚未与sti直接接触，能够阻止金属所带电荷在浅沟槽隔离结构中的迁移，从而提高暗电流性能。在有效的提升器件防光学串扰性能的同时，提升了器件的暗电流性能，同时也没有改变器件的电学隔离性能。
75.在本技术另一个实施例中，请参阅图3，串扰调制结构33的宽度d1小于隔离结构31的宽度d2。
76.具体地，本实施例中，设置串扰调制结构33的宽度d1小于隔离结构31的宽度d2，从而有效阻挡光线向相邻像素区域11串扰，可以防止串扰调制结构33对像素区器件产生影响，基于隔离结构31有效实现相邻像素区域的隔离。
77.在本技术另一个实施例中，电介质层4与串扰调制结构33的刻蚀比大于电介质层4与隔离结构31的刻蚀比。
78.具体地，本实施例中，蚀刻比通常是指被刻蚀材料的刻蚀速率与另一种材料的刻蚀速率的比，电介质层4与串扰调制结构33的刻蚀比大于电介质层4与隔离结构31的刻蚀比可在加工第一接触孔结构32时，串扰调制结构33能够起到很好的蚀刻阻止作用，防止对隔离结构31产生过刻问题，从而有效减少暗电流。例如，在一可选示例中，电介质层4的材料选择为氧化硅，串扰调制结构33的材料选择为多晶硅，隔离结构31的材料选择为氧化硅。
79.在本技术另一个实施例中，阻挡结构3将像素区域11全部或部分包围。
80.具体地，如图6中的(a)所示，本实施例中，与隔离区域12将每个像素区域11完全包围一样，可设计为阻挡结构3将对应的像素区域11全部包围，使得器件之间具有较强的防串扰能力。
81.具体地，在另一实施例中，结合图像传感器的具体结构设计，也可以设计为阻挡结构3部分包围对应的像素区域11。在一示例中，采用间断在像素区域11外围布置隔离结构31的方式，如图6中的(b)所示；另外，隔离结构31选择为浅沟槽隔离结构，采用间断在像素区域11外围布置浅沟槽隔离结构的方式，可以在实现像素电性隔离的同时缓解界面缺陷及其导致的电学串扰等。在其他示例中，还可以是串扰调制结构33位于隔离结构31上并延伸至相邻的隔离结构31之间隔离区域12中且串扰调制结构33也为间断设置的方式。
82.在本技术另一个实施例中，隔离结构31对应半导体基底前侧表面13的投影面积大于串扰调制结构33对应半导体基底前侧表面13的投影面积。
83.具体地，在另一实施例中，隔离结构31对应半导体基底前侧表面13的投影面积大于串扰调制结构33对应半导体基底前侧表面13的投影面积，也就是说，串扰调制结构31对应半导体基底前侧表面13的投影位于隔离结构31对应半导体基底前侧表面13的投影范围内，有利于防止串扰调制结构31的形成对像素区域的其他结构产生影响，如图6中的(c)和(d)所示。例如，可以是采用间断的方式在像素区域11外围布置隔离结构31，串扰调制结构33位于间隔的隔离结构31上，并不延伸至隔离结构31周围的隔离区域中，如图6中的(d)所示；可选地，隔离结构31周围的隔离区域的材料可以选择为离子注入隔离，上述方式可以在实现像素电性隔离的同时有效实现光学隔离并缓解界面缺陷及其导致的电学串扰等。
84.在本技术另一个实施例中，串扰调制结构33对应半导体基底前侧表面13的投影面积大于第一接触孔结构32对应半导体基底前侧表面13的投影面积；第一接触孔结构32对应半导体基底前侧表面13的投影位于串扰调制结构33对应半导体基底前侧表面13的投影范围内，有利于有效的改善器件制备过程中造成的电学串扰。
85.在本技术另一个实施例中，请参阅图3，图像传感器还包括设置于像素区域11与入射光之间的彩色滤光层7；
86.在本技术另一个实施例中，请参阅图3，图像传感器还包括设置于像素区域11与入射光之间的微透镜8；
87.在本技术另一个实施例中，请参阅图3，图像传感器还包括设置于像素区域11与入
射光之间且与隔离区域12对应的金属格栅结构9。
88.具体地，本实施例中，结合现有的cmos加工工艺流程，在像素区域11与入射光之间设置彩色滤光层7，彩色滤光层7通常为彩色滤波片阵列，包括红/绿/蓝三种颜色，分别只能透过红色、绿色、蓝色对应波长的光线，当然，在其它一些实施例中，也可以设置如黄色的滤波片。彩色滤光层7中滤波片的阵列排布可根据需要进行设计。在一种实施方式中，可以是16个像素区域11构成一个像素单元，如形成rggb排布，每个颜色包括四个像素区域11，以合并的方式得到图像数据。当然，也可以根据实际设计需要，设计为其它的排布方式。
89.具体地，在一些实施例中，像素单元中存在两种不同类型的隔离，即，第一种隔离类型为每一个颜色块对应的四个像素区域11之间的隔离，第二中隔离类型为相邻颜色块对应的四个像素区域11之间的隔离，可以仅针对应相邻颜色块对应的四个像素区域11之间的隔离制作本技术的阻挡结构3。
90.在另一实施例中，图像传感器还包括设置于像素区域11与入射光之间的微透镜8。具体地，针对图像传感器，通常设置微透镜阵列，用来将光线聚集在像素感光区的开口上，从而增加光电转化效率，减少相邻像素区域11之间的光信号串扰。有关微透镜8的设置，可参照相关现有技术。
91.在另一实施例中，图像传感器还包括设置于像素区域11与入射光之间且与隔离区域12对应的金属格栅结构9。具体地，对应于隔离区域12，设置金属格栅结构9用于减少光线的串扰情况，金属格栅结构9总体处于像素区域11与入射光之间，在一些实施例中，金属格栅结构9可以设置于彩色滤光层7下方；在另外一些实施例中，金属格栅结构9也可以设置为与彩色滤光层7处于同一层中。
92.在本技术另一个实施例中，请参阅图3和图4，串扰调制结构33位于隔离结构31的表面，第一接触孔结构32与对应的金属互连层及对应的串扰调制结构33均接触。
93.具体地，本实施例中，串扰调制结构33位于隔离结构31的表面，即串扰调制结构33与隔离结构31接触，与此同时，第一接触孔结构32与对应的金属互连层及对应的串扰调制结构33均接触，即隔离结构31、串扰调制结构33、第一接触孔结构32以及对应的金属互连层之间依次接触，各结构之间没有孔隙，形成一个严密的挡光壁结构，用于阻挡光线在相邻像素区域11之间的串扰。
94.在本技术另一个实施例中，请参阅图3和图4，图像传感器为背照式图像传感器，半导体基体1还包括与前侧表面13相对的背侧表面14，像素区域11包括光电二极管，光电二极管用于将由背侧表面14进入半导体基体1的光信号转换为电信号。
95.具体地，本实施例中包括了阻挡结构3的图像传感器为背照式图像传感器(backside illumination bsi)，在背照式图像传感器中，半导体基体1还包括与前侧表面13相对的背侧表面14，光线由背侧表面14入射进入到半导体基体1内。在像素区域11中，设置光电二极管，通过光电二极管将入射进入半导体基体1内部的光信号转换为电信号。
96.具体地，在一实施例中，结合图1，光线从bsi的背侧表面14感光部分入射，经过微透镜8，彩色滤光层7后进入半导体基体1内，以半导体基体1为硅衬底为例说明，由于不同波长的光线在硅中的寿命不同，波长较长的光波(如红光或红外光等)在硅衬底中传播的距离较长，因此容易穿透硅衬底并入射到前侧表面13的金属互连层，经过金属互连层的反射形成串扰光线，串扰到相邻像素区域11中，最终降低了传感器的图像质量。针对现有背照式图
像传感器的这一问题，设置本技术如以上实施例所述的阻挡结构3，结合图4，阻挡结构3整体与隔离区域12对应，能够在第一层金属互连层2与半导体基体1之间形成严密的挡光壁结构，从而阻挡反射光线串扰到相邻的像素区域11中。
97.在本技术另一个实施例中，请参阅图3，图像传感器还包括设置于半导体基体1内且靠近背侧表面14的深沟槽隔离结构15，深沟槽隔离结构15由背侧表面14向前侧表面13方向延伸且与阻挡结构3中的隔离结构31相对设置。
98.具体地，本实施例中，于半导体基体1内设置深沟槽隔离结构15(deep trench isolation dti)，深沟槽隔离结构15的相关加工工艺以及具体结构可结合相关的现有技术进行理解。深沟槽隔离结构15在半导体基体1内由背侧表面14向前侧表面13方向延伸，且与阻挡结构3中的隔离结构31靠近或接触。换句话说，深沟槽隔离结构15也位于像素区域11之间的隔离区域12内，隔离区域12包括了隔离结构31以及与隔离结构31对应设置的深沟槽隔离结构15。当阻挡结构3中的隔离结构31为浅沟槽隔离结构时，隔离区域12即包括了浅沟槽隔离结构以及与浅沟槽隔离结构对准设置的深沟槽隔离结构15。
99.深沟槽隔离结构15的深度、宽度等参数根据实际的击穿电压等需求进行设计，通过深沟槽隔离结构15可进一步有效隔离像素区域11之间的感光元件(光电二极管)，减少像素区域11之间的串扰现象。
100.请参阅图5中的(a)至(d)，本技术还提供一种制造如以上实施例的图像传感器的方法，包括以下步骤：
101.参阅图5中的(a)，提供半导体基体1，半导体基体1中形成多个像素区域11以及位于相邻像素区域11之间的隔离结构31，隔离结构31由半导体基体1的前侧表面13向半导体基体1的内部延伸。
102.参阅图5中的(b)，在半导体基体1的前侧表面13上形成串扰调制结构33，串扰调制结构33形成于隔离结构31上；
103.参阅图5中的(c)，在半导体基体1的前侧表面13上形成电介质层4，以使串扰调制结构33位于电介质层4内部；
104.参阅图5中的(d)，蚀刻电介质层4以形成第一接触孔结构32，第一接触孔结构32形成于串扰调制结构33上；
105.在第一接触孔结构32上形成金属互连层，以使金属互连层与第一接触孔结构32接触。
106.具体地，本实施例中，形成隔离结构31、串扰调制结构33、电介质层4、第一接触孔结构32以及金属互连层的工艺流程与标准的cmos工艺流程完全兼容，不需要额外增加工艺步骤。
107.在形成串扰调制结构33时，可以采用光刻工艺，经图形化过程而完成，当图像传感器包括器件栅极结构5时，串扰调制结构33形成于器件栅极结构5的形成过程中。在器件栅极结构5形成过程中，器件栅极结构5定义于像素区域11与金属互连层之间，与此同时，在隔离结构31上方定义栅极区域(即定义串扰调制结构33所在位置)，在采用光刻工艺图形化后，串扰调制结构33与器件栅极结构5同时形成。
108.在形成第一接触孔结构32时，可以采用蚀刻工艺形成接触孔，并填充形成对应的接触孔结构，当图像传感器包括第二接触孔结构6时，第一接触孔结构32形成于第二接触孔
结构6的形成过程中。在第二接触孔结构6的形成过程中，在电介质层4形成图形化的掩膜层，该掩膜层定义出预定形成的接触孔的位置以及尺寸等，通过掩膜层在器件栅极结构5上方定义第二接触孔结构6，与此同时，在串扰调制结构33的上方定义出第一接触孔结构32，第一接触孔结构32与第二接触孔结构6同时形成。
109.在第一接触孔结构32与第二接触孔结构6的形成过程中，串扰调制结构33起到蚀刻停止的作用，能够避免蚀刻过程中发生过刻而使得第一接触孔结构32直接与隔离结构31一起刻穿。而蚀刻过程中，刻穿的隔离结构31一方面会影响隔离效果，另外一方面在制作第一接触孔结构32与第二接触孔结构6的工艺过程中，金属中的电荷也会在隔离结构31中富集、扩散，影响器件的暗电流性能。因此，串扰调制结构33的蚀刻停止作用可有效减少器件的暗电流。
110.本技术提供的图像传感器的制造方法与现有的标准cmos工艺流程完全兼容，无需增加工艺步骤即可制造出具有上述阻挡结构3的图像传感器，能够同时减少图像传感器的光学串扰和电学串扰，有利于提高图像传感器的成像质量。
111.以上仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种图像传感器，其特征在于，包括半导体基体、多个像素区域、金属互连层以及阻挡结构；多个所述像素区域设置于所述半导体基体中，相邻所述像素区域之间定义有用于电性隔离所述像素区域的隔离区域，所述金属互连层设置于所述半导体基体的前侧表面上的电介质层中，所述阻挡结构与所述隔离区域对应设置且所述阻挡结构至少位于所述隔离区域与所述金属互连层之间；所述阻挡结构包括设置于所述半导体基体中的隔离结构、设置于所述电介质层中且与所述隔离结构对应设置的第一接触孔结构，以及设置于所述电介质层中且对应设置于所述隔离结构与所述第一接触孔结构之间的串扰调制结构；所述隔离结构由所述前侧表面向所述半导体基体内部延伸。2.如权利要求1所述的图像传感器，其特征在于，所述金属互连层的数量为至少两层，靠近所述半导体基体的所述前侧表面的为第一层金属互连层，所述第一层金属互连层的靠近所述前侧表面的一侧与所述第一接触孔结构接触，所述串扰调制结构设置于所述前侧表面，且与所述第一层金属互连层连接的所述第一接触孔结构与所述串扰调制结构接触。3.如权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括设置于所述半导体基体的所述前侧表面上且位于所述电介质层中的器件栅极结构，所述器件栅极结构位于所述像素区域与所述金属互连层之间，所述串扰调制结构与所述器件栅极结构的材质相同，所述串扰调制结构形成于所述器件栅极结构的形成过程中。4.如权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括设置于所述电介质层中的第二接触孔结构，所述第二接触孔结构位于所述像素区域与所述金属互连层之间，所述第一接触孔结构与所述第二接触孔结构的材质相同，所述第一接触孔结构形成于所述第二接触孔结构的形成过程中。5.如权利要求1所述的图像传感器，其特征在于，所述隔离结构为浅沟槽隔离结构。6.如权利要求1所述的图像传感器，其特征在于，所述串扰调制结构的宽度小于所述隔离结构的宽度；和/或，所述电介质层与所述串扰调制结构的刻蚀比大于所述电介质层与所述隔离结构的刻蚀比。7.如权利要求1所述的图像传感器，其特征在于，所述阻挡结构将所述像素区域全部或部分包围；和/或，所述隔离结构对应所述半导体基底前侧表面的投影面积大于所述串扰调制结构对应所述半导体基底前侧表面的投影面积；和/或，所述串扰调制结构对应半导体基底前侧表面的投影面积大于所述第一接触孔结构对应半导体基底前侧表面的投影面积。8.如权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括设置于所述像素区域与入射光之间的彩色滤光层；和/或，所述图像传感器还包括设置于所述像素区域与入射光之间的微透镜；和/或，所述图像传感器还包括设置于所述像素区域与入射光之间且与所述隔离区域对应的金属格栅结构。9.如权利要求1所述的图像传感器，其特征在于，所述串扰调制结构位于所述隔离结构的表面，所述第一接触孔结构与对应的所述金属互连层及对应的所述串扰调制结构均接触。10.如权利要求1至9任一项所述的图像传感器，其特征在于，所述图像传感器为背照式
图像传感器，所述半导体基体还包括与所述前侧表面相对的背侧表面，所述像素区域包括光电二极管，所述光电二极管用于将由所述背侧表面进入所述半导体基体的光信号转换为电信号。11.如权利要求10所述的图像传感器，其特征在于，所述图像传感器还包括设置于所述半导体基体内且靠近所述背侧表面的深沟槽隔离结构，所述深沟槽隔离结构由所述背侧表面向所述前侧表面方向延伸且与所述阻挡结构中的所述隔离结构相对设置。12.一种如权利要求1至11任一项所述的图像传感器的制造方法，其特征在于，包括以下步骤：提供所述半导体基体，所述半导体基体中形成多个所述像素区域以及位于相邻所述像素区域之间的所述隔离结构，所述隔离结构由所述半导体基体的前侧表面向所述半导体基体的内部延伸；在所述半导体基体的所述前侧表面上形成所述串扰调制结构，所述串扰调制结构形成于所述隔离结构上；在所述半导体基体的所述前侧表面上形成所述电介质层，以使所述串扰调制结构位于所述电介质层内部；蚀刻所述电介质层以形成所述第一接触孔结构，所述第一接触孔结构形成于所述串扰调制结构上；在所述第一接触孔结构上形成所述金属互连层，以使所述金属互连层与所述第一接触孔结构接触。13.根据权利要求12所述的图像传感器的制造方法，其特征在于，当所述图像传感器包括所述器件栅极结构时，所述串扰调制结构形成于所述器件栅极结构的形成过程中；和/或，当所述图像传感器包括所述第二接触孔结构时，所述第一接触孔结构形成于所述第二接触孔结构的形成过程中。

技术总结
本申请涉及图像传感器技术领域，提供了一种图像传感器及制造方法，图像传感器包括半导体基体、多个像素区域、金属互连层以及阻挡结构，由设置于半导体基体中的隔离结构、与隔离结构对应且依次设置于电介质层中的串扰调制结构和第一接触孔结构共同组成阻挡结构，通过设置的阻挡结构一方面能够形成有效的挡光壁结构，防止一个像素区域的光线由于金属互连层的反射而串扰到相邻的像素区域中；另一方面能够阻止在加工第一接触孔结构的过程中对隔离结构产生的过刻问题，进而能够减少电荷在隔离结构中的富集、扩散等情况，有效改善器件的暗电流性能，通过阻挡结构能够同时减少图像传感器的光学串扰和电学串扰，有利于提高图像传感器的成像质量。器的成像质量。器的成像质量。


技术研发人员：王文轩 石文杰
受保护的技术使用者：思特威（上海）电子科技股份有限公司
技术研发日：2022.03.10
技术公布日：2023/9/20