模数转换电路时钟抖动误差校正方法、装置、设备和介质与流程

1.本技术涉及电路误差校准技术领域，特别是涉及一种模数转换电路时钟抖动误差校正方法、装置、计算机设备和介质。


背景技术：

2.高精度流水线型模数转换器(pipeline adc)可用于无线通信、磁共振成像(mri)等系统，实现对模拟信号的数字化，从而用于数据计算、图像成形等。为了提高adc(analog to digital converter)的信噪比、线性度并降低功耗，通常采用无采样保持放大级(sha-less)结构，利用第一级流水线中的flash adc与mdac(multiplying digital-to-analog converter，乘法数模转换器)采样网络直接对模拟输入信号进行采样。sha-less结构的主要问题在于，当flash adc与mdac的两个采样网络之间存在失配时，就会产生采样误差。这一误差称为时钟抖动(timing skew，ts)误差或孔径(aperture)误差，此误差正比于采样时刻偏差量的大小及被采样信号本身的频率。
3.相关技术中，针对sha-less结构的采样时刻误差，使用比较器、计数单元、存储器和补偿电路构成校准电路，由两个比较器判断第一级的电压余量是否溢出，根据判断结果对第一级流水级进行误差校正，而比较器会增加了额外的功耗和面积，其本身的非理想特性还会影响校准效果。
4.针对相关技术中存在模数转换电路误差校正精度低的问题，目前还没有提出有效的解决方案。


技术实现要素：

5.基于此，有必要针对上述技术问题，提供一种能够提高模数转换电路误差校正精度的模数转换电路时钟抖动误差校正方法、装置、计算机设备和介质。
6.第一方面，本技术提供了一种模数转换电路时钟抖动误差校正方法，所述模数转换电路包括延时单元和模数转换模块，所述延时单元的输出端和所述模数转换模块的输入端连接；所述方法包括：
7.输入第一时钟信号至所述延时单元，以及将多个控制向量依次输入至所述延时单元，分别获取所述延时单元响应于各所述控制向量后输出的多个第二时钟信号；
8.输入所述第一时钟信号和模拟信号至所述模数转换模块，分别将所述多个第二时钟信号输入至所述模数转换模块，得到所述模数转换模块输出的对应于各所述控制向量的数字信号的差值，其中，所述差值为所述数字信号在预设周期内最大值和最小值之差；
9.在多个所述差值中确定最小差值，并确定所述最小差值对应的目标控制向量，基于所述目标控制向量生成对应的第二时钟信号。
10.在其中一个实施例中，在多个所述差值中确定最小差值，并确定所述最小差值对应的目标控制向量，包括：循环执行如下步骤，直至多个所述控制向量都输入至所述延时单元：
11.向所述延时单元输入第一控制向量，并获取对应的第一差值；
12.将所述第一差值和上一次获取的第二差值进行比较，将较小的差值对应的控制向量作为所述目标控制向量。
13.在其中一个实施例中，所述模数转换模块中包括多个流水级，所述多个流水级依次连接，后一级流水级用于量化前一级流水级输出的模拟信号，得到所述模数转换电路输出的对应于各所述控制向量的数字信号，包括：
14.分别获取所述模数转换模块中两个以上的流水级输出的数字信号，其中，当所述流水级为第一级流水级时，根据输入所述模数转换模块的模拟信号、所述第一时钟信号和所述第二时钟信号，得到所述第一级流水级中量化单元输出的数字信号；当所述流水级为第一级流水级以外的后级流水级时，根据前一级流水级输出的模拟信号，得到所述后级流水级中量化单元输出的第一模拟信号；
15.错位相加所述流水级输出的数字信号。
16.在其中一个实施例中，所述流水级包括所述量化单元和乘法数模转换器，所述量化单元的输出端与所述乘法数模转换器的输入端连接；其中，
17.所述量化单元用于根据所述第一时钟信号将输入所述流水级的模拟信号转换为数字信号；
18.所述乘法数模转换器用于根据第一时钟信号采样输入所述流水级的模拟信号，得到第一模拟信号，将所述量化单元输出的数字信号转换成第二模拟信号，将所述第一模拟信号和所述第二模拟信号相减后放大到预设倍数，得到输入下一级流水级的模拟信号。
19.在其中一个实施例中，通过各所述控制向量用于调整所述第一时钟信号，包括：
20.根据所述控制向量控制所述延时单元的电路的通断，基于所述延时单元的通断情况得到对应的延时信号；
21.根据所述延时信号调整第一时钟信号的延时信号，得到第二时钟信号。
22.第二方面，本技术还提供了一种模数转换系统，所述模数转换系统包括：校准模块和所述模数转换电路，所述模数转换电路包括延时单元和模数转换模块，所述延时单元的输出端和所述模数转换模块的输入端连接；其中，
23.所述校准模块用于输入第一时钟信号至所述延时单元，以及将多个控制向量依次输入至所述延时单元，分别获取所述延时单元响应于各所述控制向量后输出的多个第二时钟信号；输入所述第一时钟信号和模拟信号至所述模数转换模块，分别将所述多个第二时钟信号输入至所述模数转换模块，得到所述模数转换模块输出的对应于各所述控制向量的数字信号的差值，其中，所述差值为所述数字信号在预设周期内最大值和最小值之差；在多个所述差值中确定最小差值，并确定所述最小差值对应的目标控制向量，基于所述目标控制向量调整所述第一时钟信号；
24.所述模数转换电路，用于根据所述第一时钟信号和所述第二时钟信号对模拟输入信号进行采样，将采样得到的模拟信号转换成所述数字信号。
25.在其中一个实施例中，所述延时单元包括：多个电容、与多个所述电容对应的多个开关，所述电容的一端与所述第一时钟信号的输入端连接，所述电容的另一端与所述开关的一端连接，所述开关的另一端接地；其中，
26.所述延时单元，用于根据多个所述控制向量改变所述开关的连接状态，得到对应
的延时信号，根据所述延时信号调整所述第一时钟信号，得到所述第二时钟信号。
27.在其中一个实施例中，所述模数转换模块包括：多个流水级和逻辑运算单元，所述流水级之间依次连接，所述流水级分别与所述逻辑运算单元连接；其中，
28.所述流水级，用于将输入至所述流水级的模拟信号转换成有效位数不同的数字信号；其中，所述流水级包括量化单元和乘法数模转换器，所述量化单元的输出端与所述乘法数模转换器的输入端连接；其中，所述量化单元用于根据所述第二时钟信号将输入所述流水级的模拟信号转换为数字信号；所述乘法数模转换器用于根据所述第一时钟信号采样输入所述流水级的模拟信号，得到第一模拟信号，将所述量化单元输出的数字信号转换成第二模拟信号，将所述第一模拟信号和所述第二模拟信号相减后放大到预设倍数，得到输入下一级流水级的模拟信号；
29.所述逻辑运算单元，用于错位相加所述流水级输出的有效位数不同的数字信号。
30.第三方面，本技术还提供了一种计算机设备。所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述任一方面所述的步骤。
31.第四方面，本技术还提供了一种计算机可读存储介质。所述计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一方面所述的步骤。
32.上述模数转换电路时钟抖动误差校正方法、装置、计算机设备和介质，输入第一时钟信号至延时单元，以及将多个控制向量依次输入至延时单元，分别获取延时单元响应于各控制向量后输出的多个第二时钟信号；输入第一时钟信号和模拟信号至模数转换模块，分别将多个第二时钟信号输入至模数转换模块，得到模数转换模块输出的对应于各控制向量的数字信号的差值，其中，差值为数字信号在预设周期内最大值和最小值之差；在多个差值中确定最小差值，并确定最小差值对应的目标控制向量，基于目标控制向量生成对应的第二时钟信号。如此设置，无需在原有模数转换电路的基础上增加模拟电路，只需调整数字电路即可实现时钟抖动误差的校准，不会生成额外的功耗，也不会引入模拟电路元器件自身误差，可以提高模数转换电路误差校正精度，解决模数转换电路误差校正精度低的问题。
附图说明
33.图1是相关技术中一种误差校准方法的示意图；
34.图2为本技术一个实施例中模数转换电路时钟抖动误差校正方法的流程示意图；
35.图3是本技术一实施例中sha-less结构的流水线adc结构框图；
36.图4为本技术一实施例中延时单元的示意图；
37.图5为本技术一实施例中流水线adc第一级电路及误差校准电路的示意图；
38.图6为本技术一实施例中3.5比特流水线输入输出曲线及比较器失调示意图；
39.图7为本技术一个实施例中3.5比特流水级输入输出曲线及timing skew误差校准示意图；
40.图8是本技术一实施例中模数转换系统的示意图；
41.图9为本技术一个实施例中计算机设备的内部结构图。
具体实施方式
42.为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
43.图1是相关技术中一种误差校准方法的示意图，如图1所示，针对sha-less结构的流水线型adc的采样时刻误差，采用两个比较器判断第一流水级的电压余量是否超出规定的电压范围，通过计数器对溢出次数进行统计，然后比较第i个周期和第i-1个周期的溢出次数。最后补偿电路基于比较结果对时钟信号进行调整，实现校准。该方法的校准电路包括比较单元、计数单元、存储器和补偿电路，其中，用于判断第一级的电压余量是否溢出的两个比较器由模拟电路实现，该比较器本身的非理想特性将会影响校准效果，并且增加了额外的功耗和面积。
44.本技术实施例提供的模数转换电路时钟抖动误差校正方法，如图2所示，提供了一种模数转换电路时钟抖动误差校正方法的流程示意图，所述模数转换电路包括延时单元和模数转换模块，所述延时单元的输出端和所述模数转换模块的输入端连接，包括以下步骤：
45.步骤s201，输入第一时钟信号至所述延时单元，以及将多个控制向量依次输入至所述延时单元，分别获取所述延时单元响应于各所述控制向量后输出的多个第二时钟信号。其中，第一时钟信号为采样时钟信号，延时单元的实现原理是通过改变节点或电流驱动能力来改变时钟沿变化的快慢，通过改变控制向量可实现不同的延时大小。在第一时钟信号的基础上，将不同的控制向量输出至延时单元，得到与控制向量对应的多个延时信号，获取与各延时信号对应的第二时钟信号。可选地，延时单元可配置，通过控制向量对延时单元进行配置得到多个延时信号。
46.步骤s202，输入所述第一时钟信号和模拟信号至所述模数转换模块，分别将所述多个第二时钟信号输入至所述模数转换模块，得到所述模数转换模块输出的对应于各所述控制向量的数字信号的差值，其中，所述差值为所述数字信号在预设周期内最大值和最小值之差。
47.模数转换模块用于在第一时钟信号和第二时钟信号的采样作用下，将输入模数转换模块的模拟信号转换成数字信号。其中，输入模数转换模块的模拟信号为满摆幅模拟输入信号，模数转换电路数字信号的输出具有周期性，预设周期为数字信号的输出周期的整数倍，如1024个数字信号的输出周期，或2048个数字信号的输出周期。通过改变控制向量可调整得到不同的第二时钟信号，第二时钟信号影响模数转换电路输出的数字信号，所以不同的控制向量与各差值对应。
48.可选地，模数转换模块为无采样保持放大级(sha-less)结构的高精度流水线型模数转换器，高精度流水线型模数转换器中包括多个流水级。模数转换模块利用第一级流水线中的flash adc与mdac直接对输入的模拟信号进行采样，其中，flash adc的采样信号为第二时钟信号，mdac的采样信号为第一时钟信号，当flash adc与mdac的两个采样网络之间存在失配时，就会产生时钟抖动误差，该时钟抖动误差为采样时钟抖动误差。通过获取不同的控制向量，先后输入不同的第二时钟信号至模数转换模块，获取与各第二时钟信号对应的数字信号，根据失配最小时生成的数字信号，即可确定用于校准采样时钟抖动误差的第二时钟信号。
49.步骤s203，在多个差值中确定最小差值，并确定最小差值对应的目标控制向量，基于所述目标控制向量生成对应的第二时钟信号。
50.模数转换电路采用冗余位技术来校准flash adc。在模数转换电路存在误差的情况下，冗余校准的范围会减小，模数转换电路输出的数字信号会存在溢出的情况。因此，只需要检测预设周期内，adc输出的数字信号的最大值dmax和最小值dmin，计算并保存二者的差值dmax-dmin。当差值dmax-dmin最小时，误差值达到最小，即可实现模数转换电路的校准。
51.上述模数转换电路时钟抖动误差校正方法中，向模拟转换电路中输入控制向量以调整时钟信号，比对多个控制向量对应的数字信号的差值，获取最小差值并实现校准。如此设置，无需在原有模数转换电路的基础上增加模拟电路，只需调整数字电路即可实现时钟抖动误差的校准，不会生成额外的功耗，也不会引入模拟电路元器件自身误差，可以提高模数转换电路误差校正精度，解决模数转换电路误差校正精度低的问题。
52.在其中一个实施例中，在多个差值中确定最小差值，并确定最小差值对应的目标控制向量，包括：循环执行如下步骤，直至多个控制向量都输入至延时单元：向延时单元输入第一控制向量，并获取对应的第一差值；将第一差值和上一次获取的第二差值进行比较，将较小的差值对应的控制向量作为目标控制向量。
53.每更新一次输入延时单元的控制向量，就获取预设周期内输出的数字信号，计算并保存数字信号的差值dmax-dmin。当第一差值小于第二差值时，保存第一差值以及对应的控制向量，否则不保存。通过循环，实时更新最小差值，实现模数转换电路的校准。
54.在其中一个实施例中，模数转换模块中包括多个流水级，多个流水级依次连接，后一级流水级用于量化前一级流水级输出的模拟信号。流水级包括量化单元和乘法数模转换器，量化单元的输出端与乘法数模转换器的输入端连接；其中，量化单元用于根据第二时钟信号将输入流水级的模拟信号转换为数字信号；乘法数模转换器用于根据第一时钟信号采样输入所述流水级的模拟信号，得到第一模拟信号，将量化单元输出的数字信号转换成第二模拟信号，将第一模拟信号和第二模拟信号相减后放大到预设倍数，得到输入下一级流水级的模拟信号。
55.其中，控制向量调整时钟信号的过程中会引入jitter(时间抖动)，从而恶化adc的噪声性能。乘法数模转换器为模数转换电路中的主要模拟信号通路，量化单元不是主要模拟信号通路，量化单元对时钟沿jitter的敏感程度更低。通过设置量化单元采样信号为经过延时的第二时钟信号，乘法数模转换器的采样信号为第一时钟信号，降低时钟信号的jitter对模数转换电路性能的影响，达到提高校准精度的效果。可选地，在流水线adc中，乘法数模转换器包括采样保持s/h模块和dac(digital to analog convertor，数模转换器)，量化单元为flash adc(闪存模数转换器)。输入模数转换模块的模拟信号在第一时钟信号的有效沿被mdac采样，在第二时钟信号的有效沿被flash adc采样。flash adc用于将输入流水级的模拟信号转换为数字信号，mdac中的dac用于将闪存模数转换器输出的数字信号转换成第二模拟信号。
56.得到模数转换电路输出的对应于各控制向量的数字信号，包括：分别获取模数转换模块中两个以上的流水级输出的数字信号，其中，当流水级为第一级流水级时，根据输入模数转换模块的模拟信号、第一时钟信号和第二时钟信号，得到第一级流水级中量化单元
输出的数字信号；当流水级为第一级流水级以外的后级流水级时，根据前一级流水级输出的模拟信号，得到后级流水级中量化单元输出的第一模拟信号；错位相加所述两个以上的流水级输出的数字信号。
57.当模数转换电路中存在误差时，第一级流水级输出电压余量会发生变化，后一级流水级可以实现对前一级流水单元输出的电压余量进行量化。模数转换电路采用冗余位校准技术，后一级流水级输出的数字信号实际有效位更高。通过获取并错位相加模数转换电路中两个以上的流水级输出的数字信号，得到的数字信号精度高，有利于提高误差校准的精度。其中，选用的后级流水级越多，校准精度越高。
58.示例性地，当模数转换模块为sha-less结构的流水线adc时，图3是本技术一实施例中sha-less结构的流水线adc结构框图。如图3所示，该流水线adc芯片具有16-bit分辨率，采样速率为125mh。其中，流水级包括第一流水级、第二流水级、
…
、第n-1流水级和flash(闪烁型模数转换器)，随着n的增加，流水级输出的数字信号的比特位数增多，上述流水级输出的数字信号比特位数分别为n
1-bit位、n
2-bit位、
…
、n
n-1-bit位、n
n-bit位。获取并错位相加除了第一级流水级以外的所有后级流水级输出的数字信号，得到模数转换结果dout。
59.通过各所述控制向量用于调整所述第一时钟信号，包括：根据所述控制向量控制所述延时单元的电路的通断，基于所述延时单元的通断情况得到对应的延时信号；根据所述延时信号调整第一时钟信号的延时信号，得到第二时钟信号。延时单元的输入端用于接收第一时钟信号和控制向量。图4为本技术一实施例中延时单元的示意图，如图4所示。时钟信号通路上节点x处连接了不同权值大小的电容，得到电容阵列，电容的顶板均与节点x相连，电容的底板通过开关连接至地。电容底板处的开关断开，则该位电容为浮空电容，对节点x无任何影响。通过改变控制向量改变每个开关的连接状态，控制与节点x连接电容值的大小，实现时钟信号从输入端到输出端的不同延时信号的生成，且连接的电容越大，对应的延迟越大。
60.在其中一个实施例中，提供了一种应用于具有16-bit分辨率的sha-less流水线adc芯片的timing skew误差校准方法。图5为本技术一实施例中流水线adc第一级电路及误差校准电路的示意图。如图5所示：
61.sha-less流水线adc芯片接收模拟信号和用于采样的时钟信号。模拟信号在采样时钟有效沿被mdac和flash adc采样。mdac中的采样保持s/h模块输出第一模拟信号，flash adc输出的数字信号经dac转换得到第二模拟信号，将第一模与采样保持s/h模块输出的模拟信号作差后，由级间增益放大器放大，并传递给后级继续量化。第一流水级采用3.5比特结构实现。除第一流水级外的后级电路等效为图中的adc backend(后级流水级)。由于采用了冗余位校准技术，后级adc backend实际有效位为13位。可选地，mdac电路里的采样保持s/h模块和dac可以合并。
62.误差校准电路由后级输出检测模块、控制向量寄存器和可配置延时单元组成。其中，后级输出检测模块为信号处理单元用于获取预设周期内adc backend输出的数字信号，计算数字信号在预设周期内最大值和最小值之差。控制向量寄存器为向量处理单元，用于获取多个控制向量，并输入多个控制向量至延时单元中。延时单元可配置，用于调整时钟信号的时钟沿变化速度。
63.本实施例中误差校准方法如下：对adc施加满摆幅模拟信号，并对控制向量寄存器
值skewtune进行遍历。控制向量每更新一次，输出检测模块检测预设周期内adc backend输出数字码d《12:0》(数字码d的实际有效位)的最大值dmax和最小值dmin，计算并保存二者的差值dmax-dmin。当差值小于前一次的结果时对dmax-dmin进行更新，并保存当前的控制向量，否则不更新。当差值dmax-dmin为最小时，记录对应的控制向量并写入控制向量寄存器，完成对延时单元的配置，实现校准。
64.针对高精度流水线adc设计通常采用冗余位技术来校准由于flash adc的比较器阈值失调导致的误码或失码。其中，timing skew误差可等效为比较器的动态失调，该误差存在时将会减小冗余校准的范围，严重时甚至导致adc的性能下降。图6为一种3.5比特流水线输入输出曲线及比较器失调示意图。实际上，当第一级流水线存在timing skew误差时，体现为第一级输出电压余量的变化。而根据流水线adc本身的特点，第二级流水级至最后一级流水级构成的adc backend可实现对第一级流水级的输出电压余量进行量化。图7是一种3.5比特流水级输入输出曲线及timing skew误差校准示意图。如图7所示，在流水级有溢出(overflow)判决的情况下，只需检测adc backend输出数字码的最大值dmax和最小值dmin，计算并保存二者的差值dmax-dmin，可以证明，当差值dmax-dmin最小时，timing skew误差为最小，即可实现校准。
65.本实施例中，通过后级输出检测电路、控制向量寄存器和可配置延时单元(delay cell)来检测与校正timing skew误差。控制向量寄存器改变控制向量，并输入可配置延时单元，由可配置延时单元生成不同的延时信号，并调整采样时钟。输出检测电路由数字电路实现，对后级adc backend输出的数字信号进行记录和计算。
66.基于同样的发明构思，本技术实施例还提供了一种用于实现上述所涉及的模数转换电路误差校准方法的模数转换系统。该模数转换系统所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的模数转换系统实施例中的具体限定可以参见上文中对于模数转换电路误差校准方法的限定，在此不再赘述。
67.在一个实施例中，图8是本技术一实施例中模数转换系统的示意图，如图8所示，模数转换系统包括：校准模块和模数转换电路，模数转换电路包括延时单元和模数转换模块，延时单元的输出端和模数转换模块的输入端连接。
68.校准模块用于输入第一时钟信号至延时单元，以及将多个控制向量依次输入至延时单元，分别获取延时单元响应于各控制向量后输出的多个第二时钟信号；输入第一时钟信号和模拟信号至模数转换模块，分别将多个第二时钟信号输入至模数转换模块，得到模数转换模块输出的对应于各控制向量的数字信号的差值，其中，差值为数字信号在预设周期内最大值和最小值之差；在多个差值中确定最小差值，并确定最小差值对应的目标控制向量，基于目标控制向量生成对应的第二时钟信号。可选地，校准模块还可以执行上述任一项方法实施例中的步骤。
69.模数转换电路，用于根据所述第一时钟信号和所述第二时钟信号对模拟输入信号进行采样，将采样得到的模拟信号转换成所述数字信号。
70.在其中一个实施例中，模数转换电路中的延时单元用于根据多个控制向量改变开关的连接状态，得到对应的延时信号，根据延时信号调整第一时钟信号，得到所述第二时钟信号。延时单元包括电流型延时单元、电容型延时单元。可选地，延时单元包括多个电容、与多个电容对应的多个开关，电容的一端与第一时钟信号的输入端连接，电容的另一端与开
关的一端连接，开关的另一端接地。
71.模数转换电路中的模数转换模块包括：多个流水级和逻辑运算单元，流水级之间依次连接，流水级分别与逻辑运算单元连接。
72.其中，流水级用于将输入至流水级的模拟信号转换成有效位数不同的数字信号。其中，流水级包括量化单元和乘法数模转换器，量化单元的输出端与乘法数模转换器的输入端连接；其中，量化单元用于根据第二时钟信号将输入流水级的模拟信号转换为数字信号；乘法数模转换器用于根据第一时钟信号采样输入所述流水级的模拟信号，得到第一模拟信号，将量化单元输出的数字信号转换成第二模拟信号，将第一模拟信号和第二模拟信号相减后放大到预设倍数，得到输入下一级流水级的模拟信号；
73.逻辑运算单元，用于错位相加流水级输出的有效位数不同的数字信号。
74.上述模数转换系统中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
75.在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图9所示。该计算机设备包括处理器、存储器、输入/输出接口、通信接口、显示单元和输入装置。其中，处理器、存储器和输入/输出接口通过系统总线连接，通信接口和输入装置通过输入/输出接口连接到系统总线。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质和内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的输入/输出接口用于处理器与外部设备之间交换信息。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过wifi、移动蜂窝网络、nfc(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种模数转换电路误差校准方法。
76.本领域技术人员可以理解，图9中示出的结构，仅仅是与本技术方案相关的部分结构的框图，并不构成对本技术方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
77.在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现上述实施例中的任意一种模数转换电路误差校准方法。
78.在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述实施例中的任意一种模数转换电路误差校准方法
79.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(read-only memory，rom)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(reram)、磁变存储器(magnetoresistive random access memory，mram)、铁电存储器(ferroelectric random access memory，fram)、相变存储器(phase change memory，
pcm)、石墨烯存储器等。易失性存储器可包括随机存取存储器(random access memory，ram)或外部高速缓冲存储器等。作为说明而非局限，ram可以是多种形式，比如静态随机存取存储器(static random access memory，sram)或动态随机存取存储器(dynamic random access memory，dram)等。本技术所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本技术所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。
80.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
81.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术的保护范围应以所附权利要求为准。

技术特征：
1.一种模数转换电路时钟抖动误差校正方法，其特征在于，所述模数转换电路包括延时单元和模数转换模块，所述延时单元的输出端和所述模数转换模块的输入端连接；所述方法包括：输入第一时钟信号至所述延时单元，以及将多个控制向量依次输入至所述延时单元，分别获取所述延时单元响应于各所述控制向量后输出的多个第二时钟信号；输入所述第一时钟信号和模拟信号至所述模数转换模块，分别将所述多个第二时钟信号输入至所述模数转换模块，得到所述模数转换模块输出的对应于各所述控制向量的数字信号的差值，其中，所述差值为所述数字信号在预设周期内最大值和最小值之差；在多个所述差值中确定最小差值，并确定所述最小差值对应的目标控制向量，基于所述目标控制向量生成对应的第二时钟信号。2.根据权利要求1所述的模数转换电路时钟抖动误差校正方法，其特征在于，在多个所述差值中确定最小差值，并确定所述最小差值对应的目标控制向量，包括：循环执行如下步骤，直至多个所述控制向量都输入至所述延时单元：向所述延时单元输入第一控制向量，并获取对应的第一差值；将所述第一差值和上一次获取的第二差值进行比较，将较小的差值对应的控制向量作为所述目标控制向量。3.根据权利要求1所述的模数转换电路时钟抖动误差校正方法，其特征在于，所述模数转换模块中包括多个流水级，所述多个流水级依次连接，后一级流水级用于量化前一级流水级输出的模拟信号，得到所述模数转换电路输出的对应于各所述控制向量的数字信号，包括：分别获取所述模数转换模块中两个以上的流水级输出的数字信号，其中，当所述流水级为第一级流水级时，根据输入所述模数转换模块的模拟信号、所述第一时钟信号和所述第二时钟信号，得到所述第一级流水级中量化单元输出的数字信号；当所述流水级为第一级流水级以外的后级流水级时，根据前一级流水级输出的模拟信号，得到所述后级流水级中量化单元输出的第一模拟信号；错位相加所述两个以上的流水级输出的数字信号。4.根据权利要求3所述的模数转换电路时钟抖动误差校正方法，其特征在于，所述流水级包括所述量化单元和乘法数模转换器，所述量化单元的输出端与所述乘法数模转换器的输入端连接；其中，所述量化单元用于根据所述第二时钟信号将输入所述流水级的模拟信号转换为数字信号；所述乘法数模转换器用于根据所述第一时钟信号采样输入所述流水级的模拟信号，得到第一模拟信号，将所述量化单元输出的数字信号转换成第二模拟信号，将所述第一模拟信号和所述第二模拟信号相减后放大到预设倍数，得到输入下一级流水级的模拟信号。5.根据权利要求4所述的模数转换电路时钟抖动误差校正方法，其特征在于，通过各所述控制向量用于调整所述第一时钟信号，包括：根据所述控制向量控制所述延时单元的电路的通断，基于所述延时单元的通断情况得到对应的延时信号；根据所述延时信号调整第一时钟信号的延时信号，得到第二时钟信号。
6.一种模数转换系统，其特征在于，所述模数转换系统包括：校准模块和所述模数转换电路，所述模数转换电路包括延时单元和模数转换模块，所述延时单元的输出端和所述模数转换模块的输入端连接；其中，所述校准模块用于输入第一时钟信号至所述延时单元，以及将多个控制向量依次输入至所述延时单元，分别获取所述延时单元响应于各所述控制向量后输出的多个第二时钟信号；输入所述第一时钟信号和模拟信号至所述模数转换模块，分别将所述多个第二时钟信号输入至所述模数转换模块，得到所述模数转换模块输出的对应于各所述控制向量的数字信号的差值，其中，所述差值为所述数字信号在预设周期内最大值和最小值之差；在多个所述差值中确定最小差值，并确定所述最小差值对应的目标控制向量，基于所述目标控制向量生成对应的第二时钟信号；所述模数转换电路，用于根据所述第一时钟信号和所述第二时钟信号对模拟输入信号进行采样，将采样得到的模拟信号转换成所述数字信号。7.根据权利要求6所述的模数转换系统，其特征在于，所述延时单元用于根据多个所述控制向量改变所述延时单元的电路连接状态，得到对应的延时信号，根据所述延时信号调整所述第一时钟信号，得到所述第二时钟信号。8.根据权利要求6所述的模数转换系统，其特征在于，所述模数转换模块包括：多个流水级和逻辑运算单元，所述流水级之间依次连接，所述流水级分别与所述逻辑运算单元连接；其中，所述流水级，用于将输入至所述流水级的模拟信号转换成有效位数不同的数字信号；其中，所述流水级包括量化单元和乘法数模转换器，所述量化单元的输出端与所述乘法数模转换器的输入端连接；其中，所述量化单元用于根据所述第二时钟信号将输入所述流水级的模拟信号转换为数字信号；所述乘法数模转换器用于根据所述第一时钟信号采样输入所述流水级的模拟信号，得到第一模拟信号，将所述量化单元输出的数字信号转换成第二模拟信号，将所述第一模拟信号和所述第二模拟信号相减后放大到预设倍数，得到输入下一级流水级的模拟信号；所述逻辑运算单元，用于错位相加所述流水级输出的有效位数不同的数字信号。9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至5中任一项所述的方法的步骤。10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至5中任一项所述的方法的步骤。

技术总结
本申请涉及一种模数转换电路时钟抖动误差校正方法、装置、设备和介质，方法包括输入第一时钟信号至延时单元，以及将多个控制向量依次输入延时单元，分别获取延时单元响应于各控制向量后输出的多个第二时钟信号；输入第一时钟信号和模拟信号至模数转换模块，分别将多个第二时钟信号输入至模数转换模块，得到模数转换模块输出的对应于各控制向量的数字信号的差值，其中，差值为数字信号在预设周期内最大值和最小值之差；在多个差值中确定最小差值，并确定最小差值对应的目标控制向量，基于目标控制向量生成对应的第二时钟信号，可以提高模数转换电路误差校正精度，解决模数转换电路误差校正精度低的问题。差校正精度低的问题。差校正精度低的问题。


技术研发人员：陈祖林 赵庆中 李志刚 陆俞成
受保护的技术使用者：上海联影微电子科技有限公司
技术研发日：2023.06.30
技术公布日：2023/9/20