图像处理加速装置与图像处理加速方法与流程

1.本技术涉及图像处理技术领域，具体涉及图像处理加速装置与图像处理加速方法。


背景技术：

2.在现有的图像处理系统中，图像处理系统通常配置有多个寄存器，且这些寄存器可储存用来执行图像处理的相关参数数据(例如为图象的分辨率、尺寸等等的参数)。在一些相关技术中，当收到处理器发出的一图像处理任务时，图像处理系统会将该任务所提供的数据全部写入到相应的寄存器中。然而，部分的寄存器可能储存有相同的参数数据。若将该任务的数据全部复写到对应的寄存器，可能会造成无效的资源浪费。另一方面，在一些相关技术中，当图像处理电路执行完一个任务时，需透过图像处理系统回报一中断给处理器，以使处理器的同一信道可开始执行下一个任务。上述的回报机制需等待较长时间才能开始执行下一个任务，降低了图像处理系统的整体效率。


技术实现要素：

3.在一些实施例中，本技术的目的之一在于提供可加快寄存器更新效率的图像处理加速装置与方法，以改善现有技术的不足。
4.在一些实施例中，图像处理加速装置包括第一内存、解码器电路、事件监视电路以及筛选控制电路。第一内存接收对应于一第一任务的一第一指令以及一等待事件指令，其中，所述等待事件指令接在所述第一指令之后。解码器电路解码所述第一指令以确认所述第一指令需要存取的一图像处理电路中的一寄存器以及需要写入至所述寄存器的一第一数据，并解码所述等待事件指令以产生一事件识别码。事件监视电路根据所述事件识别码确认所述图像处理电路是否执行完所述第一任务，并在确认所述图像处理电路执行完所述第一任务后控制所述图像处理电路执行对应于一第二任务的一第二指令。筛选控制电路记录所述寄存器之前所储存的一第二数据，并在所述第一数据不同于所述第二数据时写入所述第一数据至所述寄存器。
5.在一些实施例中，图像处理加速方法包括下列操作：接收对应于一第一任务的一第一指令以及一等待事件指令，其中，所述等待事件指令接在所述第一指令之后；解码所述第一指令以确认所述第一指令需要存取的一图像处理电路中的一寄存器以及需要写入至所述寄存器的一第一数据，并解码所述等待事件指令以产生一事件识别码；根据所述事件识别码确认所述图像处理电路是否执行完所述第一任务，并在确认所述图像处理电路执行完所述第一任务后控制所述图像处理电路执行对应于一第二任务的一第二指令；以及记录所述寄存器之前所储存的一第二数据，并在所述第一数据不同于所述第二数据时写入所述第一数据至所述寄存器。
6.有关本技术的特征、实作与功效，现配合图式作较佳实施例详细说明如下。
附图说明
7.图1为根据本技术一些实施例绘制一种图像处理加速装置的示意图；
8.图2为根据本技术一些实施例绘制图1的解码器电路与事件监视电路的示意图；
9.图3为根据本技术一些实施例绘制图1的筛选控制电路的示意图；
10.图4为根据本技术一些实施例绘制图1的图像处理加速装置的操作时序图；以及
11.图5为根据本技术一些实施例示出一种图像处理加速方法的流程图。
12.附图标记：
13.100：图像处理加速装置
14.101：处理器
15.102：内存
16.103[1]～103[n]：图像处理电路
[0017]
110：直接内存存取控制器电路
[0018]
120：内存
[0019]
130：中断控制器
[0020]
140：解码器电路
[0021]
142：指令控制器
[0022]
144：事件通知器
[0023]
150：事件监视电路
[0024]
152：多路复用器
[0025]
154：事件控制器
[0026]
160：筛选控制电路
[0027]
162：内存
[0028]
164：指令匹配器
[0029]
166：指令执行器
[0030]
500：图像处理加速方法
[0031]
b1～b3：存储空间
[0032]
cmd：指令
[0033]
e[1]～e[n]：识别码
[0034]
eid：事件识别码
[0035]
s401～s415：操作
[0036]
s510，s520，s530，s540：操作
[0037]
t1～t3：任务
[0038]
wid：等待指令识别码。
具体实施方式
[0039]
本文所使用的所有词汇具有其通常的意涵。上述词汇在普遍常用的字典中的定义，在本技术的内容中包括任一于此讨论的词汇的使用例子仅为示例，不应限制到本技术的范围与意涵。同样地，本技术也不仅以于此说明书所示出的各种实施例为限。
[0040]
关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电
性接触，或是相互间接作实体或电性接触，也可指二或多个元件相互操作或动作。如本文所用，用语“电路”可为由至少一个晶体管与/或至少一个主被动元件按一定方式连接以处理信号的装置。
[0041]
图1为根据本技术一些实施例绘制一种图像处理加速装置100的示意图。在一些实施例中，图像处理加速装置100可应用于与图像处理相关的电子系统，并用以协助提高图像处理的效率。
[0042]
处理器101可执行各种应用软件，并响应应用软件的请求执行一特定任务(例如可为，但不限于，处理图象数据)，并据此向内存102申请存储空间，以存放特定任务所对应的一或多个指令。在一些实施例中，处理器101可为，但不限于，中央处理器。在一些实施例中，内存102可为，但不限于，动态随机存取内存。图像处理加速装置100可自内存102读取特定任务所对应的指令，并对指令进行解码确认特定任务是要由多个图像处理电路103[1]～103[n]中的一对应图像处理电路执行，其中数值n可为大于1的正整数。图像处理加速装置100可进一步确认特定任务所要存取的多个寄存器与这些寄存器所要被写入的数据是否与这些寄存器目前储存的数据相同，从而筛选出已存有相同数据的寄存器。如此，图像处理加速装置100可不将特定任务需要写入的数据储存到已储存相同数据的寄存器，从而提升整体处理的效率。
[0043]
在一些实施例中，处理器101可基于上层应用(例如为前述的应用软件)所要求执行的任务来决定多个信道之间的调度、要使用的图像处理算法、寄存器配置等等。处理器101可将任务所需要存取寄存器的地址与需要写入的数据编译为具有一预设格式的多个指令，以使图像处理加速装置100可解析(或解码)这些指令来获得上述关于需要存取寄存器的地址与需要写入的数据的信息。
[0044]
在一些实施例中，多个图像处理电路103[1]～103[n]可为图像处理相关的电路或特殊应用集成电路。例如，图像处理电路103[1]可为图象信号处理器(image signal processor，isp)，图像处理电路103[2]可为镜头失真校正(lens distortion correction，ldc)电路，且图像处理电路103[n]可为缩放控制器(scaler)。上述关于多个图像处理电路103[1]～103[n]的种类仅为示例，且本技术并不以此为限。多个图像处理电路103[1]～103[n]中每一个可包括多个寄存器(未示出)，其用于储存对应图像处理电路所执行的图像处理中会用到的相关参数数据，例如可为，但不限于，图帧的分辨率、尺寸、编解码格式等等。
[0045]
响应于处理器101所指派的特定任务，多个图像处理电路103[1]～103[n]中被标明要执行特定任务的一对应图像处理电路中的多个寄存器的参数数据可据此被更新，使得对应图像处理电路可通过存取这些寄存器中的参数数据来执行特定任务。例如，若中央处理器101所指派的特定任务为要求图像处理电路103[1]来对一图帧进行图像处理，特定任务所对应的指令包括需要写入图像处理电路103[1]中的多个寄存器的地址以及要写入的参数数据等信息。图像处理加速装置100可对指令进行分析而获得上述信息，并透过后述的相关操作来将参数数据更新至图像处理电路103[1]中的多个寄存器。如此，图像处理电路103[1]可根据多个寄存器中的参数数据来执行图像处理，从而完成特定任务。
[0046]
在一些实施例中，处理器101在发出一特定任务所对应的多个指令后接续发出一等待事件指令。即，等待事件指令是接在特定任务所对应的多个指令之后。图像处理加速装置100可根据等待事件指令判断特定任务是否已执行完成，从而开始执行处理器101所发出
的下一个任务。详细而言，图像处理加速装置100包括直接内存存取(direct memory access，dma)控制器电路110、内存120、中断控制器130、解码器电路140、事件监视电路150以及筛选控制电路160。
[0047]
直接内存存取控制器电路110自内存102接收对应于一第一任务的多个指令以及等待事件指令，并将上述的所有指令转存到内存120。在一些实施例中，内存120可为，但不限于，静态随机存取内存。
[0048]
解码器电路140耦接至内存120，以解码对应于第一任务的这些指令以获得第一任务所要写入的寄存器地址与数据，从而确认第一任务是需要存取多个图像处理电路130[1]～130[n]中的一对应者以对多个寄存器写入多个第一数据。另一方面，解码器电路140更可解码等待事件指令，以获得一事件识别码(例如为图2中的事件识别码eid)以及一等待指令识别码(例如为图2中的等待指令识别码wid)。中断控制器130可在多个图像处理电路130[1]～130[n]中的对应者完成第一任务后发出一中断给处理器101，以通知处理器101第一任务已执行完成。
[0049]
事件监视电路150根据事件识别码确认多个图像处理电路130[1]～130[n]中的一对应者是否已完成第一任务，并在确认多个图像处理电路130[1]～130[n]中的对应者完成第一任务后控制多个图像处理电路130[1]～130[n]中的对应者执行对应于一第二任务的指令。在一些实施例中，多个图像处理电路130[1]～130[n]中每一个配置有一对应的识别码(例如为图2中的识别码e[1]～e[n])，当多个图像处理电路130[1]～130[n]中每一个经配置为在完成一个任务时，多个图像处理电路130[1]～130[n]中每一个会回传其对应的识别码给事件监视电路150。事件监视电路150在收到等待事件指令后会进入等待状态以监测多个图像处理电路130[1]～130[n]所回传的多个识别码，以确认这些识别码中是否有与从解码等待事件指令所获得的事件识别码相同的识别码，从而判断多个图像处理电路130[1]～130[n]中的对应者是否已完成第一任务。关于此处的相关操作将于后参照图2说明。
[0050]
筛选控制电路160耦接至解码器电路140，以接收对应于第一任务的这些指令以获得第一任务所要写入的寄存器地址与数据等信息。筛选控制电路160可记录多个图像处理电路130[1]～130[n]中每一个的多个寄存器的地址信息以及这些寄存器中每一个之前所储存的数据。筛选控制电路160可比较第一任务所要写入的寄存器中之前储存的数据是否与第一任务需要写入的数据相同。若两者相同，筛选控制电路160不将第一任务需要写入的数据写入到寄存器。若第一任务所要写入的寄存器中之前储存的数据不同第一任务需要写入的数据，筛选控制电路160将第一任务需要写入的数据写入到寄存器。如此，可减少将相同数据重复写入同一寄存器的时间，以更快地使多个图像处理电路130[1]～130[n]可开始执行相应的图像处理，从而提高图像处理的效率。关于此处的相关操作将于后参照图3说明。
[0051]
图2为根据本技术一些实施例绘制图1的解码器电路140与事件监视电路150的示意图。解码器电路140包括指令控制器142及事件通知器144。指令控制器142可自内存120读取指令cmd，并对指令cmd进行解码。若指令cmd为对应于一特定任务的一指令，指令控制器142可解码指令cmd以获得特定任务需要读取的寄存器地址以及需要写入的数据等相关资讯。指令控制器142可将上述的相关资讯传输到筛选控制电路160。若指令cmd为等待事件指令，指令控制器142可解码指令cmd以获得事件识别码eid以及等待指令识别码wid。例如，等
待事件指令可为64位的指令，其中较低的32位可用于指示事件识别码eid，且较高的32位可用于指示等待指令识别码wid。指令控制器142可根据等待指令识别码wid判断出指令cmd为等待事件指令，并将事件识别码eid与指令识别码wid传输到事件通知器144。事件通知器144可传输事件识别码eid给事件监视电路150，并根据指令识别码wid操作于等待状态以等待事件监视电路150的响应。
[0052]
事件监视电路150包括多路复用器152以及事件控制器154。多路复用器152可经由一触发总线耦接到多个图像处理电路103[1]～103[n]，以接收这些图像处理电路103[1]～103[n]回传的多个识别码e[1]～e[n]。事件控制器154可接收事件识别码eid以及多个识别码e[1]～e[n]，并确认多个识别码e[1]～e[n]中之一是否与事件识别码eid相同，以确认这些图像处理电路103[1]～103[n]中的对应者是否已执行完成前述的特定任务。
[0053]
在一些实施例中，事件控制器154可利用系统中的一时脉信号(未示出)来计时一预设时间，并在此预设时间内比较事件识别码eid与多个识别码e[1]～e[n]，从而确认这些图像处理电路103[1]～103[n]中的对应者是否已执行完成前述的特定任务，以选择性地输出一提示信息。若在预设时间期满后，事件控制器154仍未监测到多个识别码e[1]～e[n]中有与事件识别码eid相同的识别码，事件控制器154可向解码器电路140回报错误，并发出提示信息给上层应用，从而根据上层应用的控制决定继续执行下一任务或是重新执行当前的特定任务。换言之，通过上述设置方式，事件监视电路150在收到事件识别码eid后可开始计时预设时间，且若在规定的本段预设时间内，事件监视电路150判断所收到的多个识别码e[1]～e[n]皆不同于事件识别码eid，事件监视电路150可发出提示信息给上层应用以决定后续操作。如此，可避免系统因为图像处理电路系统的可能操作错误而停止过久。
[0054]
在一些实施例中，指令控制器142、事件通知器144、多路复用器152以及事件控制器154中每一个可由一或多个控制逻辑电路与/或数位电路实施，并执行一特定状态机与/或预设流程，以执行前述的解码、比较、监测等相关操作。
[0055]
图3为根据本技术一些实施例绘制图1的筛选控制电路160的示意图。筛选控制电路160包括内存162、指令匹配器164以及指令执行器166。内存162可储存多个图像处理电路103[1]～103[n]中每一个寄存器的地址与之前所储存的数据(后称历史数据)。在一些实施例中，内存162可为，但不限于，静态随机存取内存。
[0056]
指令匹配器164可自解码器电路140接收特定任务的指令(例如为图3的指令cmd)所需要存取的寄存器地址以及需要写入的数据(后称待更新数据)等信息。指令匹配器164可根据指令cmd所需要存取的寄存器地址来查找内存162，以读出寄存器的历史数据。指令匹配器164可据此确认历史数据是否与待更新数据相同。若历史数据与待更新数据相同，代表寄存器之前储存的数据与指令cmd所需要写入的新数据相同。于此条件下，指令匹配器164不传送寄存器地址与待更新数据给指令执行器166。或者，若历史数据不同于待更新数据，代表寄存器之前储存的数据不同于指令cmd所需要写入的新数据。于此条件下，指令匹配器164将待更新数据储存到内存162，以将内存162中对应于寄存器的历史数据更新为待更新数据，并将寄存器地址与待更新数据给指令执行器166。如此，指令执行器166可在指令匹配器164确认历史数据不同于待更新数据时写入待更新数据到多个图像处理电路103[1]～103[n]中的一对应者的一对应寄存器，以使多个图像处理电路103[1]～103[n]中的对应者可根据对应寄存器中的待更新数据执行相应任务。
[0057]
在一些实施例中，指令匹配器164以及指令执行器166中每一个可由一或多个控制逻辑电路与/或数位电路实施，并执行一特定状态机与/或预设流程，以执行前述的比较与更新等相关操作。
[0058]
图4为根据本技术一些实施例绘制图1的图像处理加速装置100的操作时序图。如图4所示，处理器101响应于上层应用而需要执行任务t1，并据此向内存102申请一存储空间b1(操作s401)，以储存任务t1所对应的多个指令。处理器101更在任务t1所对应的多个指令之后储存等待事件指令至暂存空间b1(操作s402)，并在储存等待事件指令之后通知图像处理加速装置100(操作s403)。响应于处理器101的通知，图像处理加速装置100可开始自内存102读出任务t1所对应的多个指令以及等待事件指令。在图4中，以网点表示图像处理加速装置100正在进行运作的期间。于此例中，任务t1至任务t3皆是指派给图像处理电路103[1]执行。图像处理加速装置100可解码任务t1的多个指令，以得知任务t1需要写入第一数据到图像处理电路103[1]中的100个寄存器。图像处理加速装置100可据此写入这些第一数据到图像处理电路103[1]中的100个寄存器(操作s404)。接着，图像处理加速装置100可解码等待事件指令，以获得对应的事件识别码eid，并等待图像处理电路103[1]在完成写入前述的第一数据到100个寄存器后所回传的识别码e[1]。当收到与事件识别码eid相同的识别码e[1]，代表图像处理电路103[1]已执行完任务t1(操作s405)。
[0059]
另一方面，在图像处理电路103[1]执行任务t1的期间，处理器101申请另一存储空间b2(操作s406)，以储存任务t2所对应的多个指令。处理器101更在任务t2所对应的多个指令之后储存等待事件指令至存储空间b2(操作s407)，并在储存等待事件指令之后通知图像处理加速装置100(操作s408)。在确认收到与事件识别码eid相同的识别码e[1]之后，图像处理加速装置100开始解码对应于任务t2的多个指令，以得知任务t2需要写入多个第二数据到图像处理电路103[1]中的100个寄存器。图像处理加速装置100可确认100个寄存器是否与任务t1所写入的100个寄存器相同，若有相同的寄存器，图像处理加速装置100可比较这些相同寄存器中之前所储存的这些第一数据是否与需要被写入的这些第二数据相同，并写入不同于这些第一数据的这些第二数据至对应的寄存器(操作s409)。
[0060]
举例来说，在任务t1中，图像处理电路103[1]中的100个寄存器被写入不同的多个第一数据。图像处理加速装置100解码任务t2所对应的多个指令后得知任务t2需要写入不同的多个第二数据到图像处理电路103[1]中的100个寄存器。通过筛选控制160的筛选，图像处理加速装置100确认图像处理电路103[1]中的90个寄存器中所储存的第一数据与任务t2需要写入的多个第二数据相同，并确认图像处理电路103[1]中的10个寄存器中所储存的第一数据与任务t2需要写入的多个第二数据不同。因此，图像处理加速装置100可只写入这些第二数据到10个寄存器，而非将全部的第二数据重复地写入到100个寄存器。如此，可降低写入数据到寄存器的时间，从而提高整体图像处理的效率。
[0061]
接着，图像处理加速装置100可解码等待事件指令，以获得对应的事件识别码eid，并等待图像处理电路103[1]在完成写入前述的第二数据到100个寄存器后所回传的识别码e[1]。当图像处理加速装置100自图像处理电路103[1]接收到与事件识别码eid相同的识别码e[1]，代表图像处理电路103[1]已执行完任务t2(操作s410)。
[0062]
基于类似的操作，处理器101可在图像处理电路103[1]执行任务t1与t2的期间，处理器101申请另一存储空间b3以储存任务t3所对应的多个指令，并储存等待事件指令之后
通知图像处理加速装置100(操作s411至操作s413)。在确认收到与事件识别码eid相同的识别码e[1]之后，图像处理加速装置100开始解码对应于任务t3的多个指令，以得知任务t3需要写入多个第三数据到图像处理电路103[1]中的100个寄存器。图像处理加速装置100可确认100个寄存器是否与任务t1或任务t2所写过的100个寄存器相同，若有相同的寄存器，图像处理加速装置100可比较这些相同寄存器中之前所储存的数据(可能为第一数据或第二数据)是否与任务t3需要写入的这些第三数据相同，并写入不同于这些历史数据的这些第三数据至对应的寄存器(操作s414)。例如，图像处理电路103[1]中的10个寄存器中所储存的历史数据与任务t3需要写入的多个第三数据不同。因此，图像处理加速装置100可只写入这些第三数据到10个寄存器。当图像处理电路103[1]回传与事件识别码eid相同的识别码e[1]，代表图像处理电路103[1]已执行完任务t3(操作s415)。
[0063]
在一些实际应用中，任务t1可为对视频中的第一图帧进行图像处理，任务t2可为对视频中的第二图帧进行图像处理，任务t3可为对视频中的第三图帧进行图像处理，且第一至第三图帧为多个连续图帧。由于这些图帧为多张连续的图象，其场景内容的变化通常不大，故对这些图帧执行的图像处理所使用的相关参数数据(例如包括，但不限于，分辨率、尺寸、对比度等等)的差异性也不大。因此，在执行上述的多个任务t1～t3时，图像处理电路130[1]中的寄存器的数据变动也不大。通过判断这些寄存器是否已存在重复数据来只更新有数据变动的寄存器(而非写入所有数据到所有的寄存器)，可节省更新数据的所需时间，从而节省更多处理时间。
[0064]
在一些相关技术中，当图像处理电路完成一特定任务后，图像处理电路会回报给指令队列器，并经由队列中的中断控制器发出一中断给处理器，处理器在收到此中断后再控制指令队列器开始处理下一任务。相较于前述技术，本技术一些实施例是通过在多个任务t1与t2或是多个任务t2与t3之间插入一等待事件指令，以设定图像处理加速装置100可通过解析此等待事件指令来等待对应的图像处理电路回传识别码来确认是否可以开始执行下一个任务，而不用经由处理器101通知。如此，可节省更多无效的等待时间，来提前开始执行下一个任务，从而提高整体处理效率。
[0065]
图4以指派给单一图像处理电路103[1]的相关操作为例说明图像处理加速装置100的相关操作时序，但本技术并不以此为限。在一些实施例中，处理器101可以多信道的方式来同时或部分同时地请求执行多个任务，并据此经由图像处理加速装置100来控制多个图像处理电路103[1]～103[n]中的至少一个来同时或部分同时地执行这些任务。
[0066]
图5为根据本技术一些实施例示出一种图像处理加速方法500的流程图。在一些实施例中，图像处理加速方法500可由图1的图像处理加速装置100执行，但本技术并不以此为限。
[0067]
在操作s510，接收对应于一第一任务的一第一指令以及一等待事件指令，其中等待事件指令接在第一指令之后。在操作s520，解码第一指令以确认第一指令需要存取的一图像处理电路中的一寄存器以及需要写入至寄存器的一第一数据，并解码等待事件指令以产生一事件识别码。在操作s530，根据事件识别码确认图像处理电路是否执行完第一任务，并在确认图像处理电路执行完第一任务后控制图像处理电路执行对应于一第二任务的一第二指令。在操作s540，记录寄存器之前所储存的一第二数据，并在第一数据不同于第二数据时写入第一数据至寄存器。
[0068]
上述图像处理加速方法500的多个操作可参考前述的实施例的说明，故于此不再重复赘述。图像处理加速方法500中的多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本技术的各实施例的操作方式与范围下，在图像处理加速方法500中的各种操作当可适当地增加、替换、省略或以不同顺序执行(例如可以是同时执行或是部分同时执行)。
[0069]
综上所述，本技术一些实施例中的图像处理加速装置与图像处理加速方法可降低写入参数数据到图像处理电路中的寄存器所需要的时间，从而提升图像处理的效率。
[0070]
虽然本技术的实施例如上所述，然而这些实施例并非用来限定本技术，本技术领域具有通常知识者可依据本技术的明示或隐含的内容对本技术的技术特征施以变异，凡此种种变异均可能属于本技术所寻求的专利保护范畴，换言之，本技术的专利保护范围须视本说明书的申请专利范围所界定者为准。

技术特征：
1.一种图像处理加速装置，其特征在于，包括：一第一内存，存储对应于一第一任务的一第一指令以及一等待事件指令，其中，所述等待事件指令接在所述第一指令之后；一解码器电路，解码所述第一指令以确认所述第一指令需要存取的一图像处理电路中的一寄存器以及需要写入至所述寄存器的一第一数据，并解码所述等待事件指令以产生一事件识别码；一事件监视电路，根据所述事件识别码确认所述图像处理电路是否执行完所述第一任务，并在确认所述图像处理电路执行完所述第一任务后控制所述图像处理电路执行对应于一第二任务的一第二指令；以及一筛选控制电路，记录所述寄存器之前所储存的一第二数据，并在所述第一数据不同于所述第二数据时写入所述第一数据至所述寄存器。2.如权利要求1所述的图像处理加速装置，其特征在于，所述事件监视电路将所述事件识别码与所述图像处理电路回传的一识别码进行比较，以确认所述图像处理电路是否执行完所述第一任务。3.如权利要求2所述的图像处理加速装置，其特征在于，所述事件监视电路还用于在收到所述事件识别码之后开始计时一预设时间，且在所述预设时间内比较所述事件识别码与所述图像处理电路回传的所述识别码。4.如权利要求1所述的图像处理加速装置，其特征在于，若所述第一数据与所述第二数据相同，所述筛选控制电路不写入所述第一数据至所述寄存器。5.如权利要求1所述的图像处理加速装置，其特征在于，所述解码器电路包括：一指令控制器，自一第二内存接收所述第一指令与所述等待事件指令，并解码所述第一指令以获得所述寄存器的地址以及所述第一数据，及解码所述等待事件指令以获得所述事件识别码；以及一事件通知器，传输所述事件识别码给所述事件监视电路，并根据所述事件监视电路的一响应选择性控制所述指令控制器开始解码所述第二指令。6.如权利要求1所述的图像处理加速装置，其特征在于，所述事件监视电路包括：一多工器，接收来自所述图像处理电路的一识别码；以及一事件控制器，比较来自所述图像处理电路的所述识别码与所述事件识别码，以确认所述图像处理电路是否执行完所述第一任务。7.如权利要求6所述的图像处理加速装置，其特征在于，所述事件控制器还用于在收到所述事件识别码之后开始计时一预设时间，且在所述预设时间内比较所述事件识别码与所述图像处理电路回传的所述识别码，以选择性地输出一提示信息。8.如权利要求1所述的图像处理加速装置，其特征在于，所述筛选控制电路包括：一第二内存，储存所述寄存器的地址与所述第二数据；一指令匹配器，根据所述寄存器的地址自所述第二内存读取所述第二数据，并确认所述第二数据是否与所述第一数据相同；一指令执行器，在所述指令匹配器确认所述第二数据不同于第一数据时写入所述第一数据至所述寄存器。9.如权利要求8所述的图像处理加速装置，其特征在于，所述指令匹配器更在确认所述
第二数据不同于第一数据时写入所述第一数据到所述第二内存，以将所述第二内存中的所述第二数据更新为所述第一数据。10.一种图像处理加速方法，其特征在于，应用于一图像处理加速装置，包括：接收对应于一第一任务的一第一指令以及一等待事件指令，其中所述等待事件指令接在所述第一指令之后；解码所述第一指令以确认所述第一指令需要存取的一图像处理电路中的一寄存器以及需要写入至所述寄存器的一第一数据，并解码所述等待事件指令以产生一事件识别码；根据所述事件识别码确认所述图像处理电路是否执行完所述第一任务，并在确认所述图像处理电路执行完所述第一任务后控制所述图像处理电路执行对应于一第二任务的一第二指令；以及记录所述寄存器之前所储存的一第二数据，并在所述第一数据不同于所述第二数据时写入所述第一数据至所述寄存器。

技术总结
本发明公开了一种图像处理加速装置与图像处理加速方法。图像处理加速装置包括内存、解码器电路、事件监视电路以及筛选控制电路。内存接收对应于任务的第一指令以及等待事件指令，其特征在于，等待事件指令接在第一指令之后。解码器电路解码第一指令与等待事件指令以确认第一指令需要存取的图像处理电路中的寄存器以及需要写入的第一数据并产生事件识别码。事件监视电路根据事件识别码确认图像处理电路是否执行完任务，并据以控制所述图像处理电路执行对应于次一任务的指令。筛选控制电路记录寄存器之前所储存的第二数据，并在第一数据不同于第二数据时写入第一数据至寄存器。数据不同于第二数据时写入第一数据至寄存器。数据不同于第二数据时写入第一数据至寄存器。


技术研发人员：许江和 佘钦伟 吴艳雄
受保护的技术使用者：星宸科技股份有限公司
技术研发日：2023.06.29
技术公布日：2023/9/20