半导体器件及集成电路的制作方法

1.本说明书涉及半导体器件，并且更具体地涉及半导体器件中的键合引线损耗检测以及相关联的冗余机制。


背景技术：

2.半导体器件，诸如集成电路器件(ic)，可能易受各种故障机制的影响。例如，键合引线损耗或键合引线故障是包括在封装件中的ic的主要故障机制，该封装件具有将引脚(例如，信号引脚、电源引脚等)与包括在对应ic上的接合焊盘连接的键合引线。在一些应用(诸如汽车应用)中，实现和/或影响交通工具的安全功能的装置和系统可能需要满足功能安全标准要求，其中那些要求可基于指定风险等级而变化。例如，在汽车系统中，可应用汽车安全完整性等级标准(asil)，该标准基于风险等级来要求一定百分比的所有潜在故障(其可称为单点故障度量(spfm))被安全机制(例如，检测机制和/或冗余机制)覆盖，或者被证实不影响相关联系统的安全操作。这些百分比可以是例如：针对中风险功能(例如，光传感器、雨水传感器)为百分之九十，针对高风险功能(例如，无法展开安全气囊、丧失防抱死制动)为百分之九十七，并且针对极高风险功能(例如，防止意外安全气囊展开、丧失制动)为百分之九十九。


技术实现要素：

3.在一些方面，本文所述的技术涉及一种半导体器件，该半导体器件包括：包括多个引脚的封装件；半导体管芯，其包括：第一接合焊盘；第二接合焊盘；以及传输晶体管，其具有：与该第一接合焊盘电耦接的漏极端子；以及与该第二接合焊盘电耦接的源极端子；在该多个引脚中的一个引脚与该第一接合焊盘之间延伸的第一键合引线；以及在该引脚与该第二接合焊盘之间延伸的第二键合引线，该传输晶体管被配置为便于检测以下项中的至少一项：该引脚与该第一接合焊盘之间电气连续性的缺乏；或者该引脚与该第二接合焊盘之间电气连续性的缺乏。
4.在一些方面，本文所述的技术涉及一种半导体器件，其中：检测该引脚与该第一接合焊盘之间电气连续性的缺乏包括检测该第一接合焊盘与该第二接合焊盘之间的正电压偏移；并且检测该引脚与该第二接合焊盘之间电气连续性的缺乏包括检测该第一接合焊盘与该第二接合焊盘之间的负电压偏移。
5.在一些方面，本文所述的技术涉及一种半导体器件，其中该半导体管芯还包括键合引线损耗检测电路，该键合引线损耗检测电路与第一接合焊盘操作性地耦接并且与第二接合焊盘操作性地耦接，该键合引线损耗检测电路被配置为检测第一接合焊盘与第二接合焊盘之间的电压差。
6.在一些方面，本文所述的技术涉及一种半导体器件，其中：键合引线损耗检测电路还与传输晶体管的栅极端子操作性地耦接；并且键合引线损耗检测电路还被配置为响应于所检测到的电压差超过阈值而激活传输晶体管，使得传输晶体管在第一接合焊盘与第二接
合焊盘之间提供导电路径。
7.在一些方面，本文所述的技术涉及一种半导体器件，其中该半导体管芯还包括操作性地耦接在键合引线损耗检测电路与传输晶体管的栅极端子之间的锁存器，该键合引线损耗检测电路还被配置为响应于所检测到的电压差超过阈值而置位锁存器，并且锁存器被配置为在被置位时激活传输晶体管，使得传输晶体管在第一接合焊盘与第二接合焊盘之间提供导电路径。
8.在一些方面，本文所述的技术涉及一种半导体器件，其中：锁存器是置位-复位锁存器，该置位-复位锁存器被配置为在被复位时去激活传输晶体管。
9.在一些方面，本文所述的技术涉及一种半导体器件，该半导体器件还包括至少一个功能块，该至少一个功能块被配置为响应于半导体器件的电源电压从低于电源电压阈值升高到高于电源电压阈值而释放置位-复位锁存器的复位信号。
10.在一些方面，本文所述的技术涉及一种半导体器件，其中锁存器的输出信号可在半导体器件外部访问。
11.在一些方面，本文所述的技术涉及一种半导体器件，其中传输晶体管为n沟道金属氧化物半导体(nmos)晶体管。
12.在一些方面，本文所述的技术涉及一种半导体器件，其中nmos晶体管为原生nmos晶体管。
13.在一些方面，本文所述的技术涉及一种半导体器件，其中引脚为半导体器件的电接地电源引脚。
14.在一些方面，本文所述的技术涉及一种集成电路，该集成电路包括：第一接合焊盘，该第一接合焊盘与该集成电路的接地电源总线耦接；传输晶体管，该传输晶体管具有漏极端子、源极端子和栅极端子，该漏极端子与该第一接合焊盘电耦接；第二接合焊盘，该第二接合焊盘与该源极端子电耦接；检测电路，该检测电路与该第一接合焊盘和该第二接合焊盘操作性地耦接，该检测电路被配置为：检测该第一接合焊盘上的电压与该第二接合焊盘上的电压之间的电压差；并且如果该电压差超过阈值，则提供指示信号；以及置位-复位锁存器，该置位-复位锁存器被配置为响应于接收到该指示信号而置位输出信号，该栅极端子被配置为：接收该输出信号；以及响应于该输出信号被置位而激活该传输晶体管，使得该传输晶体管在该第一接合焊盘与该第二接合焊盘之间提供导电路径。
15.在一些方面，本文所述的技术涉及一种集成电路，该集成电路还包括至少一个功能块，该至少一个功能块被配置为响应于半导体器件的电源电压从低于电源电压阈值升高到高于电源电压阈值而释放置位-复位锁存器的复位信号。
16.在一些方面，本文所述的技术涉及一种集成电路，其中置位-复位锁存器的输出信号可在集成电路外部访问。
17.在一些方面，本文所述的技术涉及一种集成电路，其中传输晶体管为n沟道金属氧化物半导体(nmos)晶体管。
18.在一些方面，本文所述的技术涉及一种集成电路，该集成电路包括：第一接合焊盘，该第一接合焊盘与该集成电路的接地电源总线电耦接；传输晶体管，该传输晶体管具有漏极端子、源极端子和栅极端子，该漏极端子与该第一接合焊盘电耦接；第二接合焊盘，该第二接合焊盘与该源极端子电耦接；偏置电路，该偏置电路与该栅极端子操作性地耦接，该
偏置电路被配置为：在该集成电路的正常操作模式中，激活该传输晶体管；以及在该集成电路的测试模式中，去激活该传输晶体管。
19.在一些方面，本文所述的技术涉及一种集成电路，其中传输晶体管为n沟道金属氧化物半导体(nmos)晶体管。
20.在一些方面，本文所述的技术涉及一种集成电路，其中nmos晶体管为原生nmos晶体管。
21.在一些方面，本文所述的技术涉及一种集成电路，其中去激活传输晶体管包括向栅极端子施加负电压。
附图说明
22.图1是示出实现键合引线损耗检测的半导体器件的框图/示意图。
23.图2是示出实现键合引线损耗检测的另一个半导体器件的框图。
24.图3是示出实现键合引线损耗检测的另一个半导体器件的框图/示意图。
25.图4是示出实现键合引线损耗检测的键合引线损耗反馈电路的框图/示意图。
26.各个附图中的相同参考标号指示相同和/或类似的元件。
具体实施方式
27.为了最好地符合封装ic的安全标准要求，制造商可将目标设定为针对所有潜在单点故障具有百分之百的覆盖率(例如，实现检测和/或安全机制)。在一些具体实施中，此目标可能难以实现。例如，参考上述键合引线损耗的示例，在具有有限数量引脚(例如，十六个引脚)的封装ic中，未被覆盖(例如，能够检测的/或被安全机制覆盖)的单个键合引线连接的损耗将导致无法满足上文讨论的高风险和极高风险asil要求。即，对于具有与安全相关的十六个引脚的器件，十六个引脚中仅十五个引脚符合功能安全标准(具有故障覆盖)将导致针对键合引线损耗单点故障的大约百分之九十三的覆盖率，这将负面地影响整体spfm(单点故障度量)，因为百分之九十三的封装件故障覆盖率低于针对高风险和极高风险安全功能的百分之九十七要求和百分之九十九要求。
28.降低由于键合引线损耗导致的功能故障的概率的当前方法可能无法实现符合功能安全标准。例如，使用多个并联连接的键合引线将封装件引脚与ic上的对应接合焊盘连接可降低ic的所得功能故障(例如，由于所有键合引线都损耗)的概率。然而，在多个并联连接的键合引线的情况下，在相关联器件的测试期间无法准确地检测对单个键合引线的故障的检测(例如，由于键合引线电阻的变化与测试设备精度结合)。因此，将认为此类单点故障(单个键合引线的损耗)在生产测试期间不被覆盖，并且由此，多个并联连接的键合引线不是解决方案。
29.本公开涉及用于检测单点键合引线损耗故障的方法。本文所述的方法允许符合键合引线损耗故障机制的安全功能标准(例如，针对汽车应用)。例如，本文所述的方法允许在集成电路的测试期间(例如，在装运给顾客并且包括在实现安全功能的系统中之前)检测键合引线损耗。本公开涉及安全机制的具体实施，该安全机制在集成电路的单点键合引线损耗故障的情况下(例如，在现场操作期间)提供冗余。例如，所公开的方法可检测并且提供对键合引线损耗的指示。该指示可在对应集成电路外部访问，并且可用于启动安全操作状态。
在汽车应用中，根据所受影响的特定安全功能，安全操作状态可包括提供错误指示、激活冗余系统或功能、禁用对应交通工具中的一个或多个系统等。安全操作状态的特定细节将取决于特定具体实施(例如，安全系统)。
30.虽然本文所述的方法是参考汽车功能安全标准讨论的，但是所述技术可用于其它应用，诸如工业应用、消费电子器件应用等，以提供故障检测和/或提供安全机制。此外，虽然本文所述的方法是参考与集成电路的接地电源引脚相关联的键合引线损耗的检测来讨论的，但所公开的技术可用于检测与其它集成电路封装件引脚(诸如信号引脚(例如，输入/输出引脚))相关联的键合引线损耗。
31.图1是示出实现键合引线损耗检测的半导体器件100的框图/示意图。如图1所示，半导体器件100包括封装件102，该封装件具有多个引脚(例如，信号引脚、电源引脚、测试引脚等)，包括引脚104和引脚106。封装件102可以为任何数量的半导体器件封装件类型，并且可包括示出引脚之外的附加引脚。例如，半导体器件100可包括用于半导体器件100的集成电路(ic)的功能操作的引脚、用于测试ic的引脚等。在图1的示例中，半导体器件100还包括键合引线107，该键合引线将引脚104与ic的接合焊盘108电耦接(例如，在该引脚与该接合焊盘之间延伸)，其中接合焊盘108与ic的电源总线110电耦接。
32.半导体器件100还包括键合引线112和键合引线114。键合引线112在引脚106与接合焊盘116之间延伸(例如，电耦接)，而键合引线114在引脚106与接合焊盘120之间延伸(例如，电耦接)。在该示例中，接合焊盘116与ic的接地电源总线118电耦接，而接合焊盘120用于提供在半导体器件100中进行键合引线损耗检测的感测信号。
33.如图1所示，半导体器件100(例如，ic)还包括传输晶体管122和键合引线损耗检测电路124。接合焊盘116和接合焊盘120还与键合引线损耗检测电路124操作性地耦接以允许进行键合引线损耗检测(例如，检测键合引线112的损耗或键合引线114的损耗)。半导体器件100还包括一个或多个ic功能块126，其中作为一些示例，一个或多个ic功能块126可实现点火控制器、制动控制器或安全气囊控制器。
34.在示例性具体实施中，键合引线损耗检测电路124可被配置为检测接合焊盘116上的电压与接合焊盘120上的电压之间的电压差，其中大于阈值电压(例如，
±
350毫伏)的电压差可指示引脚106与接合焊盘116之间电气连续性的缺乏或损耗，或者引脚106与接合焊盘120之间电气连续性的缺乏或损耗(例如，键合引线损耗或故障)。
35.在半导体器件100中，传输晶体管122和键合引线损耗检测电路124用作反馈系统。在该示例中，传输晶体管122可以为n沟道金属氧化物半导体(nmos)晶体管，其源极端子与接合焊盘120电耦接并且其漏极端子与接合焊盘116电耦接。在其它具体实施中，可使用其它晶体管、器件或栅极作为传输器件。
36.在图1的示例中，响应于键合引线损耗检测电路124在接合焊盘116与接合焊盘120之间检测到高于相关联阈值电压的电压差，这指示键合引线112或键合引线114中的一者损耗，键合引线损耗检测电路124可响应于该检测而被配置为激活传输晶体管122。传输晶体管122的激活在接合焊盘116与接合焊盘120之间提供导电路径。例如，传输晶体管122可以由键合引线损耗检测电路124激活，以向传输晶体管122的栅极端子提供逻辑高(逻辑1)信号。
37.此方法提供冗余安全机制，该冗余安全机制为半导体器件100的ic的操作提供电
接地参考。例如，如果键合引线112失效，则一个或多个ic功能块126将变得不可操作，因为它们将不再具有在接地电源总线118上提供的电接地电源参考。键合引线损耗检测电路124激活传输晶体管122的冗余机制允许半导体器件100的ic在键合引线112损耗(或键合引线114损耗)的情况下保持其功能。
38.在一些具体实施中，键合引线损耗检测电路124可包括测试电路，该测试电路允许操作键合引线损耗检测电路124以确认其正确操作。例如，在示例性具体实施中，键合引线损耗检测电路124可包括附加输入端子，该附加输入端子在测试模式中可连接到ic的测试引脚并且该测试引脚连接到外部电压源。然后，可扫描电压源(例如，从-400mv到+400mv)，使得可测量键合引线损耗检测器的正阈值和负阈值。在ic的正常操作模式中，将不使用该附加输入端子(例如，可经由晶体管连接到两个功能输入中的一个功能输入)。此方法的示例还在图4中示出。
39.图2是示出实现键合引线损耗检测的另一个半导体器件200的框图。在该示例中，与半导体器件100的元件相对应(例如，类似)的半导体器件200的元件以与图1中的对应元件的100系列参考标号类似的200系列参考标号来标注。例如，半导体器件200包括封装件202、引脚204、引脚206、键合引线207、接合焊盘208、电源总线210、键合引线212、键合引线214、接合焊盘216、接地电源总线218、接合焊盘220、传输晶体管222、键合引线损耗检测电路224以及一个或多个ic功能块226。为了简洁起见，不再参考图2的半导体器件200详细描述上述这些元件的类似方面。
40.如图2所示，与半导体器件100相比，半导体器件200还包括置位-复位锁存器228、输入/输出电路(i/o 230)、接合焊盘232、键合引线234和引脚236。可使用不同类型的锁存器电路实现的置位-复位锁存器228操作性地耦接在一个或多个ic功能块226与传输晶体管222的栅极端子之间。在该示例中，一个或多个ic功能块226可实现上电复位(por)，其在半导体器件200第一次上电时释放(例如，从逻辑1到逻辑0)置位-复位锁存器228的复位(r)信号或端子。此类por复位功能可例如使用比较器来实现，该比较器感测ic的电源电压已经从低于电源电压阈值升高到高于电源电压阈值。por复位功能可被配置为将ic置于已知状态中，例如以确保ic的操作，虽然其它方法也是可能的。
41.置位-复位锁存器228在被复位时去激活传输晶体管222(例如，将传输晶体管222置于非导电状态)。如果键合引线212和键合引线214在半导体器件200中是完整的并且被适当地连接，则键合引线损耗检测电路224将不会在接合焊盘216与接合焊盘220之间检测到电压差，置位-复位锁存器228将保持未被置位(例如，准备被置位)，并且传输晶体管222将保持被去激活。
42.另外，在示例性具体实施中，半导体器件200的置位-复位锁存器228可防止其键合引线损耗检测反馈回路的振荡。在其它具体实施中，诸如图1的示例中，类似的锁存电路或功能可集成在键合引线损耗检测器中，诸如键合引线损耗检测电路124。例如，再次参见图1，在没有此类锁存功能的情况下，如果检测到键合引线112的损耗或键合引线114的损耗，则键合引线损耗检测电路124将指示该损耗(响应于检测到电压差，如上所述)并且激活传输晶体管122。然而，根据键合引线损耗检测电路124的检测阈值和激活的传输晶体管122的漏极到源极电压，键合引线损耗检测电路124可去激活传输晶体管122(例如，如果有效漏极到源极电压低于阈值电压)，直到再次检测到与键合引线损耗相关联的电压差(例如，高于
键合引线损耗检测电路124的阈值)，并且再次激活传输晶体管122。此交互作用可重复，并且因此可导致传输晶体管122在其活动状态与其失活状态之间振荡。由于电接地的重复损耗，此类振荡继而可影响半导体器件100的一个或多个ic功能块126的正确功能。使用锁存功能(诸如图2的置位-复位锁存器228)防止此类振荡，该锁存功能集成在键合引线损耗检测电路中或独立于键合引线损耗检测电路而实现。
43.再次参见图2，在该示例中，i/o 230耦接(例如，电耦接、操作性地耦接等)在置位-复位锁存器228的输出与接合焊盘232之间。因此，可以在引脚236上(经由i/o 230、接合焊盘232和键合引线234)提供被锁存在置位-复位锁存器228中的键合引线损耗检测的指示。因此，半导体器件200中的键合引线损耗的指示可在半导体器件200外部访问。此类指示(例如，在引脚236上)可由包括半导体器件200的模块或其它系统使用以启动安全操作状态(视特定具体实施而定)。在一些具体实施中，可以其它方式(诸如通过使用诊断和/或扫描链接口)从对应半导体器件外部访问键合引线损耗指示。此外，在示例性具体实施中，键合引线损耗检测电路224可被配置为允许测试半导体器件200的键合引线损耗检测功能性，诸如以上关于半导体器件100的键合引线损耗检测电路124所述的功能性。
44.图3是示出实现键合引线损耗检测的另一个半导体器件300的框图/示意图。在该示例中，与半导体器件100的元件相对应(例如，类似)的半导体器件300的元件以与图1中的对应元件的100系列参考标号类似的200系列参考标号来标注。例如，半导体器件300包括封装件302、引脚304、引脚306、键合引线307、接合焊盘308、电源总线310、键合引线312、键合引线314、接合焊盘316、接地电源总线318、接合焊盘320、传输晶体管322以及一个或多个ic功能块326。为了简洁起见，不再参考图3的半导体器件300详细描述上述这些元件的类似方面。
45.如图3所示，与半导体器件100相比，半导体器件300包括取代键合引线损耗检测电路124的偏置电路324。在该示例中，在半导体器件300的正常操作期间，传输晶体管322可以为正常导通的或活动的。例如，在一些具体实施中，传输晶体管322可以为原生nmos晶体管(例如，栅极到源极阈值电压为零电压)。此外，在该示例中，偏置电路324可被配置为在正常操作模式中，将传输晶体管322的栅极端子与其源极端子耦接。此外，偏置电路324可被配置为当在测试模式中操作时，去激活传输晶体管322(例如，向栅极端子施加负电压)，以允许测试键合引线312和键合引线314的正确连接。如果检测到电压偏移(例如，从电接地偏移)，则这指示键合引线中的一者的损耗。此方法可用于半导体器件300的时间零键合引线完整性测试。
46.图4是示出实现键合引线损耗检测的键合引线损耗反馈电路400的框图/示意图。在一些具体实施中，键合引线损耗反馈电路400可在例如图2所示的半导体器件200中实现。由于图4被提供作为键合引线损耗反馈电路的示例性图示，为了简洁和清楚起见，对应半导体器件的其它元件(诸如半导体器件200的一些元件)未在图4中示出。
47.然而，在该示例中，与半导体器件200的元件相对应(例如，类似)的图4中所示键合引线损耗反馈电路400的元件以与图2中其对应元件的200系列参考标号类似的400系列参考标号来标注。例如，键合引线损耗反馈电路400包括引脚406、键合引线412、键合引线414、接合焊盘416、接合焊盘420、传输晶体管422、键合引线损耗检测电路424和置位-复位锁存器428。为了简洁起见，不再参考图4的键合引线损耗反馈电路400详细描述上述这些元件的
类似方面。
48.在键合引线损耗反馈电路400的一些具体实施中，可将反向并联二极管耦接在接合焊盘416与接合焊盘420之间，其中反向并联二极管可被配置为当在激活传输晶体管422之前键合引线412和/或键合引线414断开连接(丢失)时限制接合焊盘416和/或接合焊盘420上的电压偏移。在一些具体实施中，此类反向并联二极管可通过静电放电保护二极管(图4中未示出)或如图4所示通过将传输晶体管422拆分为两个晶体管(例如，nmos晶体管422a和nmos晶体管422b)来实现。如图4所示，nmos晶体管422a的漏极端子连接到422b的源极端子，而nmos晶体管422a的源极端子连接到nmos晶体管422b的漏极端子，以实现以晶体管422a和422b作为体二极管的反向并联二极管。
49.如图4所示，键合引线损耗检测电路424包括检测部分424a和指示部分424b。在该示例中，检测部分424a包括检测键合引线412何时断开连接的键合引线损耗检测器460a。即，键合引线损耗检测器460a检测以接合焊盘420作为参考的接合焊盘416上的电压何时超过电压阈值(例如，如由电阻器528或电阻器529两端的电压降所限定的)。检测部分424a还包括检测键合引线414何时断开连接的键合引线损耗检测器460b。即，键合引线损耗检测器460b检测以接合焊盘416作为参考的接合焊盘420上的电压何时超过电压阈值(例如，如由电阻器534两端的电压降所限定的)。
50.在图4的示例中，偏置参考450经由二极管连接的pmos晶体管510向键合引线损耗检测电路424提供电压。如图4所示，键合引线损耗检测器460a包括分支b1和b2，而键合引线损耗检测器460b包括分支b3、b4和b5。如图4的示意图中所指示，分支b1、b2、b3和b5的元件中的一些元件包括多个并联实现的元件、节点和电路路径，例如，索引为《0:1》。在该示例中，当对应ic正在正常操作模式中操作时，可使用索引为《1》的元件，而当对应ic正在测试模式中操作时，可使用索引为《0》的元件。因此，为了简洁和说明起见，键合引线损耗反馈电路400的操作的以下讨论参考这两个并联路径中的元件。例如，在键合引线损耗反馈电路400的正常操作模式中，分支b1的pmos晶体管522、分支b2的pmos晶体管524、分支b2的nmos晶体管526、分支b2的电阻器528、分支b4的pmos晶体管531、分支b4的nmos晶体管535和分支b5的nmos晶体管538(索引为《1》的元件)可用于键合引线损耗检测电路424的操作。相比之下，在键合引线损耗反馈电路400的测试模式中，分支b1的pmos晶体管523、分支b2的pmos晶体管525、分支b2的nmos晶体管527、分支b2的电阻器529、分支b4的pmos晶体管532、分支b4的nmos晶体管536和分支b5的nmos晶体管539(索引为《0》的元件)可用于键合引线损耗检测电路424的测试操作。此外，节点590a和节点591a可以在正常操作模式中使用，而节点590b和节点591b可以在测试模式中使用。
51.在图4的键合引线损耗反馈电路400中，将由偏置参考450提供的电压作为相同电压提供到pmos晶体管511、pmos晶体管524、pmos晶体管525、pmos晶体管530、pmos晶体管531、pmos晶体管532和pmos晶体管537，在该示例中，这些晶体管可全部具有相同的电流镜像比。因此，在该布置中，将相同值的电流分别提供到二极管连接的nmos晶体管520和二极管连接的nmos晶体管533，它们继而将相同的栅极到源极电压供应到nmos晶体管521和nmos晶体管533。
52.如上所述，在键合引线损耗反馈电路400的正常操作模式中，检测器460a利用包括pmos晶体管524、节点590a、nmos晶体管526和电阻器528的分支b2操作，而在键合引线损耗
反馈电路400的测试模式中，检测器460a利用包括pmos晶体管525、节点590b、nmos晶体管527和电阻器529和电阻器529的分支b2操作。如图4所示，在正常操作模式中，节点590a连接(电耦接)pmos晶体管522的栅极端子、pmos晶体管524的漏极端子和nmos晶体管526的漏极端子，而在测试模式中，节点590b连接(电耦接)pmos晶体管523的栅极端子、pmos晶体管525的漏极端子和nmos晶体管527的漏极端子。此外，如《1》索引所指示，在正常操作模式中，分支b2和b4分别经由电阻器528和nmos晶体管535连接到接合焊盘420。此外，如《0》索引所指示，在测试模式中，分支b2和b4分别经由电阻器529和nmos晶体管536连接到节点800(测试模式节点)。在该示例中，例如当ic被配置为在测试模式中操作时，可从包括键合引线损耗反馈电路400的ic访问节点800。例如，节点800可用于通过扫描施加在节点800上的电压(例如，从-550毫伏到+550毫伏)来模拟键合引线损耗。
53.在键合引线损耗反馈电路400中，当键合引线412和键合引线414按预期连接(例如，提供从其相应接合焊盘到引脚406的电气连续性)时，接合焊盘416和接合焊盘420上的相应电压电位将是相同的(大约相同、几乎相同)。在这种情况下，nmos晶体管521的栅极到源极电压将等于nmos晶体管526的栅极到源极电压与电阻器528两端的电压的总和(并且还等于用于测试模式的nmos晶体管527的栅极到源极电压与电阻器529两端的电压的总和)。换句话讲，nmos晶体管521的栅极到源极电压将大于nmos晶体管526和527的栅极到源极电压，这将导致nmos晶体管526和nmos晶体管527中各自的电流小于nmos晶体管521中的电流。由于pmos晶体管524和pmos晶体管525中的电流与nmos晶体管521中的电流大致相同，因此节点590a(正常操作)或节点590b(测试模式)上的电压将被拉向电源电压，这将去激活522(正常操作)或pmos晶体管523，这将导致节点425b接地。
54.然而，如果例如键合引线412与接合焊盘416之间的电气连续性丢失或不存在，则接合焊盘416上的电压将升高，这将导致nmos晶体管526(正常操作)或nmos晶体管527(测试模式)的栅极电压升高。一旦nmos晶体管526(在正常操作中)的栅极到源极电压或nmos晶体管527的栅极到源极电压变得高于521的栅极到源极电压，则升高的电压将提供比pmos晶体管524(正常操作)或pmos晶体管525更多的电流，使得节点590a(正常操作)或节点590b(测试模式)将被拉向接地并且节点425b上的所得电压将导致or门425来置位该置位-复位锁存器428。响应于键合引线414的损耗的键合引线损耗检测器460b将与响应于键合引线412的损耗的键合引线损耗检测器460a类似地操作。因此，为了简洁起见，在此不描述键合引线损耗检测器460b的操作细节。
55.在键合引线损耗反馈电路400中，当tm_en控制信号(在图4中指示)被禁用(例如，被拉低)时，这将键合引线损耗反馈电路400置于其正常操作中，并且节点800经由nmos晶体管571连接到接合焊盘416(与其电耦接)。然而，当tm_en被启用(例如，被拉高)时，nmos晶体管570将导通并且将节点800连接(电耦接)到接合焊盘432。在该示例中，接合焊盘432与io 430共享，其可用于指示键合引线损耗并且告知对应ic和/或系统应进入安全操作状态。当tm_en信号被启用时，io 430被信号hiz置于高阻抗操作状态，以防止io 430干扰测试模式操作。
56.当键合引线损耗反馈电路400被置于其测试模式(例如，tm_en和hiz被拉高)时，外部测试电压可源自引脚436。如上所述，该测试电压可以从-550mv扫描到+550mv，以确定键合引线损耗检测器460a和键合引线损耗检测器460b的阈值电压，并且确认键合引线损耗检
测器424的正确操作。
57.键合引线损耗检测电路424的指示部分424b包括or门425，其接收分别指示检测到以接合焊盘416作为参考的接合焊盘420(正常操作)或节点800(测试模式)上的量值大于阈值电压的正电压差的输入(输入425a)以及检测到量值大于阈值电压的负电压差的输入(输入425b)。如果检测到此类电压差中的任一者，则or门425将输出逻辑一(逻辑高)，从而置位该置位-复位锁存器428并且激活传输晶体管422。如图4进一步所示，电源电压(例如，ic内部电压)可用于给键合引线损耗检测电路424供电。与半导体器件200一样，por功能可用于复位置位-复位锁存器428，例如，当包括键合引线损耗反馈电路400的相关联ic第一次上电时，或者当电源电压从低于电源阈值升高到高于电源阈值时。
58.本文所述的各种装置和技术可使用各种半导体处理和/或封装技术来实现。一些实施方案可使用与半导体衬底相关联的各种类型的半导体处理技术来实施，该半导体衬底包括但不限于例如硅(si)、砷化镓(gaas)、碳化硅(sic)等。
59.还应当理解，当元件诸如层、区域或衬底被提及在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件、或电耦接到另一个元件时，该元件可直接在另一个元件上、连接另一个元件、或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。
60.虽然在整个具体实施方式中可能不会使用术语直接在
…
上、直接连接到
…
、或直接耦接到
…
，但是被示为直接在元件上、直接连接或直接耦接的元件能以此类方式提及。本技术的权利要求书可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
61.如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在
…
上方、在
…
上面、在
…
之上、在
…
下方、在
…
下面、在
…
之下、在
…
之以下等)旨在涵盖装置在使用或操作中的不同取向。在一些具体实施中，在
…
上面和在
…
下面的相对术语可分别包括竖直地在
…
上面和竖直地在
…
下面。在一些具体实施中，术语邻近能包括横向邻近或水平邻近。
62.虽然所描述的具体实施的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求旨在涵盖落在实施方案的范围内的所有此类修改和变化。应当理解，这些修改形式和变化形式仅仅以举例而非限制的方式呈现，并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方案可包括所描述的不同实施方案的功能、部件和/或特征的各种组合和/或子组合。

技术特征：
1.一种半导体器件，包括：封装件，所述封装件包括多个引脚；半导体管芯，所述半导体管芯包括：第一接合焊盘；第二接合焊盘；和传输晶体管，所述传输晶体管具有：与所述第一接合焊盘电耦接的漏极端子；和与所述第二接合焊盘电耦接的源极端子；第一键合引线，所述第一键合引线在所述多个引脚中的一个引脚与所述第一接合焊盘之间延伸；和第二键合引线，所述第二键合引线在所述引脚与所述第二接合焊盘之间延伸，所述传输晶体管被配置为便于检测以下项中的至少一项：所述引脚与所述第一接合焊盘之间电气连续性的缺乏，或者所述引脚与所述第二接合焊盘之间电气连续性的缺乏。2.根据权利要求1所述的半导体器件，其中：检测所述引脚与所述第一接合焊盘之间电气连续性的所述缺乏包括检测所述第一接合焊盘与所述第二接合焊盘之间的正电压偏移；并且检测所述引脚与所述第二接合焊盘之间电气连续性的所述缺乏包括检测所述第一接合焊盘与所述第二接合焊盘之间的负电压偏移。3.根据权利要求1所述的半导体器件，其中，所述半导体管芯还包括键合引线损耗检测电路，所述键合引线损耗检测电路与所述第一接合焊盘操作性地耦接、与所述第二接合焊盘操作性地耦接，并且与所述传输晶体管的栅极端子操作性地耦接，所述键合引线损耗检测电路被配置为：检测所述第一接合焊盘与所述第二接合焊盘之间的电压差；以及响应于所检测到的电压差超过阈值而激活所述传输晶体管，使得所述传输晶体管在所述第一接合焊盘与所述第二接合焊盘之间提供导电路径。4.根据权利要求1所述的半导体器件，其中所述半导体管芯还包括：键合引线损耗检测电路，所述键合引线损耗检测电路与所述第一接合焊盘操作性地耦接并且与所述第二接合焊盘操作性地耦接；和置位-复位锁存器，所述置位-复位锁存器操作性地耦接在所述键合引线损耗检测电路与所述传输晶体管的栅极端子之间，所述键合引线损耗检测电路还被配置为：检测所述第一接合焊盘与所述第二接合焊盘之间的电压差；以及响应于所检测到的电压差超过阈值而置位所述置位-复位锁存器，并且所述置位-复位锁存器被配置为：在被置位时激活所述传输晶体管，使得所述传输晶体管在所述第一接合焊盘与所述第二接合焊盘之间提供导电路径；以及在被复位时去激活所述传输晶体管。5.根据权利要求4所述的半导体器件，还包括至少一个功能块，所述至少一个功能块被配置为响应于所述半导体器件的电源电压从低于电源电压阈值升高到高于所述电源电压阈值而释放所述置位-复位锁存器的复位信号。6.根据权利要求1所述的半导体器件，其中所述半导体管芯还包括：
键合引线损耗检测电路，所述键合引线损耗检测电路与所述第一接合焊盘操作性地耦接并且与所述第二接合焊盘操作性地耦接；和锁存器，所述锁存器操作性地耦接在所述键合引线损耗检测电路与所述传输晶体管的栅极端子之间，所述键合引线损耗检测电路被配置为：检测所述第一接合焊盘与所述第二接合焊盘之间的电压差；以及响应于所检测到的电压差超过阈值而置位所述锁存器，所述锁存器被配置为在被置位时激活所述传输晶体管，使得所述传输晶体管在所述第一接合焊盘与所述第二接合焊盘之间提供导电路径，并且所述锁存器的输出信号能够在所述半导体器件外部访问。7.根据权利要求1所述的半导体器件，其中所述传输晶体管为原生n沟道金属氧化物半导体nmos晶体管。8.一种集成电路，包括：第一接合焊盘，所述第一接合焊盘与所述集成电路的接地电源总线耦接；传输晶体管，所述传输晶体管具有漏极端子、源极端子和栅极端子，所述漏极端子与所述第一接合焊盘电耦接；第二接合焊盘，所述第二接合焊盘与所述源极端子电耦接；检测电路，所述检测电路与所述第一接合焊盘和所述第二接合焊盘操作性地耦接，所述检测电路被配置为响应于所述第一接合焊盘上的电压与所述第二接合焊盘上的电压之间的电压差超过阈值而提供指示信号；和置位-复位锁存器，所述置位-复位锁存器被配置为响应于接收到所述指示信号而置位输出信号，所述栅极端子被配置为：接收所述输出信号，以及响应于所述输出信号被置位而激活所述传输晶体管，使得所述传输晶体管在所述第一接合焊盘与所述第二接合焊盘之间提供导电路径。9.根据权利要求8所述的集成电路，还包括至少一个功能块，所述至少一个功能块被配置为响应于所述集成电路的电源电压从低于电源电压阈值升高到高于所述电源电压阈值而释放所述置位-复位锁存器的复位信号。10.根据权利要求8所述的集成电路，其中所述置位-复位锁存器的输出信号能够在所述集成电路外部访问。11.一种集成电路，包括：第一接合焊盘，所述第一接合焊盘与所述集成电路的接地电源总线电耦接；传输晶体管，所述传输晶体管具有漏极端子、源极端子和栅极端子，所述漏极端子与所述第一接合焊盘电耦接；第二接合焊盘，所述第二接合焊盘与所述源极端子电耦接；和偏置电路，所述偏置电路与所述栅极端子操作性地耦接，所述偏置电路被配置为：在所述集成电路的正常操作模式中，激活所述传输晶体管，以及在所述集成电路的测试模式中，去激活所述传输晶体管。12.根据权利要求11所述的集成电路，其中：
所述传输晶体管为原生n沟道金属氧化物半导体nmos晶体管；并且去激活所述传输晶体管包括向所述栅极端子施加负电压。

技术总结
在一些方面，本文所述的技术涉及一种半导体器件及集成电路。该半导体器件包括：包括多个引脚的封装件；半导体管芯，其包括：第一接合焊盘；第二接合焊盘；以及传输晶体管，其具有：与该第一接合焊盘电耦接的漏极端子；以及与该第二接合焊盘电耦接的源极端子；在该多个引脚中的一个引脚与该第一接合焊盘之间延伸的第一键合引线；以及在该引脚与该第二接合焊盘之间延伸的第二键合引线，该传输晶体管被配置为便于检测以下项中的至少一项：该引脚与该第一接合焊盘之间电气连续性的缺乏；或者该引脚与该第二接合焊盘之间电气连续性的缺乏。该第二接合焊盘之间电气连续性的缺乏。该第二接合焊盘之间电气连续性的缺乏。


技术研发人员：D
受保护的技术使用者：半导体元件工业有限责任公司
技术研发日：2023.02.06
技术公布日：2023/9/20