具有体征检测功能的像素电路以及显示面板的制作方法

1.本技术涉及显示技术领域，尤其涉及一种具有体征检测功能的像素电路以及显示面板。


背景技术：

2.目前，指纹识别功能已经成为手机等其他显示产品的标配。指纹识别技术分为屏下指纹识别和屏内指纹识别，屏下指纹识别是通过将指纹识别传感器模组设置于显示面板的下侧来实现的，屏内指纹识别是通过将指纹识别传感器模组直接集成于显示面板来实现的，其中，屏内指纹识别可以使显示产品更加轻薄。随着显示产品逐渐向曲面屏、折叠屏的方向发展，oled(organic electroluminescence display，有机发光二极管)显示面板也成为了当下的主流产品。因此oled显示面板和屏内指纹识别技术的结合是未来手机等显示产品的重要研究方向。
3.相关技术中，屏内指纹识别技术通常是在oled显示面板的ltps(low temperature poly-silicon，低温多晶硅)背板中增加单独的光传感单元和采集读取电路，不仅会占用像素单元空间，还会影响显示分辨率和指纹检测的准确性。


技术实现要素：

4.本技术实施例提供一种具有体征检测功能的像素电路以及显示面板，以解决或缓解现有技术中的一项或更多项技术问题。
5.第一方面，本技术实施例提供了一种具有体征检测功能的像素电路，与感光单元和发光单元电连接，像素电路包括发光采集模块、复合功能模块和储能晶体管，复合功能模块包括第一晶体管，第一晶体管的源极侧与发光单元电连接，第一晶体管的源极侧或者漏极侧与感光单元电连接，感光单元用于在反偏状态下根据反射光信号生成检测电信号；其中，复合功能模块具有信号集成传输端，信号集成传输端用于输出检测电信号。
6.在一种实施方式中，信号集成传输端还用于接收初始化驱动信号或者像素数据信号。
7.在一种实施方式中，信号集成传输端与信号集成传输线电连接，信号集成传输线包括第一信号传输线和第二信号传输线，第一信号传输线设置有第一开关，第二信号传输线设置有第二开关；
8.其中，响应于第一开关驱动信号，第一开关开启且第二开关关闭；响应于第二开关驱动信号，第二开关开启且第一开关关闭。
9.在一种实施方式中，感光单元和发光单元集成设置，其中，发光单元包括有机发光器件，且有机发光器件在反偏状态下根据反射光信号生成检测电信号。
10.在一种实施方式中，感光单元和发光单元单独设置，其中，发光单元包括有机发光器件，感光单元包括pin、opd或者光敏tft。
11.在一种实施方式中，感光单元在显示面板中设置于发光单元的阳极层或者源漏极
层的背离基板的一侧。
12.在一种实施方式中，感光单元的负极侧连接有反偏电压信号；或者，感光单元的正极侧和负极侧分别与像素电路的漏极电源信号和源极电源信号连接。
13.在一种实施方式中，复合功能模块还包括第二晶体管；
14.其中，第一晶体管的漏极侧与第二晶体管的源极侧电连接，信号集成传输端设置于第一晶体管的漏极侧和第二晶体管的源极侧之间；或者，第一晶体管的源极侧与第二晶体管的漏极侧电连接，信号集成传输端设置于第一晶体管的漏极侧或者第二晶体管的源极侧。
15.在一种实施方式中，发光单元和感光单元均电连接于第一晶体管的源极侧；或者，发光单元电连接于第一晶体管的源极侧，感光单元电连接于第二晶体管的漏极侧。
16.在一种实施方式中，像素电路集成设置于基于ltps工艺的显示背板，第一晶体管和第二晶体管的类型相同，且第一晶体管和第二晶体管输入的栅极驱动信号的电压方向相同；
17.或者，像素电路集成设置于基于ltpo工艺的显示背板，第一晶体管为p型晶体管，第二晶体管为n型晶体管，第一晶体管和第二晶体管输入的栅极驱动信号的电压方向相反。
18.在一种实施方式中，该像素电路还包括补偿模块，复合功能模块包括复位子模块和读取子模块，信号集成传输端用于输出检测电信号以及接收初始化驱动信号；复合功能模块具有第一栅极驱动信号输入端，补偿模块具有第二栅极驱动信号输入端，发光采集模块具有发光采集驱动信号输入端；
19.其中，响应于第一栅极驱动信号和第二开关驱动信号，复位子模块将第二信号传输线输入的初始化驱动信号分别写入储能晶体管的栅极和感光单元的信号存储子单元；
20.响应于第二栅极驱动信号，补偿模块将发光补偿信号和第一像素数据信号写入发光像素单元的储能晶体管的栅极，以及将采集补偿信号和第二像素数据信号写入检测像素单元的储能晶体管的栅极，第一像素数据信号的电位低于第二像素数据信号的电位；
21.响应于发光采集驱动信号，发光采集模块驱动发光单元发光，以及驱动感光单元在反偏状态下根据反射光信号生成检测电信号，并写入感光单元的信号存储子单元；
22.响应于第一栅极驱动信号和第一开关驱动信号，读取子模块通过第一信号传输线输出检测电信号。
23.在一种实施方式中，该像素电路还包括补偿模块、存储模块和储能电容，复合功能模块包括第一复位子模块、第二复位子模块和读取子模块，信号集成传输端用于输出检测电信号以及接收初始化驱动信号；复合功能模块具有第一栅极驱动信号输入端和第二栅极驱动信号输入端，补偿模块具有第三栅极驱动信号输入端和第四栅极驱动信号输入端，发光采集模块具有第一发光采集驱动信号输入端和第二发光采集驱动信号输入端；
24.响应于第一栅极驱动信号、第二栅极驱动信号和第二开关驱动信号，第一复位子模块将第二信号传输线输入的初始化驱动信号分别写入储能晶体管的栅极和感光单元的信号存储子单元；
25.响应于第三栅极驱动信号和第四栅极驱动信号，补偿模块将发光补偿信号和第一像素数据信号写入发光像素单元的储能晶体管的栅极，以及将采集补偿信号和第二像素数据信号写入检测像素单元的储能晶体管的栅极，第一像素数据信号的电位低于第二像素数
据信号的电位；
26.响应于第一发光采集驱动信号和第二发光采集驱动信号，发光采集模块驱动发光单元发光，以及驱动感光单元在反偏状态下根据反射光信号生成检测电信号，并写入感光单元的信号存储子单元；
27.响应于第二栅极驱动信号和第二发光采集驱动信号，第二复位子模块将第二信号传输线输入的初始化驱动信号写入储能电容；
28.响应于第三栅极驱动信号，存储模块将检测电信号写入储能电容；
29.响应于第二栅极驱动信号和第一开关驱动信号，读取子模块将存储于储能电容的检测电信号通过第一信号传输线输出。
30.在一种实施方式中，该像素电路还包括补偿模块、存储模块和储能电容，复合功能模块包括第一复位子模块、第二复位子模块和读取子模块，信号集成传输端用于输出检测电信号以及接收初始化驱动信号；复合功能模块具有第一栅极驱动信号输入端和第二栅极驱动信号输入端，补偿模块具有第三栅极驱动信号输入端和第四栅极驱动信号输入端，发光采集模块具有第一发光采集驱动信号输入端和第二发光采集驱动信号输入端；
31.响应于第一栅极驱动信号、第二栅极驱动信号和第二开关驱动信号，第一复位子模块将第二信号传输线输入的初始化驱动信号分别写入储能晶体管的栅极和感光单元的信号存储子单元；
32.响应于第三栅极驱动信号和第四栅极驱动信号，补偿模块将发光补偿信号和第一像素数据信号写入发光像素单元的储能晶体管的栅极，以及将采集补偿信号和第二像素数据信号写入检测像素单元的储能晶体管的栅极，第一像素数据信号的电位低于第二像素数据信号的电位；
33.响应于第一发光采集驱动信号和第二发光采集驱动信号，发光采集模块驱动发光单元发光，以及驱动感光单元在反偏状态下根据反射光信号生成检测电信号，并写入感光单元的信号存储子单元；
34.响应于第二栅极驱动信号和第二发光采集驱动信号，第二复位子模块将第二信号传输线输入的初始化驱动信号写入储能电容；
35.响应于第三栅极驱动信号，存储模块将检测电信号写入储能电容；
36.响应于第二栅极驱动信号、第一发光采集驱动信号和第二发光采集驱动信号，读取子模块驱动储能晶体管在低电位漏极电源信号下工作，以将储能电容存储的检测电信号由电压信号转化为电流信号；以及，响应于第一开关驱动信号，读取子模块将电流信号通过第一信号传输线输出。
37.在一种实施方式中，该像素电路还包括复位模块、存储模块和储能电容，复合功能模块包括补偿子模块和读取子模块，复位模块包括第一复位子模块、第二复位子模块和第三复位子模块，信号集成传输端用于输出检测电信号以及接收像素数据信号；复位模块具有第一栅极驱动信号输入端，复合功能模块具有第二栅极驱动信号输入端和两个第三栅极驱动信号输入端，发光采集模块具有第一发光采集驱动信号输入端和第二发光采集驱动信号输入端；
38.其中，响应于第一栅极驱动信号，第一复位子模块将第一初始化信号写入储能晶体管的栅极；
39.响应于第二栅极驱动信号、第三栅极驱动信号和第二开关驱动信号，补偿子模块将发光补偿信号和第一像素数据信号写入发光像素单元的储能晶体管的栅极，以及将采集补偿信号和第二像素数据信号写入检测像素单元的储能晶体管的栅极，第一像素数据信号的电位低于第二像素数据信号的电位；以及，第二复位模块将第二初始化信号写入感光单元的信号存储子单元；
40.响应于第一发光采集驱动信号和第二发光采集驱动信号，发光采集模块驱动发光单元发光，以及驱动感光单元在反偏状态下根据反射光信号生成检测电信号，并写入感光单元的信号存储子单元；
41.响应于第一栅极驱动信号和第二发光采集驱动信号，第三复位子模块将第一初始化信号写入储能电容；
42.响应于第二栅极驱动信号，存储模块将检测电信号写入储能电容；
43.响应于第三栅极驱动信号和第二发光采集驱动信号，读取子模块驱动储能晶体管在低电位漏极电源信号下工作，以将储能电容存储的检测电信号由电压信号转化为电流信号；以及，响应于第一开关驱动信号，读取子模块将电流信号通过第一信号传输线输出。
44.第二方面，本技术实施例还提供一种显示面板，包括本技术上述任一种实施方式的具有体征检测功能的驱动电路。
45.根据本技术的技术，通过将复合功能模块的第一晶体管的源极侧电连接发光单元以及在第一晶体管的源极侧或者漏极侧电连接感光单元，从而使发光单元和感光单元共用第一晶体管，通过发光采集模块驱动发光单元发光以及驱动感光单元进行体征检测，再通过复合功能模块的信号集成传输端输出感光单元生成的检测电信号，由此，本技术实施例的像素电路能够同时具备驱动显示像素单元进行显示发光以及驱动检测像素单元进行体征检测的功能，因此本技术实施例的像素电路能够用于实现oled显示面板的屏内指纹识别功能。并且，相比于相关技术中的采用屏内指纹识别技术的oled显示面板，采用本技术实施例的像素电路的oled显示面板无需在背板中单独设置采集读取电路，从而减少了对像素单元的空间占用，不仅提升了oled显示面板的集成度，还有利于提升oled显示面板的显示分辨率和体征识别的分辨率。此外，由于本技术实施例的像素电路无需增设除oled显示功能以外的掩膜(mask)数量和光传感单元，从而能够简化针对屏内指纹识别功能的背板的制备工艺流程，显著降低了oled显示面板的制造成本。
46.上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本技术进一步的方面、实施方式和特征将会是容易明白的。
附图说明
47.在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本技术公开的一些实施方式，而不应将其视为是对本技术范围的限制。
48.图1示出相关技术中的指纹识别单元的示意图；
49.图2示出本技术实施例的像素电路的实施例一的具体示例1的电路示意图；
50.图3示出oled的el发光单元在反偏状态的光响应电流示意图；
51.图4示出本技术实施例的像素电路的实施例一的具体示例1的信号集成传输线的示意图；
52.图5示出本技术实施例的像素电路的实施例一的具体示例1的工作时序示意图；
53.图6示出本技术实施例的像素电路的实施例一的具体示例2的一种电路示意图；
54.图7示出本技术实施例的像素电路的实施例一的具体示例2的另一种电路示意图；
55.图8示出本技术实施例的像素电路的实施例一的具体示例2的感光单元的结构示意图；
56.图9示出本技术实施例的像素电路的实施例一的具体示例2的感光单元的一种设置位置示意图；
57.图10示出本技术实施例的像素电路的实施例一的具体示例2的感光单元的另一种设置位置示意图；
58.图11示出本技术实施例的像素电路的实施例一的具体示例3的电路示意图；
59.图12示出本技术实施例的像素电路的实施例一的具体示例4的一种电路示意图；
60.图13示出本技术实施例的像素电路的实施例一的具体示例4的另一种电路示意图；
61.图14示出本技术实施例的像素电路的实施例二的具体示例1的电路示意图；
62.图15示出本技术实施例的像素电路的实施例二的具体示例1的信号集成传输线的示意图；
63.图16示出本技术实施例的像素电路的实施例二的具体示例2的电路示意图；
64.图17示出本技术实施例的像素电路的实施例二的具体示例3的电路示意图；
65.图18示出本技术实施例的像素电路的实施例二的具体示例4的电路示意图；
66.图19示出本技术实施例的像素电路的实施例三的具体示例1的电路示意图；
67.图20示出本技术实施例的像素电路的实施例三的具体示例1的信号集成传输线的示意图；
68.图21示出本技术实施例的像素电路的实施例三的具体示例1的工作时序示意图；
69.图22示出本技术实施例的像素电路的实施例三的具体示例2的一种电路示意图；
70.图23示出本技术实施例的像素电路的实施例三的具体示例2的另一种电路示意图；
71.图24示出本技术实施例的像素电路的实施例三的具体示例2的再一种电路示意图；
72.图25示出本技术实施例的像素电路的实施例三的具体示例3的电路示意图；
73.图26示出本技术实施例的像素电路的实施例三的具体示例4的一种电路示意图；
74.图27示出本技术实施例的像素电路的实施例三的具体示例4的另一种电路示意图；
75.图28示出本技术实施例的像素电路的实施例三的具体示例4的再一种电路示意图；
76.图29示出本技术实施例的像素电路的实施例四的具体示例1的电路示意图；
77.图30示出本技术实施例的像素电路的实施例四的具体示例1的信号集成传输线的示意图；
78.图31示出本技术实施例的像素电路的实施例四的具体示例1的工作时序示意图；
79.图32示出本技术实施例的像素电路的实施例四的具体示例2的一种电路示意图；
80.图33示出本技术实施例的像素电路的实施例四的具体示例2的另一种电路示意图；
81.图34示出本技术实施例的像素电路的实施例四的具体示例2的再一种电路示意图；
82.图35示出本技术实施例的像素电路的实施例四的具体示例3的电路示意图；
83.图36示出本技术实施例的像素电路的实施例四的具体示例4的一种电路示意图；
84.图37示出本技术实施例的像素电路的实施例四的具体示例4的另一种电路示意图；
85.图38示出本技术实施例的像素电路的实施例四的具体示例4的再一种电路示意图；
86.图39示出本技术实施例的像素电路的实施例五的具体示例1的电路示意图；
87.图40示出本技术实施例的像素电路的实施例五的具体示例1的信号集成传输线的示意图；
88.图41示出本技术实施例的像素电路的实施例五的具体示例1的工作时序示意图；
89.图42示出本技术实施例的像素电路的实施例五的具体示例2的一种电路示意图；
90.图43示出本技术实施例的像素电路的实施例五的具体示例2的另一种电路示意图；
91.图44示出本技术实施例的像素电路的实施例五的具体示例2的再一种电路示意图。
具体实施方式
92.在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本技术的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
93.在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
94.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
95.图1示出相关技术中采用屏内指纹识别技术的oled显示面板的指纹识别单元100’的示意图。如图1所示，oled显示面板的基板上集成设置有指纹识别单元100’，指纹识别单元100’包括光传感单元10’和采集读取电路20’。光传感单元10’可以为pin(photodiode，光电二极管)或者opd(organic photo diode，有机光电二极管)，采集读取电路20’包括tft
(thin film transistor，薄膜晶体管)。由于tft会对oled显示面板的像素单元造成一定程度的空间占用，因此会对oled显示面板的显示分辨率造成影响，还会影响指纹检测的准确性。
96.为了解决相关技术中采用屏内指纹识别技术的oled显示面板存在的上述技术问题，本技术实施例提供一种具有体征检测功能的像素电路以及显示面板。下面参照图2至图44描述根据本技术实施例的具有体征检测功能的像素电路。
97.图2示出本技术实施例的具有体征检测功能的像素电路1的示意图。如图1所示，本技术实施例的具有体征检测功能的像素电路1与感光单元3和发光单元2分别电连接。具体地，像素电路1包括发光采集模块、复合功能模块10和储能晶体管，复合功能模块10包括第一晶体管11，第一晶体管11的源极侧与发光单元2电连接，第一晶体管11的源极侧或者漏极侧与感光单元3电连接，感光单元3用于在反偏状态下根据反射光信号生成检测电信号；其中，复合功能模块10具有信号集成传输端10a，信号集成传输端10a用于输出检测电信号。
98.在本技术实施例中，像素电路1用于驱动oled显示面板的像素单元工作，其中，像素单元可以包括发光像素单元和检测像素单元，发光像素单元在像素电路1的驱动下发光，检测像素单元在像素电路1的驱动下用于进行体征检测。需要说明的是，本技术实施例的像素电路1除了可以用于对指纹进行检测以外，还可以对心率、压力、血氧饱和度、血压、血糖、皮肤状态等其他体征进行检测。
99.示例性地，发光单元2可以包括像素单元对应的oled器件。可以理解的是，oled器件包括阳极、有机层组和阴极，有机层组包括至少一个有机发光层。可以理解的是，在施加电流的情况下，阴极注入电子且阳极形成空穴，电子和空穴穿过各个层相向运动，并在有机发光层结合将能量以光子的形式释放，上述过程在电流通过时不间断地快速发生，从而实现连续的发光。
100.在本技术实施例中，感光单元3与发光单元2可以单独设置，也可以集成设置。举例而言，第一晶体管11的源极侧可以分别与发光单元2和感光单元3电连接，或者第一晶体管11的源极侧与发光单元2电连接且第一晶体管11的漏极测与感光单元3电连接。其中，感光单元3可以包括pin、opd或者光敏tft等。
101.优选地，如图2、11、14、17、19、25、29、35、39所示，感光单元3和发光单元2集成设置，其中，发光单元2包括有机发光器件，且有机发光器件在反偏状态下根据反射光信号生成检测电信号。
102.需要说明的是，如图3所示，oled器件的红色有机发光单元2、绿色有机发光单元2或者蓝色有机发光单元2在反偏状态下均具有近似线性的光响应能力，即处于反偏状态下的有机发光单元2会产生电流信号，且随着光强的增加产生的电流信号也会相应增大。基于此，本技术实施例的像素电路1可以将oled器件的有机发光单元2作为指纹识别的感光单元3，换而言之，通过对用于驱动发光像素单元的像素电路1电连接的发光单元2施加正向电压，以及对用于驱动检测像素单元的像素电路1电连接的发光单元2施加反向电压，即可使发光单元2具备光响应能力，使得处于反偏状态的发光单元2能够基于像素发光单元2发出的光线在被用户的体表遮挡时反射回来的光信号产生相应的检测电信号，从而根据检测电信号得到体征检测结果。可以理解的是，处于反偏状态下的发光单元2不发光，因此不会因自身发光影响其所产生的检测电信号。
103.在本技术实施例中，发光采集模块响应于相应的驱动信号开启，用于驱动发光像素单元的发光单元2发光，以及驱动检测像素单元的感光单元3处于反偏状态并进行光响应。复合功能模块10响应于相应的驱动信号开启，至少用于将感光单元3产生的检测电信号输出；此外，复合功能模块10还可以用于在像素电路1的复位阶段至少对储能晶体管的栅极进行复位，或者用于在像素电路1的补偿阶段对储能晶体管写入像素数据信号和补偿信号。即，复合功能模块10集成了信号读取功能和其他功能，其他功能具体可以是复位功能或者补偿功能。
104.在本技术实施例中，像素电路1可以采用任意类型的驱动电路，例如可以采用7t1c(包括7个晶体管和1个电容)电路或者11t3c(包括11个晶体管和3个电容)电路，本技术对此不做具体限定。在本技术说明书的下列描述中，以像素电路1采用7t1c电路为例进行详细说明。
105.示例性地，如图2所示，像素电路1包括7个晶体管(即图示中的晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6和晶体管t7)和1个电容(即图示中的c1)。其中，晶体管t1和晶体管t6的栅极分别形成第一栅极驱动信号输入端，晶体管t6的源极分别与晶体管t5的源极和发光单元2的正极电连接，发光单元2的负极与像素电路1的源极电源信号输入端电连接；晶体管t2和晶体管t3的栅极分别形成第二栅极驱动信号输入端，晶体管t3的漏极形成像素数据信号输入端；晶体管t4和晶体管t5的栅极分别形成发光采集驱动信号输入端；晶体管t7形成储能晶体管，且晶体管t7的源极、漏极以及栅极分别与晶体管t5的漏极、晶体管t4的源极以及漏极电源信号输入端电连接；电容c1形成像素电路1的储能电容，且电容c1的一端分别与晶体管t7的栅极、晶体管t1的漏极以及晶体管t2的漏极电连接，电容c1的另一端与漏极电源信号输入端电连接。需要说明的是，本技术实施例对于像素电路1所包含的各个晶体管的类型不做具体限定，晶体管的类型可以包括pmos、nmos、oxide、a-si或者硅基tft等。
106.其中，发光采集模块可以由晶体管t4和晶体管t5组成，复合功能模块10可以由晶体管t6和晶体管t1组成，第一晶体管11可以为图示中的晶体管t6。此外，像素电路1还可以包括由晶体管t2和晶体管t3组成的补偿模块，补偿模块用于在像素电路1的补偿阶段对储能晶体管(即晶体管t7)写入像素数据信号和补偿信号。其中，晶体管t6的漏极和晶体管t1的源极电连接，信号集成传输端10a设置于晶体管t6的漏极和晶体管t1的源极之间，用于在像素电路1的信号读取阶段输出检测电信号以及在像素电路1的复位阶段接收初始化驱动信号。
107.根据本技术实施例的像素电路1，通过将复合功能模块10的第一晶体管11的源极侧电连接发光单元2以及在第一晶体管11的源极侧或者漏极侧电连接感光单元3，从而使发光单元2和感光单元3共用第一晶体管11，通过发光采集模块驱动发光单元2发光以及驱动感光单元3进行体征检测，再通过复合功能模块10的信号集成传输端10a输出感光单元3生成的检测电信号，由此，本技术实施例的像素电路1能够同时具备驱动显示像素单元进行显示发光以及驱动检测像素单元进行体征检测的功能，因此本技术实施例的像素电路1能够用于实现oled显示面板的屏内指纹识别功能。并且，相比于相关技术中的采用屏内指纹识别技术的oled显示面板，采用本技术实施例的像素电路1的oled显示面板无需在背板中单独设置采集读取电路，从而减少了对像素单元的空间占用，不仅提升了oled显示面板的集
成度，还有利于提升oled显示面板的显示分辨率和体征识别的分辨率。此外，由于本技术实施例的像素电路1无需增设除oled显示功能以外的掩膜(mask)数量和光传感单元，从而能够简化针对屏内指纹识别功能的背板的制备工艺流程，显著降低了oled显示面板的制造成本。
108.在一种实施方式中，信号集成传输端10a还用于接收初始化驱动信号或者像素数据信号。
109.在一些示例中，如图2、6、7、11、12、13、14、15、16、17、18、19、22、23、24、25、26、27、28、29、32、33、34、35、36、37和38所示，复合功能模块10具备复位功能和信号读取功能，信号集成传输端10a用于接收初始化驱动信号以及输出检测电信号。具体地，在像素电路1的复位阶段，响应于对应的栅极驱动信号，复合功能模块10启动并通过信号集成传输端10a接收初始化驱动信号，以及将初始化驱动信号分别写入储能晶体管的栅极以及感光单元3的信号存储子单元。在像素电路1的信号读取阶段，响应于对应的栅极驱动信号，复合功能模块10启动并将存储于光感单元的信号存储子单元的检测电信号或者存储于储能晶体管栅极的检测电信号通过通过信号集成传输端10a输出。
110.在另一些示例中，如图39、42、43和44所示，复合功能模块10具备补偿功能和信号读取功能，信号集成传输端10a用于接收像素数据信号以及输出检测电信号。具体地，在像素电路1的补偿阶段，响应于对应的栅极驱动信号，复合功能模块10启动并通过信号集成传输端10a接收像素数据信号，并将像素数据信号和补偿信号写入储能晶体管的栅极。在像素电路1的信号读取阶段，响应于对应的栅极驱动信号，复合功能模块10启动并将存储于光感单元的信号存储子单元的检测电信号或者存储于储能晶体管栅极的检测电信号通过通过信号集成传输端10a输出。
111.可选地，信号集成传输端10a与第一信号传输线21和第二信号传输线22分别电连接，第一信号传输线21设置有第一开关21a，第二信号传输线22设置有第二开关22a；其中，响应于第一开关21a驱动信号，第一开关21a开启且第二开关22a关闭；响应于第二开关22a驱动信号，第二开关22a开启且第一开关21a关闭。
112.可以理解的是，第一信号传输线21用于传输从信号集成传输端10a输出的检测电信号，第二传输线用于传输向信号集成传输端10a输入的初始化驱动信号或者像素数据信号。
113.示例性地，多个像素单元阵列排布呈多列和多行，信号集成传输线20为与多列像素单元对应设置的多个，且每个信号集成传输线20与对应列中的每个像素单元的像素电路1的信号集成传输端10a电连接。由此，信号集成传输线20可以向对应列中的每个像素电路1的信号集成传输端10a统一输入初始化驱动信号，或者从对应列中的每个像素电路1的信号集成传输端10a统一读取检测电信号。
114.在一些示例中，如图4、15、20、30和40所示，多个像素单元排列为三列，信号集成传输线20为与三列像素单元分别对应的三个。其中，每个信号集成传输线20的第一信号传输线21上的第一开关21a可以为tr开关、第二开关22a可以为ti开关。三个信号集成传输线20的第一传输线上的第一开关21a可以统一接收第一开关21a驱动信号(即图图4、15、20、30和40中的read_col)，三个信号集成传输线20的第二传输线上的第二开关22a可以统一接收第二开关22a驱动信号(即图4中的vinit_col、图15中的vinit2_col、图20中的vinit1_col、图
30中的vinit2_col、图40中的vdata_col)。
115.由此，通过对第一开关21a和第二开关22a进行驱动，能够实现信号集成传输线20在传输检测电信号和初始化驱动信号(或者像素数据信号)之间的切换。
116.此外，在本技术的其他实施方式中，还可以由显示面板的ic模块提供兼容驱动和读取信号的功能。
117.在一种实施方式中，如图6、7、12、13、16、18、22、23、24、26、27、28、32、33、34、36、37、38、42、43和44所示，感光单元3和发光单元2单独设置。其中，发光单元2包括有机发光器件，感光单元3包括pin、opd或者光敏tft。
118.示例性地，感光单元3的正极与第一晶体管11的源极侧电连接，或者感光单元3的负极与第一晶体管11的源极侧电连接，只要确保对感光单元3施加反偏电压以使感光单元3在反偏状态下工作即可。
119.在一些示例中，感光单元3可以包括pin。pin包括叠层设置的p型半导体、i型半导体和n型半导体，其中的i型半导体是一种无掺杂的半导体材料，其电阻率极高，可以阻止电子和空穴的复合，从而提高光电二极管的响应速度和灵敏度。
120.在另一些示例中，感光单元3可以包括opd。如图8所示，opd包括在阳极层31和阴极层35之间叠层设置的hbl(电子传输)层32、光敏层33和htl(空穴传输)层34，其中的hbl层32位于底部，通常由一些有机小分子或聚合物材料构成，其主要作用是防止电子从ito电极中溢出，同时也可以提高opd的光电转换效率。光敏层33是opd的核心部分，通常采用有机分子材料构成。当光子照射到光敏层时，光子会激发光敏分子中的电子，使其跃迁到导电带中，形成电子空穴对，从而产生电流。htl层34位于顶部，通常也由一些有机小分子或聚合物材料构成，其主要作用是防止空穴从ito电极中溢出，同时也可以提高opd的光电转换效率。
121.可选地，如图9和10所示，感光单元3在显示面板中设置于发光单元2的阳极层2a或者源漏极层的背离基板的一侧。
122.在一些示例中，如图9所示，感光单元3可以包括pin，且pin可以设置于oled器件的源漏极层4的背离基板(即图示中的glass)的一侧。此外，在本技术的其他示例中，pin在显示面板中还可以设置于oled器件的阳极层2a的背离基板的一侧。
123.在另一些示例中，如图10所示，感光单元3可以包括opd，且opd在显示面板中设置于oled器件的阳极层2a的背离基板的一侧。此外，在本技术的其他示例中，opd还可以设置于oled器件的源漏极层4的背离基板的一侧。
124.可选地，感光单元3的负极侧连接有反偏电压信号；或者，感光单元3的正极侧和负极侧分别与像素电路1的漏极电源信号和源极电源信号连接。
125.在一些示例中，如图2、11、14、17、19、25、29、35、39所示，感光单元3与发光单元2集成设置，且感光单元3的正极侧和负极侧分别与像素电路1的漏极电源信号(即图示中的vdd)和源极电源信号(即图示中的vss)连接。
126.在另一些示例中，如图6、7、12、13、16、18、22、23、24、26、27、28、32、33、34、36、37、38、42、43和44所示，感光单元3的负极侧单独连接有反偏电压信号(即图示中的vbias)。
127.在一种实施方式中，复合功能模块10还包括第二晶体管。其中，第一晶体管11的漏极侧与第二晶体管的源极侧电连接，信号集成传输端10a设置于第一晶体管11的漏极侧和第二晶体管的源极侧之间；或者，第一晶体管11的源极侧与第二晶体管的漏极侧电连接，信
号集成传输端10a设置于第一晶体管11的漏极侧或者第二晶体管的源极侧。
128.在一些示例中，如图2、6、7、11、12和13所示，第一晶体管11为晶体管t6，第二晶体管为晶体管t1。晶体管t1的漏极分别与晶体管t2的漏极以及像素电路1的漏极电源信号输入端电连接，晶体管t1的源极与晶体管t6的漏极电连接，晶体管t6的源极分别与发光单元2和晶体管t5的源极电连接，信号集成传输端10a设置于晶体管t6的漏极与晶体管t1的源极之间。其中，信号集成传输端10a用于输入初始化驱动信号和输出检测电信号。
129.在另一些示例中，如图14、16、17和18所示，第一晶体管11为晶体管t6，第二晶体管为晶体管t1。晶体管t1的漏极分别与晶体管t2的漏极以及像素电路1的漏极电源信号输入端电连接，晶体管t6的源极分别与发光单元2和晶体管t5的源极电连接。其中，晶体管t1的源极形成第一初始化驱动信号输入端，第一初始化驱动信号用于对储能电容进行复位；信号集成传输端10a设置于晶体管t6的漏极，用于输入第二初始化驱动信号和输出检测电信号，第二初始化驱动信号用于对储能晶体管(即晶体管t7)的栅极和感光单元3的信号存储子单元进行复位。
130.在又一些示例中，如图19、22、23、24、25、26、27、28、29、32、33、34、35、36、37和38所示，第一晶体管11为晶体管t6，第二晶体管为晶体管t1。晶体管t1的漏极分别与晶体管t2的漏极以及像素电路1的漏极电源信号输入端电连接，晶体管t6的源极分别与发光单元2和晶体管t5的源极电连接。其中，信号集成传输端10a设置于晶体管t1的源极，用于输入第一初始化驱动信号和输出检测电信号，第一初始化驱动信号用于对储能电容进行复位，晶体管t6的漏极形成第二初始化驱动信号输入端，第二初始化驱动信号用于对储能晶体管(即晶体管t7)的栅极和感光单元3的信号存储子单元进行复位；或者，信号集成传输端10a设置于晶体管t6的漏极，用于输入第一初始化驱动信号和输出检测电信号，第一初始化驱动信号用于对储能电容进行复位，晶体管t1的源极形成第二初始化驱动信号输入端，第二初始化驱动信号用于对储能晶体管(即晶体管t7)的栅极和感光单元3的信号存储子单元进行复位。
131.在再一些示例中，如图39、42、43和44所示，第一晶体管11为晶体管t6，第二晶体管为晶体管t3。晶体管t3的漏极分别与晶体管t4的源极和晶体管t7的漏极电连接，晶体管t6的源极分别与发光单元2和晶体管t5的源极电连接。其中，集成信号传输端设置于晶体管t3的源极，用于输入像素数据信号和输出检测电信号；晶体管t6的漏极形成第二初始化驱动信号输入端，第二初始化驱动信号用于对感光单元3的信号存储子单元进行复位。
132.可选地，发光单元2和感光单元3均电连接于第一晶体管11的源极侧；或者，发光单元2电连接于第一晶体管11的源极侧，感光单元3电连接于第二晶体管的漏极侧。
133.在一些示例中，如图6、12、16、18、22、23、26、27、32、33、36、37、42和43所示，第一晶体管11为晶体管t6，发光单元2和感光单元3均电连接于晶体管t6的源极侧。
134.在另一些示例中，如图7、13、24、28、34和38，第一晶体管11为晶体管t6，第二晶体管为t1，发光单元2电连接于晶体管t6的源极侧，感光单元3电连接于晶体管t1的漏极侧。以及，如图44所示，第一晶体管11为晶体管t6，第二晶体管为t3，发光单元2电连接于晶体管t6的源极侧，感光单元3电连接于晶体管t3的漏极侧。
135.可选地，像素电路1集成设置于基于ltps工艺的显示背板，第一晶体管11和第二晶体管的类型相同，且第一晶体管11和第二晶体管输入的栅极驱动信号的电压方向相同；或
者，像素电路1集成设置于基于ltpo工艺的显示背板，第一晶体管11为p型晶体管，第二晶体管为n型晶体管，第一晶体管11和第二晶体管输入的栅极驱动信号的电压方向相反。
136.在一些示例中，如图2、6、7、14、15、16、19、22、23、24、29、32、33和34所示，素电路集成设置于基于ltps工艺的显示背板，第一晶体管11(即晶体管t6)和第二晶体管(即晶体管t1)的类型相同且均为p型mos管。此外，像素电路1所包括的其他晶体管也均为p型mos管。
137.在另一些示例中，如图11、12、13、17、18、25、26、27、28、35、36、37、38、39、42、43和44所示，像素电路1集成设置于基于ltpo工艺的显示背板，第一晶体管11(即晶体管t6)为p型mos管，第二晶体管(即晶体管t1或t3)为n型mos管，且二者对应的栅极驱动信号的电压方向相反。
138.在一种实施方式中，像素电路1还包括补偿模块，复合功能模块10包括复位子模块和读取子模块，信号集成传输端10a用于输出检测电信号以及接收初始化驱动信号。复合功能模块10具有第一栅极驱动信号输入端，补偿模块具有第二栅极驱动信号输入端，发光采集模块具有发光采集驱动信号输入端。
139.其中，响应于第一栅极驱动信号和第二开关22a驱动信号，复位子模块将第二信号传输线22输入的初始化驱动信号分别写入储能晶体管的栅极和感光单元3的信号存储子单元；响应于第二栅极驱动信号，补偿模块将发光补偿信号和第一像素数据信号写入发光像素单元的储能晶体管的栅极，以及将采集补偿信号和第二像素数据信号写入检测像素单元的储能晶体管的栅极，第一像素数据信号的电位低于第二像素数据信号的电位；响应于发光采集驱动信号，发光采集模块驱动发光单元2发光，以及驱动感光单元3在反偏状态下根据反射光信号生成检测电信号，并写入感光单元3的信号存储子单元；响应于第一栅极驱动信号和第一开关21a驱动信号，读取子模块通过第一信号传输线21输出检测电信号。
140.在一种实施方式中，像素电路1还包括补偿模块、存储模块和储能电容，复合功能模块10包括第一复位子模块、第二复位子模块和读取子模块，信号集成传输端10a用于输出检测电信号以及接收初始化驱动信号；复合功能模块10具有第一栅极驱动信号输入端和第二栅极驱动信号输入端，补偿模块具有第三栅极驱动信号输入端和第四栅极驱动信号输入端，发光采集模块具有第一发光采集驱动信号输入端和第二发光采集驱动信号输入端。
141.其中，响应于第一栅极驱动信号、第二栅极驱动信号和第二开关22a驱动信号，第一复位子模块将第二信号传输线22输入的初始化驱动信号分别写入储能晶体管的栅极和感光单元3的信号存储子单元；响应于第三栅极驱动信号和第四栅极驱动信号，补偿模块将发光补偿信号和第一像素数据信号写入发光像素单元的储能晶体管的栅极，以及将采集补偿信号和第二像素数据信号写入检测像素单元的储能晶体管的栅极，第一像素数据信号的电位低于第二像素数据信号的电位；响应于第一发光采集驱动信号和第二发光采集驱动信号，发光采集模块驱动发光单元2发光，以及驱动感光单元3在反偏状态下根据反射光信号生成检测电信号，并写入感光单元3的信号存储子单元；响应于第二栅极驱动信号和第二发光采集驱动信号，第二复位子模块将第二信号传输线22输入的初始化驱动信号写入储能电容；响应于第三栅极驱动信号，存储模块将检测电信号写入储能电容；响应于第二栅极驱动信号和第一开关21a驱动信号，读取子模块将存储于储能电容的检测电信号通过第一信号传输线21输出。
142.在一种实施方式中，像素电路1还包括补偿模块、存储模块和储能电容，复合功能
模块10包括第一复位子模块、第二复位子模块和读取子模块，信号集成传输端10a用于输出检测电信号以及接收初始化驱动信号；复合功能模块10具有第一栅极驱动信号输入端和第二栅极驱动信号输入端，补偿模块具有第三栅极驱动信号输入端和第四栅极驱动信号输入端，发光采集模块具有第一发光采集驱动信号输入端和第二发光采集驱动信号输入端。
143.其中，响应于第一栅极驱动信号、第二栅极驱动信号和第二开关22a驱动信号，第一复位子模块将第二信号传输线22输入的初始化驱动信号分别写入储能晶体管的栅极和感光单元3的信号存储子单元；响应于第三栅极驱动信号和第四栅极驱动信号，补偿模块将发光补偿信号和第一像素数据信号写入发光像素单元的储能晶体管的栅极，以及将采集补偿信号和第二像素数据信号写入检测像素单元的储能晶体管的栅极，第一像素数据信号的电位低于第二像素数据信号的电位；响应于第一发光采集驱动信号和第二发光采集驱动信号，发光采集模块驱动发光单元2发光，以及驱动感光单元3在反偏状态下根据反射光信号生成检测电信号，并写入感光单元3的信号存储子单元；响应于第二栅极驱动信号和第二发光采集驱动信号，第二复位子模块将第二信号传输线22输入的初始化驱动信号写入储能电容；响应于第三栅极驱动信号，存储模块将检测电信号写入储能电容；响应于第二栅极驱动信号、第一发光采集驱动信号和第二发光采集驱动信号，读取子模块驱动储能晶体管在低电位漏极电源信号下工作，以将储能电容存储的检测电信号由电压信号转化为电流信号；以及，响应于第一开关21a驱动信号，读取子模块将电流信号通过第一信号传输线21输出。
144.在一种实施方式中，像素电路1还包括复位模块、存储模块和储能电容，复合功能模块10包括补偿子模块和读取子模块，复位模块包括第一复位子模块、第二复位子模块和第三复位子模块，信号集成传输端10a用于输出检测电信号以及接收像素数据信号；复位模块具有第一栅极驱动信号输入端，复合功能模块10具有第二栅极驱动信号输入端和两个第三栅极驱动信号输入端，发光采集模块具有第一发光采集驱动信号输入端和第二发光采集驱动信号输入端。
145.其中，响应于第一栅极驱动信号，第一复位子模块将第一初始化信号写入储能晶体管的栅极；响应于第二栅极驱动信号、第三栅极驱动信号和第二开关22a驱动信号，补偿子模块将发光补偿信号和第一像素数据信号写入发光像素单元的储能晶体管的栅极，以及将采集补偿信号和第二像素数据信号写入检测像素单元的储能晶体管的栅极，第一像素数据信号的电位低于第二像素数据信号的电位；以及，第二复位模块将第二初始化信号写入感光单元3的信号存储子单元；响应于第一发光采集驱动信号和第二发光采集驱动信号，发光采集模块驱动发光单元2发光，以及驱动感光单元3在反偏状态下根据反射光信号生成检测电信号，并写入感光单元3的信号存储子单元；响应于第一栅极驱动信号和第二发光采集驱动信号，第三复位子模块将第一初始化信号写入储能电容；响应于第二栅极驱动信号，存储模块将检测电信号写入储能电容；响应于第三栅极驱动信号和第二发光采集驱动信号，读取子模块驱动储能晶体管在低电位漏极电源信号下工作，以将储能电容存储的检测电信号由电压信号转化为电流信号；以及，响应于第一开关21a驱动信号，读取子模块将电流信号通过第一信号传输线21输出。
146.下面以五个实施例详细描述根据本技术实施例的具有体征检测功能的像素电路1。
147.实施例一
148.在实施例一中，像素电路1采用pps型电路，且晶体管t1的源极与晶体管t6的漏极电连接。下面结合图2至图13描述实施例一所列举的四种具体示例。
149.(1)在实施例一的具体示例1中，如图2和图4所示，像素电路1集成设置于采用ltps工艺的显示背板，发光单元2和感光单元3集成设置于oled器件，像素电路1所包括的各个晶体管均采用p型mos管。其中，第一晶体管11为晶体管t6，晶体管t6兼做显示的复位tft和读取的tft。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a(vinit&read)集成于晶体管t1和t6之间，用于输出检测电信号以及接收初始化驱动信号。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的第一信号传输线21和第二信号传输线22通过ti开关和tr开关切换走线以作为vinit驱动线和read信号线，ti开关和tr开关的驱动信号分别为vinit_col和read_col，也可通过ic内部设计提供兼容驱动和read功能。如图5所示，像素电路1的工作时序过程如下：
150.①
复位阶段：g(n-1)输入第一栅极驱动信号(低电平信号)，晶体管t1、t6开启，晶体管t2、t3、t4、t5关闭；vinit_col输入低电平信号ti开关开启，read_col输入高电平信号tr开关关闭，信号集成传输端10a输入初始化驱动信号(vinit)，复合功能模块10的复位子模块将oled器件的阳极和晶体管t7的栅极复位为初始化驱动信号；
151.②
补偿阶段：g(n)输入第二栅极驱动信号(低电平信号)，晶体管t2、t3开启，晶体管t1、t6、t4、t5关闭；vdata写入显示信息，补偿模块在晶体管t7的栅极写入像素数据信号和补偿信号(vdata+vth信号)。其中，对于发光像素单元的像素电路1，vdata写入低电平信号，以使晶体管t7在发光阶段按照灰阶要求向oled器件提供电流；对于检测像素单元的像素电路1，vdata写入高电平信号，以使晶体管t7在发光阶段处于关闭状态；
152.③
发光&采集阶段：em(n)输入发光采集驱动信号(低电平信号)，晶体管t4、t5开启，晶体管t1、t6、t2、t3关闭，显示像素单元的像素电路1电连接的oled器件根据输入灰阶要求正常发光，检测像素单元的像素电路1的晶体管t7关闭，oled器件仍处于反偏状态，响应于接收显示光到体表反射回来的光信号，oled器件的阳极电位发生变化以生成检测电信号，并保持在oled器件自身的电容上；
153.④
读取阶段：g(n-1)输入第一栅极驱动信号(低电平信号)，晶体管t1、t6开启，晶体管t2、t3、t4、t5关闭；vinit_col输入高电平信号，ti开关关闭，read_col输入低电平信号，tr开关开启，oled器件的阳极存储的检测电信号通过信号集成传输端10a和信号集成传输线20逐行读出。
154.(2)在实施例一的具体示例2中，如图6和图7所示，像素电路1集成设置于采用ltps工艺的显示背板，发光单元2和感光单元3(pd)单独设置，感光单元3在反偏状态下工作，图示中感光单元3的导通方向仅为示意，也可以将感光单元3反向连接并将感光单元3的压差设置为反偏即可。感光单元3可以通过vbias单独提供反偏电压信号，也可以共用像素电路1的vss或者vdd电源信号。像素电路1所包括的各个晶体管均采用p型mos管。图6中，t6兼做显示的复位tft和读取的tft，感光单元3设置于晶体管t6的源极侧；图7中，t1兼做显示复位tft和读取的tft，感光单元3设置于晶体管t1的漏极侧。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a(vinit&read)集成于晶体管t1和t6之间，用于输出检测电信号以及接收初始化驱动信号。
信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述。该像素电路1的工作时序过程与具体示例1相同，此处也不再赘述。
155.(3)在实施例一的具体示例3中，如图11所示，像素电路1集成设置于采用ltpo工艺的显示背板，发光单元2和感光单元3集成设置于oled器件，晶体管t1和t2为n型mos管，其余晶体管为p型mos管，其中，晶体管t1和t6分别对应的栅极驱动信号的电压方向相反，晶体管t2和t3分别对应的栅极驱动信号的电压方向相反。晶体管t6兼做显示的复位tft和读取的tft。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a(vinit&read)集成于晶体管t1和t6之间，用于输出检测电信号以及接收初始化驱动信号。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述；该像素电路1的工作过程与具体示例1相同，此处也不再赘述。
156.(4)在实施例一的具体示例4中，如图12和13所示，像素电路1集成设置于采用ltpo工艺的显示背板，发光单元2和感光单元3(pd)单独设置，感光单元3在反偏状态下工作，图示中感光单元3的导通方向仅为示意，也可以将感光单元3反向连接并将感光单元3的压差设置为反偏即可。感光单元3可以通过vbias单独提供反偏电压信号，也可以共用像素电路1的vss或者vdd电源信号。晶体管t1和t2为n型mos管，其余晶体管为p型mos管，其中，晶体管t1和t6分别对应的栅极驱动信号的电压方向相反，晶体管t2和t3分别对应的栅极驱动信号的电压方向相反。图12中，t6兼做显示的复位tft和读取的tft，感光单元3设置于晶体管t6的源极侧；图13中，t1兼做显示复位tft和读取的tft，感光单元3设置于晶体管t1的漏极侧。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a(vinit&read)集成于晶体管t1和t6之间，用于输出检测电信号以及接收初始化驱动信号。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述；该像素电路1的工作过程与具体示例1相同，此处也不再赘述。
157.实施例二
158.在实施例二中，像素电路1采用pps型电路，且晶体管t1的源极与晶体管t6的漏极电隔离。其中，晶体管t1的源极形成第一初始化驱动信号输入端(vinit1)，晶体管t6的漏极形成信号集成传输端10a(vinit2&read)，用于输出检测电信号以及接收第二初始化驱动信号。下面结合图14至图18描述实施例二所列举的四种具体示例。
159.(1)在实施例二的具体示例1中，如图14和图15所示，像素电路1集成设置于采用ltps工艺的显示背板，发光单元2和感光单元3集成设置于oled器件，像素电路1所包括的各个晶体管均采用p型mos管。其中，第一晶体管11为晶体管t6，晶体管t6兼做显示的复位tft和读取的tft。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的第一信号传输线21和第二信号传输线22通过ti开关和tr开关切换走线以作为vinit驱动线和read信号线，ti开关和tr开关的驱动信号分别为vinit2_col和read_col，也可通过ic内部设计提供兼容驱动和read功能。该像素电路1的工作时序过程与实施例一的具体示例1相同，此处不再赘述。
160.(2)在实施例二的具体示例2中，如图16所示，像素电路1集成设置于采用ltps工艺的显示背板，发光单元2和感光单元3(pd)单独设置，感光单元3在反偏状态下工作，图示中感光单元3的导通方向仅为示意，也可以将感光单元3反向连接并将感光单元3的压差设置为反偏即可。感光单元3可以通过vbias单独提供反偏电压信号，也可以共用像素电路1的vss或者vdd电源信号。像素电路1所包括的各个晶体管均采用p型mos管。t6兼做显示的复位tft和读取的tft，感光单元3设置于晶体管t6的源极侧。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与实施例二的具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述。该像素电路1的工作时序过程与实施例一的具体示例1相同，此处也不再赘述。
161.(3)在实施例二的具体示例3中，如图17所示，像素电路1集成设置于采用ltpo工艺的显示背板，发光单元2和感光单元3集成设置于oled器件，晶体管t1和t2为n型mos管，其余晶体管为p型mos管，其中，晶体管t1和t6分别对应的栅极驱动信号的电压方向相反，晶体管t2和t3分别对应的栅极驱动信号的电压方向相反。晶体管t6兼做显示的复位tft和读取的tft。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与实施例二的具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述；该像素电路1的工作过程与实施例一的具体示例1相同，此处也不再赘述。
162.(4)在实施例二的具体示例4中，如图18所示，像素电路1集成设置于采用ltpo工艺的显示背板，发光单元2和感光单元3(pd)单独设置，感光单元3在反偏状态下工作，图示中感光单元3的导通方向仅为示意，也可以将感光单元3反向连接并将感光单元3的压差设置为反偏即可。感光单元3可以通过vbias单独提供反偏电压信号，也可以共用像素电路1的vss或者vdd电源信号。晶体管t1和t2为n型mos管，其余晶体管为p型mos管，其中，晶体管t1和t6分别对应的栅极驱动信号的电压方向相反，晶体管t2和t3分别对应的栅极驱动信号的电压方向相反。t6兼做显示的复位tft和读取的tft，感光单元3设置于晶体管t6的源极侧。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与实施例二的具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述；该像素电路1的工作过程与实施例一的具体示例1相同，此处也不再赘述。
163.实施例三
164.在实施例三中，像素电路1采用pps型电路，且晶体管t1的源极与晶体管t6的漏极电隔离。其中，晶体管t1的源极形成信号集成传输端10a(vinit1&read)，用于输出检测电信号以及接收第一初始化驱动信号，晶体管t6的漏极形成第二初始化驱动信号输入端(vinit2)。下面结合图19至图28描述实施例三所列举的四种具体示例。
165.(1)在实施例三的具体示例1中，如图19至21所示，像素电路1集成设置于采用ltps工艺的显示背板，发光单元2和感光单元3集成设置于oled器件，像素电路1所包括的各个晶体管均采用p型mos管。其中，第一晶体管11为晶体管t6，晶体管t1兼做显示的复位tft和读取的tft。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的
第一信号传输线21和第二信号传输线22通过ti开关和tr开关切换走线以作为vinit1驱动线和read信号线，ti开关和tr开关的驱动信号分别为vinit1_col和read_col，也可通过ic内部设计提供兼容驱动和read功能。如图21所示，该像素电路1的工作时序过程如下：
166.①
复位阶段：g’(n-1)输入第一栅极驱动信号(低电平信号)以及g(n-1)输入第二栅极驱动信号(低电平信号)，晶体管t1、t6开启，晶体管t2、t3、t4、t5关闭；vinit1_col输入低电平信号ti开关开启，read_col输入高电平信号tr开关关闭，信号集成传输端10a输入第一初始化驱动信号(vinit1)，复合功能模块10的第一复位子模块将oled器件的阳极和晶体管t7的栅极复位为第一初始化驱动信号；
167.②
补偿阶段：g(n)输入第三栅极驱动信号(低电平信号)以及g’(n)输入第四栅极驱动信号(低电平信号)，晶体管t2、t3开启，晶体管t1、t6、t4、t5关闭；vdata写入显示信息，补偿模块在晶体管t7的栅极写入像素数据信号和补偿信号(vdata+vth信号)。其中，对于发光像素单元的像素电路1，vdata写入低电平信号，以使晶体管t7在发光阶段按照灰阶要求向oled器件提供电流；对于检测像素单元的像素电路1，vdata写入高电平信号，以使晶体管t7在发光阶段处于关闭状态；
168.③
发光&采集阶段：em(n)输入第一发光采集驱动信号(低电平信号)以及em’(n)输入第二发光采集驱动信号(低电平信号)，晶体管t4、t5开启，晶体管t1、t6、t2、t3关闭，显示像素单元的像素电路1电连接的oled器件根据输入灰阶要求正常发光，检测像素单元的像素电路1的晶体管t7关闭，oled器件仍处于反偏状态，响应于接收显示光到体表反射回来的光信号，oled器件的阳极电位发生变化以生成检测电信号，并保持在oled器件自身的电容上；
169.④
电容c1复位阶段：g(n-1)输入第二栅极驱动信号(低电平信号)，晶体管t1开启，第二复位子模块将电容c1的电位复位为第二初始化驱动信号(vinit2)；em(n)输入第一发光采集驱动信号(低电平信号)，晶体管t4关闭，em'(n)仍保持为低电平信号，晶体管t5保持开启，晶体管t2、t3、t6处于关闭状态；
170.⑤
电容c1写入阶段：g(n)输入第三栅极驱动信号(低电平信号)，晶体管t2开启，检测像素单元的oled器件阳极存储的检测电信号通过晶体管t5和t2写入电容c1，本行像素电路1的电容c1存储完成后em’(n)输入第二发光采集驱动信号(低电平信号)，晶体管t5关闭，下一行像素电路1重复上述过程，以将检测电信号存储至电容c1；
171.⑥
读取阶段：g(n-1)输入第二栅极驱动信号(低电平信号)，晶体管t1开启，晶体管t2、t3、t4、t5关闭；vinit_col输入高电平信号ti开关关闭，read_col输入低电平信号tr开关开启，电容c1存储的检测电信号通过信号集成传输端10a和信号集成传输线20逐行读出。
172.(2)在实施例三的具体示例2中，如图22、23和24所示，像素电路1集成设置于采用ltps工艺的显示背板，发光单元2和感光单元3(pd)单独设置，感光单元3在反偏状态下工作，图示中感光单元3的导通方向仅为示意，也可以将感光单元3反向连接并将感光单元3的压差设置为反偏即可。感光单元3可以通过vbias单独提供反偏电压信号，也可以共用像素电路1的vss或者vdd电源信号。像素电路1所包括的各个晶体管均采用p型mos管。t1兼做显示复位tft和读取的tft。图22中，感光单元3设置于晶体管t6的源极侧；图33中，感光单元3设置于晶体管t5的漏极测；图24中，感光单元3设置于晶体管t1的漏极侧。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集
成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与实施例三的具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述。该像素电路1的工作时序过程与实施例三的具体示例1相同，此处也不再赘述。
173.(3)在实施例三的具体示例3中，如图25所示，像素电路1集成设置于采用ltpo工艺的显示背板，发光单元2和感光单元3集成设置于oled器件，晶体管t1和t2为n型mos管，其余晶体管为p型mos管，其中，晶体管t1和t6分别对应的栅极驱动信号的电压方向相反，晶体管t2和t3分别对应的栅极驱动信号的电压方向相反。晶体管t1兼做显示的复位tft和读取的tft。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与实施例三的具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述；该像素电路1的工作过程与实施例三的具体示例1相同，此处也不再赘述。
174.(4)在实施例三的具体示例4中，如图26、27和28所示，像素电路1集成设置于采用ltpo工艺的显示背板，发光单元2和感光单元3(pd)单独设置，感光单元3在反偏状态下工作，图示中感光单元3的导通方向仅为示意，也可以将感光单元3反向连接并将感光单元3的压差设置为反偏即可。感光单元3可以通过vbias单独提供反偏电压信号，也可以共用像素电路1的vss或者vdd电源信号。晶体管t1和t2为n型mos管，其余晶体管为p型mos管，其中，晶体管t1和t6分别对应的栅极驱动信号的电压方向相反，晶体管t2和t3分别对应的栅极驱动信号的电压方向相反。t1兼做显示的复位tft和读取的tft。图26中，感光单元3设置于晶体管t6的源极侧；图27中，感光单元3设置于晶体管t5的漏极侧；图28中，感光单元3设置于晶体管t1的漏极侧。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与实施例三的具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述；该像素电路1的工作过程与实施例三的具体示例1相同，此处也不再赘述。
175.实施例四
176.在实施例四中，像素电路1采用aps型电路，且晶体管t1的源极与晶体管t6的漏极电隔离。其中，晶体管t1的源极形成第一初始化驱动信号输入端(vinit1)，晶体管t6的漏极形成信号集成传输端10a(vinit2&read)，用于输出检测电信号以及接收第二初始化驱动信号。下面结合图29至图38描述实施例四所列举的四种具体示例。
177.(1)在实施例四的具体示例1中，如图29和30所示，像素电路1集成设置于采用ltps工艺的显示背板，发光单元2和感光单元3集成设置于oled器件，像素电路1所包括的各个晶体管均采用p型mos管。其中，第一晶体管11为晶体管t6，晶体管t6兼做显示的复位tft和读取的tft。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的第一信号传输线21和第二信号传输线22通过ti开关和tr开关切换走线以作为vinit2驱动线和read信号线，ti开关和tr开关的驱动信号分别为vinit2_col和read_col，也可通过ic内部设计提供兼容驱动和read功能。如图31所示，该像素电路1的工作时序过程如下：
178.①
复位阶段：g’(n-1)输入第一栅极驱动信号(低电平信号)以及g(n-1)输入第二栅极驱动信号(低电平信号)，晶体管t1、t6开启，晶体管t2、t3、t4、t5关闭；vinit1_col输入低电平信号ti开关开启，read_col输入高电平信号tr开关关闭，信号集成传输端10a输入第
二初始化驱动信号(vinit2)，复合功能模块10的第一复位子模块将oled器件的阳极和晶体管t7的栅极复位为第二初始化驱动信号；
179.②
补偿阶段：g(n)输入第三栅极驱动信号(低电平信号)以及g’(n)输入第四栅极驱动信号(低电平信号)，晶体管t2、t3开启，晶体管t1、t6、t4、t5关闭；vdata写入显示信息，补偿模块在晶体管t7的栅极写入像素数据信号和补偿信号(vdata+vth信号)。其中，对于发光像素单元的像素电路1，vdata写入低电平信号，以使晶体管t7在发光阶段按照灰阶要求向oled器件提供电流；对于检测像素单元的像素电路1，vdata写入高电平信号，以使晶体管t7在发光阶段处于关闭状态；
180.③
发光&采集阶段：em(n)输入第一发光采集驱动信号(低电平信号)以及em’(n)输入第二发光采集驱动信号(低电平信号)，晶体管t4、t5开启，晶体管t1、t6、t2、t3关闭，显示像素单元的像素电路1电连接的oled器件根据输入灰阶要求正常发光，检测像素单元的像素电路1的晶体管t7关闭，oled器件仍处于反偏状态，响应于接收显示光到体表反射回来的光信号，oled器件的阳极电位发生变化以生成检测电信号，并保持在oled器件自身的电容上；
181.④
电容c1复位阶段：g(n-1)输入第二栅极驱动信号(低电平信号)，晶体管t1开启，第二复位子模块将电容c1的电位复位为第一初始化驱动信号(vinit1)；em(n)输入高电平信号，晶体管t4关闭，em'(n)仍保持为低电平信号，晶体管t5保持开启，晶体管t2、t3、t6处于关闭状态；
182.⑤
电容c1写入阶段：g(n)输入第三栅极驱动信号(低电平信号)，晶体管t2开启，检测像素单元的oled器件阳极存储的检测电信号通过晶体管t5和t2写入电容c1，本行像素电路1的电容c1存储完成后em’(n)输入高电平信号，晶体管t5关闭，下一行像素电路1重复上述过程，以将检测电信号存储至电容c1；
183.⑥
读取阶段：g’(n-1)输入第一栅极驱动信号(低电平信号)、em(n)输入第一发光采集驱动信号(低电平信号)以及em’(n)输入第二发光采集驱动信号(低电平信号)，晶体管t4、t5、t6开启，晶体管t1、t2、t3关闭；vinit_col输入高电平信号ti开关关闭，read_col输入低电平信号tr开关开启，电容c1存储的检测电信号依次通过晶体管t5和t6、信号集成传输端10a和信号集成传输线20逐行读出。
184.(2)在实施例四的具体示例2中，如图32、33和34所示，像素电路1集成设置于采用ltps工艺的显示背板，发光单元2和感光单元3(pd)单独设置，感光单元3在反偏状态下工作，图示中感光单元3的导通方向仅为示意，也可以将感光单元3反向连接并将感光单元3的压差设置为反偏即可。感光单元3可以通过vbias单独提供反偏电压信号，也可以共用像素电路1的vss或者vdd电源信号。像素电路1所包括的各个晶体管均采用p型mos管。t6兼做显示复位tft和读取的tft。图32中，感光单元3设置于晶体管t6的源极侧；图33中，感光单元3设置于晶体管t5的漏极测；图34中，感光单元3设置于晶体管t1的漏极侧。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与实施例四的具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述。该像素电路1的工作时序过程与实施例四的具体示例1相同，此处也不再赘述。
185.(3)在实施例四的具体示例3中，如图35所示，像素电路1集成设置于采用ltpo工艺
的显示背板，发光单元2和感光单元3集成设置于oled器件，晶体管t1和t2为n型mos管，其余晶体管为p型mos管，其中，晶体管t1和t6分别对应的栅极驱动信号的电压方向相反，晶体管t2和t3分别对应的栅极驱动信号的电压方向相反。晶体管t6兼做显示的复位tft和读取的tft。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与实施例三的具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述；该像素电路1的工作过程与实施例三的具体示例1相同，此处也不再赘述。
186.(4)在实施例四的具体示例4中，如图36、37和38所示，像素电路1集成设置于采用ltpo工艺的显示背板，发光单元2和感光单元3(pd)单独设置，感光单元3在反偏状态下工作，图示中感光单元3的导通方向仅为示意，也可以将感光单元3反向连接并将感光单元3的压差设置为反偏即可。感光单元3可以通过vbias单独提供反偏电压信号，也可以共用像素电路1的vss或者vdd电源信号。晶体管t1和t2为n型mos管，其余晶体管为p型mos管，其中，晶体管t1和t6分别对应的栅极驱动信号的电压方向相反，晶体管t2和t3分别对应的栅极驱动信号的电压方向相反。t6兼做显示的复位tft和读取的tft。图36中，感光单元3设置于晶体管t6的源极侧；图37中，感光单元3设置于晶体管t5的漏极侧；图38中，感光单元3设置于晶体管t1的漏极侧。复合功能模块10包括晶体管t6和t1，发光采集模块包括晶体管t4和t5，补偿模块包括晶体管t2和t3。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与实施例四的具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述；该像素电路1的工作过程与实施例四的具体示例1相同，此处也不再赘述。
187.实施例五
188.在实施例五中，像素电路1采用aps型电路，且晶体管t1的源极与晶体管t6的漏极电隔离。其中，晶体管t1的源极形成第一初始化驱动信号输入端(vinit1)，晶体管t6的漏极形成第二初始化驱动信号输入端(vinit2)，晶体管t3的源极形成信号集成传输端10a(vdata&read)，用于输出检测电信号以及接收像素数据信号。下面结合图39至图44描述实施例五所列举的两种具体示例。
189.(1)在实施例五的具体示例1中，如图39和40所示，像素电路1集成设置于采用ltpo工艺的显示背板，发光单元2和感光单元3集成设置于oled器件，晶体管t1和t2为n型mos管，其余晶体管为p型mos管，其中，晶体管t1和t6分别对应的栅极驱动信号的电压方向相反，晶体管t2和t3分别对应的栅极驱动信号的电压方向相反。其中，第一晶体管11为晶体管t6，晶体管t6、t1分别用作显示的复位tft，晶体管t3兼作像素数据输入的tft和读取的tft。复合功能模块10包括晶体管t2、t3和t6，复位模块包括晶体管t1和t6，发光采集模块包括晶体管t4和t5。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的第一信号传输线21和第二信号传输线22通过ti开关和tr开关切换走线以作为vdata驱动线和read信号线，ti开关和tr开关的驱动信号分别为vdata_col和read_col，也可通过ic内部设计提供兼容驱动和read功能。如图41所示，该像素电路1的工作时序过程如下：
190.①
复位阶段：ng(n-1)输入第一栅极驱动信号(高电平信号)，晶体管t1开启，晶体管t2、t3、t4、t5、t6关闭，第一复位子模块将t7栅极复位为第一初始化驱动信号；
191.②
补偿&复位阶段：ng(n)输入第二栅极驱动信号(高电平信号)以及pg(n)输入第三栅极驱动信号(低电平信号)，晶体管t2、t3、t6开启，晶体管t1、t4、t5关闭，第二复位子模
块将oled器件的阳极复位为第二初始化驱动信号；vdata_col输入低电平信号ti开关开启，read_col输入高电平信号tr开关关闭，信号集成传输端10a输入vdata显示信息，复合功能模块10的补偿子模块在晶体管t7的栅极写入像素数据信号和补偿信号(vdata+vth信号)。其中，对于发光像素单元的像素电路1，vdata写入低电平信号，以使晶体管t7在发光阶段按照灰阶要求向oled器件提供电流；对于检测像素单元的像素电路1，vdata写入高电平信号，以使晶体管t7在发光阶段处于关闭状态；
192.③
发光&采集阶段：em(n)输入第一发光采集驱动信号(低电平信号)以及em’(n)输入第二发光采集驱动信号(低电平信号)，晶体管t4、t5开启，晶体管t1、t6、t2、t3关闭，显示像素单元的像素电路1电连接的oled器件根据输入灰阶要求正常发光，检测像素单元的像素电路1的晶体管t7关闭，oled器件仍处于反偏状态，响应于接收显示光到体表反射回来的光信号，oled器件的阳极电位发生变化以生成检测电信号，并保持在oled器件自身的电容上；
193.④
电容c1复位阶段：ng(n-1)输入第一栅极驱动信号(高电平信号)，晶体管t1开启，第三复位子模块将电容c1的电位复位为第一初始化驱动信号(vinit1)；em(n)输入高电平信号，晶体管t4关闭，em'(n)仍保持为低电平信号，晶体管t5保持开启，晶体管t2、t3、t6处于关闭状态；
194.⑤
电容c1写入阶段：ng(n)输入第二栅极驱动信号(高电平信号)，晶体管t2开启，检测像素单元的oled器件阳极存储的检测电信号通过晶体管t5和t2写入电容c1，本行像素电路1的电容c1存储完成后em’(n)输入高电平信号，晶体管t5关闭，下一行像素电路1重复上述过程，以将检测电信号存储至电容c1；
195.⑥
读取阶段：pg(n)输入第三栅极驱动信号(低电平信号)以及em’(n)输入第二发光采集驱动信号(低电平信号)，晶体管t5开启，晶体管t1、t2、t4关闭，第二初始化信号采用预设的低电平信号，以使晶体管t7工作但不足以驱动oled器件发光；vdata_col输入高电平信号ti开关关闭，read_col输入低电平信号tr开关开启，读取子模块将电容c1存储的检测电信号通过晶体管t7跨导转化为电流信号，并将电流信号通过晶体管t3源极的信号集成传输端10a和信号集成传输线20逐行读出。
196.(2)在实施例五的具体示例2中，如图42、43和44所示，像素电路1集成设置于采用ltpo工艺的显示背板，发光单元2和感光单元3(pd)单独设置，感光单元3在反偏状态下工作，图示中感光单元3的导通方向仅为示意，也可以将感光单元3反向连接并将感光单元3的压差设置为反偏即可。感光单元3可以通过vbias单独提供反偏电压信号，也可以共用像素电路1的vss或者vdd电源信号。晶体管t1和t2为n型mos管，其余晶体管为p型mos管，其中，晶体管t1和t6分别对应的栅极驱动信号的电压方向相反，晶体管t2和t3分别对应的栅极驱动信号的电压方向相反。其中，第一晶体管11为晶体管t6，晶体管t6、t1分别用作显示的复位tft，晶体管t3兼作像素数据输入的tft和读取的tft。复合功能模块10包括晶体管t2、t3和t6，复位模块包括晶体管t1和t6，发光采集模块包括晶体管t4和t5。图42中，感光单元3设置于晶体管t6的源极侧；图43中，感光单元3设置于晶体管t5的漏极侧；图44中，感光单元3设置于晶体管t1的漏极侧。信号集成传输端10a电连接有信号集成传输线20，信号集成传输线20的走线与实施例五的具体示例1相同，也可通过ic内部设计提供兼容驱动和read功能，此处不再赘述；该像素电路1的工作过程与实施例五的具体示例1相同，此处也不再赘述。
197.第二方面，本技术实施例还提供了一种显示面板，包括本技术上述任一种实施方式的具有体征检测功能的像素电路1。
198.根据本技术实施例的显示装置，通过采用本技术上述实施例的像素电路1，不仅提升了显示面板的集成度，还有利于提升显示面板的显示分辨率和体征识别的分辨率。此外，由于本技术实施例的像素电路1无需增设除显示功能以外的掩膜(mask)数量和光传感单元，从而能够简化针对屏内指纹识别功能的背板的制备工艺流程，显著降低了显示面板的制造成本。
199.此外，上述实施例的显示面板的其他构成可以采用于本领域普通技术人员现在和未来知悉的各种技术方案，这里不再详细描述。
200.在本技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
201.在本技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
202.上文的公开提供了许多不同的实施方式或例子用来实现本技术的不同结构。为了简化本技术的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本技术。此外，本技术可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
203.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。

技术特征：
1.一种具有体征检测功能的像素电路，其特征在于，与感光单元和发光单元电连接，所述像素电路包括发光采集模块、复合功能模块和储能晶体管，所述复合功能模块包括第一晶体管，所述第一晶体管的源极侧与所述发光单元电连接，所述第一晶体管的源极侧或者漏极侧与所述感光单元电连接，所述感光单元用于在反偏状态下根据反射光信号生成检测电信号；其中，所述复合功能模块具有信号集成传输端，所述信号集成传输端用于输出所述检测电信号。2.根据权利要求1所述的具有体征检测功能的像素电路，其特征在于，所述信号集成传输端还用于接收初始化驱动信号或者像素数据信号。3.根据权利要求2所述的具有体征检测功能的像素电路，其特征在于，所述信号集成传输端与信号集成传输线电连接，所述信号集成传输线包括第一信号传输线和第二信号传输线，所述第一信号传输线设置有第一开关，所述第二信号传输线设置有第二开关；其中，响应于第一开关驱动信号，所述第一开关开启且所述第二开关关闭；响应于第二开关驱动信号，所述第二开关开启且所述第一开关关闭。4.根据权利要求1所述的具有体征检测功能的像素电路，其特征在于，所述感光单元和所述发光单元集成设置，其中，所述发光单元包括有机发光器件，且所述有机发光器件在反偏状态下根据反射光信号生成检测电信号。5.根据权利要求1所述的具有体征检测功能的像素电路，其特征在于，所述感光单元和所述发光单元单独设置，其中，所述发光单元包括有机发光器件，所述感光单元包括pin、opd或者光敏tft。6.根据权利要求5所述的具有体征检测功能的像素电路，其特征在于，所述感光单元在显示面板中设置于所述发光单元的阳极层或者源漏极层的背离基板的一侧。7.根据权利要求5所述的具有体征检测功能的像素电路，其特征在于，所述感光单元的负极侧连接有反偏电压信号；或者，所述感光单元的正极侧和负极侧分别与所述像素电路的漏极电源信号和源极电源信号连接。8.根据权利要求1所述的具有体征检测功能的像素电路，其特征在于，所述复合功能模块还包括第二晶体管；其中，所述第一晶体管的漏极侧与所述第二晶体管的源极侧电连接，所述信号集成传输端设置于所述第一晶体管的漏极侧和所述第二晶体管的源极侧之间；或者，所述第一晶体管的源极侧与所述第二晶体管的漏极侧电连接，所述信号集成传输端设置于所述第一晶体管的漏极侧或者所述第二晶体管的源极侧。9.根据权利要求8所述的具有体征检测功能的像素电路，其特征在于，所述发光单元和所述感光单元均电连接于所述第一晶体管的源极侧；或者，所述发光单元电连接于所述第一晶体管的源极侧，所述感光单元电连接于所述第二晶体管的漏极侧。10.根据权利要求8所述的具有体征检测功能的像素电路，其特征在于，所述像素电路集成设置于基于ltps工艺的显示背板，所述第一晶体管和所述第二晶体管的类型相同，且所述第一晶体管和所述第二晶体管输入的栅极驱动信号的电压方向相同；或者，所述像素电路集成设置于基于ltpo工艺的显示背板，所述第一晶体管为p型晶体管，所述第二晶体管为n型晶体管，所述第一晶体管和所述第二晶体管输入的栅极驱动信号的电压方向相反。
11.根据权利要求1至10任一项所述的具有体征检测功能的像素电路，其特征在于，还包括补偿模块，所述复合功能模块包括复位子模块和读取子模块，所述信号集成传输端用于输出所述检测电信号以及接收初始化驱动信号；所述复合功能模块具有第一栅极驱动信号输入端，所述补偿模块具有第二栅极驱动信号输入端，所述发光采集模块具有发光采集驱动信号输入端；其中，响应于第一栅极驱动信号和第二开关驱动信号，所述复位子模块将第二信号传输线输入的初始化驱动信号分别写入所述储能晶体管的栅极和所述感光单元的信号存储子单元；响应于第二栅极驱动信号，所述补偿模块将发光补偿信号和第一像素数据信号写入发光像素单元的储能晶体管的栅极，以及将采集补偿信号和第二像素数据信号写入检测像素单元的储能晶体管的栅极，所述第一像素数据信号的电位低于所述第二像素数据信号的电位；响应于发光采集驱动信号，所述发光采集模块驱动所述发光单元发光，以及驱动所述感光单元在反偏状态下根据反射光信号生成所述检测电信号，并写入所述感光单元的信号存储子单元；响应于第一栅极驱动信号和第一开关驱动信号，所述读取子模块通过第一信号传输线输出所述检测电信号。12.根据权利要求1至10任一项所述的具有体征检测功能的像素电路，其特征在于，还包括补偿模块、存储模块和储能电容，所述复合功能模块包括第一复位子模块、第二复位子模块和读取子模块，所述信号集成传输端用于输出所述检测电信号以及接收初始化驱动信号；所述复合功能模块具有第一栅极驱动信号输入端和第二栅极驱动信号输入端，所述补偿模块具有第三栅极驱动信号输入端和第四栅极驱动信号输入端，所述发光采集模块具有第一发光采集驱动信号输入端和第二发光采集驱动信号输入端；响应于第一栅极驱动信号、第二栅极驱动信号和第二开关驱动信号，所述第一复位子模块将第二信号传输线输入的初始化驱动信号分别写入所述储能晶体管的栅极和所述感光单元的信号存储子单元；响应于第三栅极驱动信号和第四栅极驱动信号，所述补偿模块将发光补偿信号和第一像素数据信号写入发光像素单元的储能晶体管的栅极，以及将采集补偿信号和第二像素数据信号写入检测像素单元的储能晶体管的栅极，所述第一像素数据信号的电位低于所述第二像素数据信号的电位；响应于第一发光采集驱动信号和第二发光采集驱动信号，所述发光采集模块驱动所述发光单元发光，以及驱动所述感光单元在反偏状态下根据反射光信号生成所述检测电信号，并写入所述感光单元的信号存储子单元；响应于第二栅极驱动信号和第二发光采集驱动信号，所述第二复位子模块将所述第二信号传输线输入的初始化驱动信号写入所述储能电容；响应于第三栅极驱动信号，所述存储模块将所述检测电信号写入所述储能电容；响应于所述第二栅极驱动信号和第一开关驱动信号，所述读取子模块将存储于所述储能电容的检测电信号通过第一信号传输线输出。13.根据权利要求1至10任一项所述的具有体征检测功能的像素电路，其特征在于，还
包括补偿模块、存储模块和储能电容，所述复合功能模块包括第一复位子模块、第二复位子模块和读取子模块，所述信号集成传输端用于输出所述检测电信号以及接收初始化驱动信号；所述复合功能模块具有第一栅极驱动信号输入端和第二栅极驱动信号输入端，所述补偿模块具有第三栅极驱动信号输入端和第四栅极驱动信号输入端，所述发光采集模块具有第一发光采集驱动信号输入端和第二发光采集驱动信号输入端；响应于第一栅极驱动信号、第二栅极驱动信号和第二开关驱动信号，所述第一复位子模块将第二信号传输线输入的初始化驱动信号分别写入所述储能晶体管的栅极和所述感光单元的信号存储子单元；响应于第三栅极驱动信号和第四栅极驱动信号，所述补偿模块将发光补偿信号和第一像素数据信号写入发光像素单元的储能晶体管的栅极，以及将采集补偿信号和第二像素数据信号写入检测像素单元的储能晶体管的栅极，所述第一像素数据信号的电位低于所述第二像素数据信号的电位；响应于第一发光采集驱动信号和第二发光采集驱动信号，所述发光采集模块驱动所述发光单元发光，以及驱动所述感光单元在反偏状态下根据反射光信号生成所述检测电信号，并写入所述感光单元的信号存储子单元；响应于第二栅极驱动信号和第二发光采集驱动信号，所述第二复位子模块将所述第二信号传输线输入的初始化驱动信号写入所述储能电容；响应于第三栅极驱动信号，所述存储模块将所述检测电信号写入所述储能电容；响应于第二栅极驱动信号、第一发光采集驱动信号和第二发光采集驱动信号，所述读取子模块驱动所述储能晶体管在低电位漏极电源信号下工作，以将所述储能电容存储的检测电信号由电压信号转化为电流信号；以及，响应于第一开关驱动信号，所述读取子模块将所述电流信号通过第一信号传输线输出。14.根据权利要求1至10任一项所述的具有体征检测功能的像素电路，其特征在于，还包括复位模块、存储模块和储能电容，所述复合功能模块包括补偿子模块和读取子模块，所述复位模块包括第一复位子模块、第二复位子模块和第三复位子模块，所述信号集成传输端用于输出所述检测电信号以及接收像素数据信号；所述复位模块具有第一栅极驱动信号输入端，所述复合功能模块具有第二栅极驱动信号输入端和两个第三栅极驱动信号输入端，所述发光采集模块具有第一发光采集驱动信号输入端和第二发光采集驱动信号输入端；其中，响应于第一栅极驱动信号，所述第一复位子模块将第一初始化信号写入所述储能晶体管的栅极；响应于所述第二栅极驱动信号、所述第三栅极驱动信号和第二开关驱动信号，所述补偿子模块将发光补偿信号和第一像素数据信号写入发光像素单元的储能晶体管的栅极，以及将采集补偿信号和第二像素数据信号写入检测像素单元的储能晶体管的栅极，所述第一像素数据信号的电位低于所述第二像素数据信号的电位；以及，所述第二复位模块将第二初始化信号写入所述感光单元的信号存储子单元；响应于第一发光采集驱动信号和第二发光采集驱动信号，所述发光采集模块驱动所述发光单元发光，以及驱动所述感光单元在反偏状态下根据反射光信号生成所述检测电信号，并写入所述感光单元的信号存储子单元；
响应于所述第一栅极驱动信号和所述第二发光采集驱动信号，所述第三复位子模块将第一初始化信号写入所述储能电容；响应于所述第二栅极驱动信号，所述存储模块将所述检测电信号写入所述储能电容；响应于所述第三栅极驱动信号和所述第二发光采集驱动信号，所述读取子模块驱动所述储能晶体管在低电位漏极电源信号下工作，以将所述储能电容存储的检测电信号由电压信号转化为电流信号；以及，响应于第一开关驱动信号，所述读取子模块将所述电流信号通过第一信号传输线输出。15.一种显示面板，其特征在于，包括如权利要求1至14任一项所述的具有体征检测功能的驱动电路。

技术总结
本申请实施例提供一种具有体征检测功能的像素电路以及显示面板，其中，像素电路与感光单元和发光单元电连接，像素电路包括发光采集模块、复合功能模块和储能晶体管，复合功能模块包括第一晶体管，第一晶体管的源极侧与发光单元电连接，第一晶体管的源极侧或者漏极侧与感光单元电连接，感光单元用于在反偏状态下根据反射光信号生成检测电信号；其中，复合功能模块具有信号集成传输端，信号集成传输端用于输出检测电信号。根据本申请的技术，像素电路能够同时具备驱动显示像素单元进行显示发光以及驱动检测像素单元进行体征检测的功能，有利于提升显示分辨率，还降低了显示面板的制造成本。造成本。造成本。


技术研发人员：佟月 王雷 秦云科 田文昊 贾鹏 海晓泉
受保护的技术使用者：北京京东方技术开发有限公司
技术研发日：2023.06.27
技术公布日：2023/9/23