具有软恢复体二极管的功率晶体管的制作方法

具有软恢复体二极管的功率晶体管
1.相关应用
2.本技术要求于2020年12月2日提交的美国专利申请no.17/110,027和2021年3月22日提交的美国专利申请no.17/208,271的优先权，其中上述申请的全部公开内容在此通过引用并入本文。
技术领域
3.本公开涉及半导体设备，尤其涉及包括具有软恢复特点的体二极管的功率晶体管及其制造方法。


背景技术：

4.晶体管在现代电子产品中有许多应用。作为能够处置高电压和电流的晶体管的功率晶体管常常用在开关电路系统中以向负载递送电力。功率开关电路系统中使用的晶体管一般需要能够双向传导电流。因而，反并联二极管与功率开关电路系统中的晶体管一起提供。在金属氧化物半导体场效应晶体管(mosfet)的情况下，反并联二极管的阳极耦合到mosfet的漏极，反并联二极管的阴极耦合到mosfet的源极。这允许电流在正向传导操作模式期间从mosfet中的漏极流向源极，并且在反向传导操作模式中经由反并联二极管从源极流向漏极。当在反并联二极管中的导通和阻断之间切换时，反并联二极管的性能特点将决定这种转变可以发生的速度和发生的开关损耗。一般会期望最小化操作模式之间的转变时间和开关损耗两者。因而，目前存在对将反并联二极管与晶体管结合使用以提高开关速度并降低开关损耗的需要。


技术实现要素：

5.在一个实施例中，晶体管包括衬底、衬底上的漂移层以及在漂移层中与衬底相对的结注入。结注入包括体阱和体阱内的源极阱。源极接触件与源极阱和体阱电接触。漏极接触件与衬底电接触。绝缘层在漂移层上并且在源极阱和体阱的一部分之上。栅极接触件在绝缘层上。源极接触件和漏极接触件之间的体二极管的软度因子大于0.5。通过提供晶体管使得体二极管的软度因子大于0.5，当用在双向传导应用中时体二极管的开关性能以及因此晶体管的开关损耗将显著降低。
6.在一个实施例中，晶体管包括衬底、衬底上的漂移层以及在漂移层中与衬底相对的结注入。结注入包括体阱和体阱内的源极阱。源极接触件与源极阱和体阱电接触。漏极接触件与衬底电接触。绝缘层在漂移层上并且在源极阱和体阱的一部分之上。栅极接触件在绝缘层上。体二极管由体阱、漂移层以及衬底在源极接触件和漏极接触件之间形成。在体二极管的正向偏置操作模式期间，在体阱和漂移层之间的界面处的少数载流子的浓度小于在漂移层和衬底之间的界面处的少数载流子的浓度。通过设计晶体管以在体二极管的漂移层中提供上面提到的少数载流子剖面，体二极管的干脆性(snappiness)将显著降低，从而提高晶体管在用于双向传导应用中时的开关性能。
7.在一个实施例中，一种半导体设备包括衬底、漂移层和在漂移层中的一个或多个注入区域。漂移层的载流子寿命在1μs和20μs之间。一个或多个注入区域被配置为提供垂直晶体管设备和体二极管。垂直晶体管设备被配置为在第一方向上传导电流，而体二极管被配置为在与第一方向相反的第二方向上传导电流。通过提供载流子寿命在1μs和20μs之间的漂移层，可以提高体二极管的软度，这进而可以降低与半导体设备相关联的开关损耗。
8.在一个实施例中，体二极管的软度因子在0.5和10之间。如上面所讨论的，这可以减少与半导体设备相关联的开关损耗。半导体设备可以包括漂移层中的重组区域，该重组区域是具有在1
×
10
13
cm-3
和1
×
10
18
cm-3
之间的少数载流子重组中心的密度的区域。可以提供体二极管使得它是非穿通二极管。
9.在一个实施例中，一种半导体设备包括衬底、漂移层、漂移层中的一个或多个注入区域以及漂移层中的重组区域。一个或多个注入区域被配置为提供垂直晶体管设备和体二极管。垂直晶体管设备被配置为在第一方向上传导电流，而体二极管被配置为在与第一方向相反的第二方向上传导电流。重组区域与漂移层中的一个或多个注入区域接界，并且具有在1
×
10
13
cm-3
和1
×
10
18
cm-3
之间的少数载流子重组中心的密度。重组区域可以提高体二极管的软度，这进而可以降低与半导体设备相关联的开关损耗。
10.在一个实施例中，体二极管的软度因子在0.5和10之间。漂移层可以具有在1μs和20μs之间的载流子寿命。可以提供体二极管使得它是非穿通二极管。
11.在某些实施例中，可以组合前述实施例的任何方面以获得附加的优点。
12.在结合附图阅读以下对优选实施例的详细描述之后，本领域技术人员将理解本公开的范围并实现其附加方面。
附图说明
13.结合在本说明书中并构成本说明书的一部分的附图图示了本公开的几个方面，并且与描述一起用于解释本公开的原理。
14.图1图示了根据本公开的一个实施例的晶体管的横截面图。
15.图2是图示根据本公开的一个实施例的晶体管中的体二极管的反向恢复的曲线图。
16.图3a图示了根据本公开的一个实施例的用于穿通二极管的漂移层内的电场。
17.图3b图示了根据本公开的一个实施例的用于非穿通二极管的漂移层内的电场。
18.图4是根据本公开的一个实施例的晶体管的体二极管的横截面图。
19.图5a-5e图示了根据本公开的各种实施例的晶体管的横截面图。
20.图6是图示根据本公开的一个实施例的晶体管中的多个注入的掺杂剖面的曲线图。
21.图7是图示根据本公开的一个实施例的用于制造晶体管的方法的流程图。
22.图8是图示根据本公开的一个实施例的晶体管的体二极管的性能的曲线图。
23.图9图示了根据本公开的一个实施例的半导体设备。
24.图10图示了根据本公开的一个实施例的半导体设备。
25.图11图示了根据本公开的一个实施例的半导体设备。
26.图12图示了根据本公开的一个实施例的晶体管。
27.图13a图示了根据本公开的一个实施例的半导体设备。
28.图13b是图示图13a的实施例的垂直半导体设备中的电场的曲线图。
29.图13c是图示对于图13a的实施例在阻断状态下当漏极-源极电压增加时漂移层底部的电场和漏极-源极电流的曲线图。
30.图14a图示了根据本公开的一个实施例的半导体设备。
31.图14b是图示图14a的实施例的半导体设备中的电场的曲线图。
32.图14c是图示对于图14a的实施例在阻断状态下当漏极-源极电压增加时漂移层底部的电场和漏极-源极电流的曲线图。
33.图15a图示了根据本公开的一个实施例的半导体设备。
34.图15b是图示图15a的实施例的半导体设备中的电场的曲线图。
35.图15c是图示对于图15a的实施例在阻断状态下当漏极-源极电压增加时漂移层底部的电场和漏极-源极电流的曲线图。
36.图16a图示了根据本公开的一个实施例的半导体设备。
37.图16b是图示图16a的实施例的半导体设备中的电场的曲线图。
38.图16c是图示对于图16a的实施例在阻断状态下当漏极-源极电压增加时漂移层底部的电场和漏极-源极电流的曲线图。
39.图17a图示了根据本公开的一个实施例的半导体设备。
40.图17b是图示遍及图17a的实施例的垂直半导体设备的各个层的相对分级的掺杂浓度水平的曲线图。
41.图17c是图示对于图17a的实施例在阻断状态下当漏极-源极电压增加时漂移层底部的电场和漏极-源极电流的曲线图。
42.图18a图示了根据本公开的一个实施例的功率设备。
43.图18b是图示遍及图18a的实施例的垂直半导体设备的各个层的相对分级的掺杂浓度水平的曲线图。
44.图19是图示根据本公开的各种实施例的体二极管的响应的曲线图。
45.图20是图示根据本公开的各种实施例的体二极管的响应的曲线图。
46.图21是图示根据本公开的各种实施例的体二极管的响应的曲线图。
具体实施方式
47.下面阐述的实施例表示使本领域技术人员能够实践实施例的必要的信息并且说明实践实施例的最佳方式。在参考附图阅读以下描述后，本领域技术人员将理解本公开的概念并且将认识到这些概念的未在本文中具体说明的应用。应当理解的是，这些概念和应用落在本公开和所附权利要求的范围内。
48.将理解的是，虽然术语第一、第二等可以在本文中用于描述各种元件，但这些元件不应当受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开来。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包括相关联列出的项目中的一个或多个的任何和所有组合。
49.应该理解的是，当诸如层、区域或衬底之类的元件被称为“在另一个元件上”或“延
伸到另一个元件上”时，它可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在居间元件。相反，当元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在居间元件。同样，应该理解的是，当诸如层、区域或衬底之类的元件被称为“在另一个元件之上”或“在另一个元件之上延伸”时，它可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在居间元件。相反，当元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在居间元件。还应该理解的是，当元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在居间元件。相反，当元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在居间元件。
50.本文可使用诸如“下方”或“上方”或“上”或“下”或“水平”或“垂直”之类的相关术语来描述一个元件、层或区域与另一个元件、层或区域的如图所示的关系。应该理解的是，这些术语和上面讨论的那些术语旨在涵盖除图中描绘的朝向之外的设备的不同朝向。
51.本文使用的术语仅用于描述特定实施例的目的并且不旨在限制本公开。如本文所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文清楚地另有说明。还应该理解的是，术语“包括”和/或“包含”在本文中使用时指定所陈述的特征、整数、步骤、操作、元素和/或组件的存在，但是不排除一个或多个其它特征、整数、步骤、操作、元素、组件和/或其组的存在或添加。
52.除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员普遍理解的相同含义。还应该理解的是，本文使用的术语应当被解释为具有与它们在本说明书的上下文和相关技术中的含义一致的含义并且不会以理想化或过于正式的意义进行解释，除非本文明确地这样定义。
53.图1是根据本公开的一个实施例的晶体管10的横截面图。晶体管10包括衬底12和衬底12上的漂移层14。在漂移层14的与衬底12相对的表面中提供体阱16。源极阱18在体阱16中提供，使得源极阱18在体阱16内。在体阱16中还提供接触阱19，使得接触阱19与体阱16中的源极阱18相邻。结型场效应晶体管(jfet)区域20也在漂移层14的与衬底12相对的表面中提供，与体阱16相邻。与衬底12相对的在漂移层14上提供源极接触件22，使得源极接触件22与源极阱18并且经由接触阱19与体阱16电接触。漏极接触件24在衬底12上提供，使得它与衬底12电接触。栅极绝缘体26在漂移层14的与衬底12相对的表面上提供，使得栅极绝缘体26在jfet区域20、体阱16的一部分和源极阱18的一部分之上。栅极接触件28在栅极绝缘体26上。
54.在一个实施例中，晶体管10是n型设备，其中衬底12、漂移层14、源极阱18和jfet区域20是n型，而体阱16和接触阱19是p型。衬底12的掺杂浓度可以在1
×
10
18
cm-3
和1
×
10
21
cm-3
之间。衬底12的厚度可以在10μm和360μm之间。漂移层14的掺杂浓度可以在1
×
10
17
cm-3
和5
×
10
13
cm-3
之间。漂移层14的掺杂浓度可以沿着其厚度是连续的(如图1中所示从顶部到底部)或者可以根据沿着其厚度改变的掺杂剖面而变化。漂移层14的厚度可以在2μm和200μm之间。漂移层14的掺杂浓度可以取决于漂移层14的厚度。特别地，掺杂浓度可以与漂移层14的厚度成反比。体阱16的掺杂浓度可以在1
×
10
16
cm-3
和3
×
10
19
cm-3
之间。体阱16可以具有在0.2μm和4μm之间的厚度。源极阱18可以具有在1
×
10
18
cm-3
和1
×
10
21
cm-3
之间的掺杂浓度。源极阱18可以具有在0.1μm和2μm之间的厚度。jfet区域20可以具有在1
×
10
16
cm-3
和2
×
10
17
cm-3
之间的掺杂浓度。jfet区域20可以具有在0.2μm和4μm之间的厚度。虽然以上将晶体管10讨论为n型设备，但本公开的原理同样适用于p型设备。在一个实施例中，晶体管10是碳化硅(sic)设备。但是，本公开的原理同样适用于任何材料系统，尤其适用于宽带隙材料系统。对于上述任何掺杂浓度范围或厚度范围，本公开预期使用该范围内的任何离散点或较宽范围内的任何子范围。例如，本公开预期漂移层14的掺杂浓度可以在1
×
10
17
cm-3
和5
×
10
13
cm-3
之间，在1
×
10
17
cm-3
或其附近，在5
×
10
13
cm-3
或其附近，在1
×
10
16
cm-3
和5
×
10
13
cm-3
之间，在1
×
10
17
cm-3
和1
×
10
13
cm-3
之间，或在较宽的示例性范围内的任何其它离散点或子范围。这同样适用于本文给出的所有掺杂浓度范围和厚度范围。接触阱19可以具有在0.1μm和2μm之间的厚度。接触阱19的掺杂浓度可以在1
×
10
16
cm-3
和1
×
10
21
cm-3
之间。
55.在一个实施例中，晶体管是金属氧化物半导体场效应晶体管(mosfet)。在这种实施例中，栅极绝缘体26可以是氧化物层。在另一个实施例中，晶体管是金属-绝缘体-半导体场效应晶体管(misfet)。
56.晶体管10可以是能够阻断高电压并传导高电流的功率设备。特别地，晶体管10可以具有在350v和20kv之间的击穿电压，这取决于应用。沿着这个击穿电压的谱，晶体管10的导通状态电阻可以在0.3mω
·
cm2和100mω
·
cm2之间。即，对于350v的击穿电压，晶体管10的导通状态电阻可以小于0.3mω
·
cm2，而对于20kv的击穿电压，晶体管10的导通状态电阻可以小于100mω
·
cm2。其它示例包括对于15kv击穿电压的小于90mω
·
cm2的导通状态电阻、对于10kv击穿电压的小于70mω
·
cm2的导通状态电阻以及对于3.3kv击穿电压的小于10mω
·
cm2的导通状态电阻。导通状态电阻可以根据其击穿电压在这些最小值和最大值之间变化。
57.如上面所讨论的，用于功率开关应用的晶体管应当双向传导电流。虽然这可以通过反并联耦合在源极接触件22和漏极接触件24之间(阳极到源极、阴极到漏极)的外部二极管来实现，但是相同的结果也可以使用在晶体管10的结构中形成的内置体二极管来实现。如图1中所示，体二极管30在设备右侧形成在源极接触件22和漏极接触件24之间。体二极管30是包括作为阳极的源极接触件22、体阱16、接触阱19、漂移层14、衬底12和作为阴极的漏极接触件24的pin二极管。使用体二极管30以允许双向电流传导通过放弃对外部二极管的需要而节省了空间。但是，体二极管30可能未针对开关进行优化。特别地，体二极管30会遭受高度的干脆性(snappiness)，如下文详细讨论的，这会增加开关时间和开关损耗。
58.二极管的干脆性表征其反向恢复。为了说明，图2是示出当从正向传导切换到反向偏置或阻断时二极管两端的正向电流和电压的曲线图。在时间t0之前，二极管正向偏置，因此将电流从阳极传导到阴极。因此，二极管两端的电压大约为零。在正向偏置期间，过量的少数载流子被注入到二极管的漂移区域中，使得漂移区域包含过量的少数载流子。在时间t0，通过改变在二极管的阳极和阴极处提供的电压，二极管从正向偏置切换到反向偏置。因此，随着过量的少数载流子衰减，通过二极管的电流开始减少。由于来自过量的少数载流子的电流，二极管两端的电压保持不变。在时间t1，通过二极管的电流从正电流切换到负电流。二极管两端的电压继续保持不变。随着漂移区域中存储的过量的少数载流子开始减少，该区域的电阻增加。因而，在时间t2，二极管两端的电压开始下降，同时电流继续下降。耗尽区域此时开始形成。在时间t3，当极少数过量的少数载流子留在漂移区域中时，通过二极管的反向电流达到其最大值。在时间t4，二极管两端的负电压达到其峰值。通过二极管的电流
和二极管两端的电压继续增加，直到时间t5，此时它们分别稳定在零和反向电压。
59.在反向恢复过程期间，二极管两端的电容由扩散电容和耗尽电容定义，扩散电容和耗尽电容分别是由于其中的扩散区域和耗尽区域所导致的。随着耗尽区域增长，扩散电容和耗尽电容的值改变。在其中耗尽区域击穿二极管使得扩散区域不再存在的情况下，扩散电容突然变为零，从而使得二极管的总电容发生大的改变，这会导致振铃和失真。
60.通过二极管的电流通过零(t1)并到达到其负峰值(t3)之间的时间被示为ts。通过二极管的电流达到其负峰值(t3)与其恢复至0.2
·irrm
(t4)之间的时间被示为tf。tf与ts之间的比率(tf/ts)在本文中被定义为二极管的软度因子s1。软度因子与二极管的干脆性相反地关联。因而，更高的软度因子是可期望的。辅助软度因子s2在本文中被定义为其中辅助软度因子的较高值是可期望的。量化二极管的软度的干脆性的另一种方式是通过查看x轴(零电流)和负反向恢复电流曲线之间的面积。一般期望最小化这个面积。
61.常规而言，本领域的技术人员将基于晶体管本身的几个期望特点(诸如击穿电压和导通状态电阻)来设计晶体管。换句话说，本领域技术人员在设计晶体管时一般不会考虑体二极管的性能。本公开的发明人发现可以在对晶体管性能的影响很小或最小的情况下显著改善晶体管的体二极管的一个或多个特点。特别地，可以显著降低晶体管中体二极管的干脆性，同时维持晶体管的性能。
62.为了改善晶体管10内的体二极管30的干脆性，进行了若干调整。首先，晶体管10被设计为使得体二极管30是非穿通二极管。如本文所讨论的，非穿通二极管被定义为这样的二极管：其中在二极管的击穿电压下，在其漂移层中形成的耗尽区域不穿透到衬底或相邻的n+层中。在体二极管30的情况下，这意味着在其击穿电压下，耗尽区域将保留在漂移层14内并且不会穿透到衬底12中。与常规设计相比，体二极管30可以通过改变漂移层14的掺杂浓度和/或厚度而被设计为非穿通的，其中这些参数针对晶体管10的期望击穿电压和导通状态电阻被优化。特别地，与常规设计相比，漂移层14的厚度和掺杂浓度可以增加，以确保体二极管30的耗尽区域在反向偏置期间保持在漂移层14内。因而，对于晶体管10的给定击穿电压，漂移层14与其常规对应物相比将更厚且掺杂更高。
63.为了提供非穿通二极管，可以使用以下等式来确定漂移层14的厚度和掺杂浓度。等式(1)说明了击穿电压bv
diode
与掺杂浓度nd之间的关系。等式(2)说明了耗尽区域的最大宽度w
d，max
与掺杂浓度nd之间的关系。
[0064][0065][0066]
对于给定的击穿电压，因此可以选择漂移层14的掺杂浓度连同漂移层14的厚度，使得耗尽区域的最大宽度w
d，max
不超过漂移层14的厚度。
[0067]
图3a和3b分别图示了穿通二极管和非穿通二极管的漂移层14内的电场。特别地，图3a示出了图示如本文所述的穿通二极管的漂移层14内的电场的线，而图3b示出了图示非穿通二极管的漂移层14内的电场的线。如图所示，对于非穿通二极管，电场在到达漂移层14和衬底12之间的界面之前减小到零。对于穿通二极管，电场在漂移层14和衬底12之间的界
面处保持在显著水平并且因此“穿通”漂移层14。如本文所讨论的，晶体管10可以被设计为提供作为非穿通二极管的体二极管30，这可以改善体二极管30的干脆性。如本文所讨论的，实现非穿通体二极管30的一种方式是增加漂移层14的厚度，这就是为什么图3b中的漂移层14比图3a中的漂移层更厚。但是，其它设计考虑因素也适用。
[0068]
将常规设计规则应用于晶体管10将支配对漂移层14的厚度和掺杂浓度的选择以便将给定击穿电压下的导通状态电阻最小化。虽然这会带来这些特点的优化，但它会导致体二极管30成为穿通二极管。本公开的发明人发现，可以选择漂移层14的厚度和掺杂浓度，使得体二极管30是非穿通二极管，同时还维持可期望的但可能略高的晶体管10的在给定击穿电压下的导通状态电阻。将体二极管30提供为非穿通二极管允许载流子在漂移层14中保持更长的时间，因为由于这个区域中的电场减小，它们不会在与衬底12的界面处被快速扫除。另外，将体二极管30提供为非穿通二极管通过防止扩散电容突然变为零来减少振铃和失真，否则振铃和失真将在反向恢复期间由于体二极管30的扩散电容的大的改变而发生。
[0069]
作为对将体二极管30提供为非穿通二极管的附加或独立于此，还改变正向偏置期间体二极管30内的少数载流子的分布剖面。因此，图4示出了与晶体管10隔离的体二极管30的横截面。虚线示出了在以常规方式提供体二极管30而没有本文讨论的改进的情况下在正向偏置期间少数载流子的分布。实线示出了当提供本文讨论的改进时在体二极管30的正向偏置期间少数载流子的分布。如图所示，在没有本文讨论的改进的情况下，少数载流子的浓度在体阱16和漂移层14之间的界面处比在漂移层14和衬底12之间的界面处更高。这会造成二极管的反向恢复期间的性能下降。特别地，当体二极管30进入反向偏置时，如果在体阱16和漂移层14之间的界面处存在高浓度的少数载流子，如虚线所示，那么将需要更长的时间来扫除这些少数载流子并开始形成耗尽区域。这将延长如图2中所示的ts，从而增加干脆性(减小软度因子tf/ts)并降级性能。另外，如果在漂移层14和衬底12之间的界面处存在相对低浓度的少数载流子，再次如虚线所示，那么随着耗尽区域生长，这些载流子会被扫出漂移层14，因此使得耗尽区域穿通到衬底12中。如上面所讨论的，这也将由于体二极管30内扩散电容的突然消失而降级性能。另外，增加漂移层14和衬底12之间的界面附近的少数载流子浓度会延长如图2中所示的tf，从而降低干脆性(增加软度因子tf/ts)。因而，可期望在体阱16和漂移层14之间的界面处具有较低浓度的少数载流子并且在漂移层14和衬底12之间的界面处具有较高浓度的少数载流子，如实线所示。一般而言，可期望在体阱16和衬底12之间具有漂移层14中的少数载流子浓度的正斜率(平均而言)。
[0070]
有几种方式来实现上面讨论的期望的少数载流子剖面。在一个实施例中，增强漂移层14的载流子寿命以增加漂移层14和衬底12之间的界面处及其附近的少数载流子浓度。在sic中，碳空位可以通过形成用于少数载流子的重组中心而缩短载流子寿命。为了减少碳空位，如以下详细讨论的那样执行漂移层14的高温氧化，从而增加整个漂移层14的载流子寿命。在各种实施例中，漂移层14中的少数载流子寿命可以有意地提高到0.5μs和20μs之间。值得注意的是，本公开预期使用在上面给出的少数载流子寿命的示例性范围内的任何离散值，或较宽范围内的任何子范围。例如，在各种实施例中，漂移层14的少数载流子寿命可以在1μs和20μs之间、10μs和20μs之间、1μs和5μs之间、5μs和10μs之间、15μs和20μs之间，3μs和10μs之间，或在较宽示例性范围内的任何其它子范围或离散点。本领域技术人员将认识到z
1/2
陷阱密度与sic中的载流子寿命相反地关联。因而，增加漂移层14中的载流子寿命
可以涉及降低z
1/2
陷阱密度。在各种实施例中，漂移层14的z
1/2
陷阱密度可以降低到低于5
×
10
13
cm-3
、低于1
×
10
13
cm-3
、低于5
×
10
12
cm-3
、低于1
×
10
12
cm-3
，以及低至1
×
10
10
cm-3
。
[0071]
除了改善漂移层14中的载流子寿命之外，还可期望的是减少体阱16和漂移层14之间的界面处的少数载流子。这可以通过降低体阱16的掺杂浓度使得在正向偏置期间更少的少数载流子从体阱16注入到漂移层14中来实现。在各种实施例中，靠近体阱16和漂移层14之间的界面处的体阱16的掺杂浓度在1
×
10
16
cm-3
和3
×
10
19
cm-3
之间，这可以比常规的掺杂浓度低大约五至十五倍。更具体而言，在体阱16和漂移层14之间的界面的0.2μm内的体阱16的掺杂浓度可以在1
×
10
16
cm-3
和3
×
10
19
cm-3
之间。值得注意的是，本公开预期体阱16的掺杂浓度可以是给定的掺杂浓度的示例性范围内的任何离散值，或示例性范围内的任何子范围。
[0072]
作为降低体阱16的掺杂浓度的附加或与之分开，可以在体阱16和漂移层14之间的界面处或附近的漂移区域14中提供重组区域32，如图5a中所示。重组区域32是少数载流子重组中心的密度比周围的漂移层14高的区域。这可以通过经由注入过程有意损坏重组区域32，或通过掺杂重组区域32来实现。在一个实施例中，重组区域被注入氩以增加其中少数载流子重组中心的密度。但是，在一些实施例中也可以使用诸如氢和氦之类的其它注入物。重组区域32中的少数载流子的密度可以比在漂移层14中高五到十倍之间。在各种实施例中，重组区域32中的少数载流子重组中心的密度在1
×
10
13
cm-3
和1
×
10
18
cm-3
之间。值得注意的是，重组区域32中的少数载流子重组中心的密度可以是这个范围内的任何离散点，或者是这个范围内的任何子范围。例如，重组区域32中少数载流子重组中心的密度可以在1
×
10
14
cm-3
和1
×
10
18
cm-3
之间、1
×
10
15
cm-3
和1
×
10
18
cm-3
之间、1
×
10
16
cm-3
和1
×
10
18
cm-3
之间、1
×
10
17
cm-3
和1
×
10
18
cm-3
之间、1
×
10
14
cm-3
和1
×
10
17
cm-3
之间、1
×
10
14
cm-3
和1
×
10
16
cm-3
之间、1
×
10
14
cm-3
和1
×
10
15
cm-3
之间、1
×
10
15
cm-3
和1
×
10
17
cm-3
之间，以及1
×
10
17
cm-3
和1
×
10
18
cm-3
之间，或在这些范围中的任何范围内的任何离散点。虽然重组区域32被示为体二极管30中位于或靠近体阱16和漂移层14的界面处的局部区域，但是重组区域32可以是整个晶体管10之上的毯区域或者可以包括几个彼此分离的区域。重组区域32中的少数载流子重组中心的密度可以比漂移层14大6到7倍之间，比漂移层14大7到8倍之间，比漂移层14大8到9倍之间，比漂移层14大5到9倍之间，比漂移层大6到9倍之间，或者在较宽的示例性范围内的任何其它子范围或离散点。
[0073]
体阱16的厚度被图示为t
bw
。在各种实施例中，t
bw
可以在0.1μm和2.0μm之间。t
bw
可以是0.1μm至2.0μm的较大范围内的任何子范围。例如，t
bw
可以在0.25μm和.5μm之间、0.25μm和.75μm之间、0.25μm和1.0μm之间、0.25μm和1.25μm之间、0.25μm和1.5μm之间、0.25μm和1.75μm之间、0.5μm和.75μm之间、0.5μm和1.0μm之间、0.5μm和1.25μm之间、0.5μm和1.5μm之间、0.5μm和1.75μm之间、0.5μm和2.0μm之间、0.75μm和1.0μm之间、0.75μm和1.25μm之间、0.75μm和1.5μm之间、0.75μm和1.75μm之间、0.75μm和2.0μm之间、1.0μm和1.25μm之间、1.0μm和1.5μm之间、1.0μm和1.75μm之间、1.0μm和2.0μm之间、1.25μm和1.5μm之间、1.25μm和1.75μm之间、1.25μm和2.0μm之间、1.5μm和1.75μm之间、1.5μm和2.0μm之间，以及1.75μm和2.0μm之间。体阱16的宽度被图示为w
bw
。在各种实施例中，体阱16的宽度可以在1μm和10μm之间。w
bw
可以是1μm至10μm的较大范围内的任何子范围。例如，w
bw
可以在1μm和2μm、1μm和3μm、1μm和4μm、1μm和5μm、1μm和6μm、1μm和7μm、1μm和8μm、1μm和9μm、1μm和10μm、2μm和3μm、2μm
和4μm、2μm和5μm、2μm和6μm、2μm和7μm、2μm和8μm、2μm和9μm、2μm和10μm、3μm和4μm、3μm和5μm、3μm和6μm、3μm和7μm、3μm和8μm、3μm和9μm、3μm和10μm、4μm和5μm、4μm和6μm、4μm和7μm、4μm和8μm、4μm和9μm、4μm和10μm、5μm和6μm、5μm和7μm、5μm以及8μm、5μm和9μm、5μm和10μm、6μm和7μm、6μm和8μm、7μm和9μm、7μm和10μm、8μm和9μm、8μm和10μm、9μm和10μm之间。体阱16的掺杂浓度可以在1
×
10
16
cm-3
和3
×
10
19
cm-3
之间，或在这个较大范围的任何子范围内。在各种实施例中，体阱16的掺杂浓度可以在5
×
10
16
cm-3
和3
×
10
19
cm-3
之间，在1
×
10
17
cm-3
和3
×
10
19
cm-3
之间，在5
×
10
17
cm-3
和3
×
10
19
cm-3
之间，在1
×
10
18
cm-3
和3
×
10
19
cm-3
之间，在5
×
10
18
cm-3
和3
×
10
19
cm-3
之间，在1
×
10
16
cm-3
和1
×
10
19
cm-3
之间，在1
×
10
16
cm-3
和5
×
10
18
cm-3
之间，在1
×
10
16
cm-3
和1
×
10
18
cm-3
之间，在1
×
10
16
cm-3
和5
×
10
17
cm-3
之间，在1
×
10
16
cm-3
和1
×
10
17
cm-3
之间，在1
×
10
16
cm-3
和5
×
10
16
cm-3
之间，在5
×
10
16
cm-3
和1
×
10
19
cm-3
之间，在1
×
10
17
cm-3
和5
×
10
18
cm-3
之间，以及在5
×
10
17
和1
×
10
18
cm-3
之间。在一些实施例中，体阱16的掺杂分布沿着其厚度t
bw
保持相对恒定。在其它实施例中，体阱16的掺杂浓度沿着其厚度t
bw
变化。例如，体阱的掺杂剖面可以是线性的(从上到下或从下到上增加)、三角形(从上到下先增加再减少)、分级(从上到下沿着曲线增加或减少)，或任何其它掺杂剖面。在一个实施例中，体阱16的掺杂剖面与距漂移层14表面的距离成比例地减小，使得从体阱16注入的少数载流子在体阱16和漂移层14之间的结处减少。
[0074]
重组区域32的厚度被示为t
rr
。在各种实施例中，t
rr
可以在1nm直到漂移层14的厚度之间，其可以厚达200μm。t
rr
可以在1nm和200μm的较大范围内的任何子范围之间。例如，t
rr
可以在1nm和100nm之间、1nm和1μm之间、1nm和5μm之间、1nm和10μm之间、10nm和1μm之间、10nm和5μm之间、10nm和10μm之间、100nm和1μm之间、100nm和5μm之间、100nm和10μm之间、1μm和5μm之间、1μm和10μm之间、5μm和10μm之间、5μm和50μm之间、10μm和50μm之间、10μm和100μm之间，或1nm到200μm的较大范围内的任何其它子范围。重组区域32的宽度w
rr
可以在0.25μm和与晶体管10的有源区的宽度一样大之间，其可以高达15mm。w
rr
可以是0.25μm到15mm的较大范围内的任何子范围。例如，w
rr
可以在0.25μm和0.5μm之间、0.25μm和.75μm之间、0.25μm和1.0μm之间、0.25μm和1.25μm之间、0.25μm和1.5μm之间、0.25μm和1.75μm之间、0.25μm和2.0μm之间、0.25μm和2.5μm之间、0.25μm和2.5μm之间、0.5μm和1.0μm之间、0.5μm和2.0μm之间、1.0μm和2.0μm之间、1.0μm和5.0μm之间、2.0μm和5.0μm之间、2.0μm和10μm之间、5.0μm和10μm之间，或较大范围的任何其它子范围。在一些实施例中，w
rr
可以至少与接触区域19的宽度一样宽。如上面所讨论的，重组区域32可以在体阱16下方的局部区域或其一部分中提供，例如，在示为体二极管30的区域中，或者重组区域32可以延伸跨越漂移层14的更大部分使得它在jfet区域20和/或未示出的任何其它区域(诸如整个有源区域)的全部或部分下方。在一些实施例中，重组区域32中的少数载流子重组中心的密度可以沿着其厚度t
rr
保持相对恒定。在其它实施例中，重组区域32中的少数载流子重组中心的密度沿着其厚度t
rr
以期望的剖面变化，诸如线性、三角形、分级等。
[0075]
重组区域32可以直接位于漂移层14中的体阱16下方或者可以如图5b中所示的与体阱16的全部或部分厚度重叠。另外，如图5c中所示，重组区域32可以仅沿着体阱16的宽度的一部分延伸。在一些实施例中，重组区域32可以封装体阱16的底角或整个体阱16，如图5d中所示。最后，重组区域32可以沿着漂移层14的整个厚度在体阱16下方的漂移层的任何部分中提供，如图5e中所示。简而言之，重组区域32可以在体阱16附近的区域的全部或部分中
提供，以产生期望的少数载流子剖面，从而提高体二极管30的软度。重组区域32可以通过为体阱16下方的少数载流子提供重组中心来减少到漂移层14中的少数载流子注入。这可以增加漂移层14中的载流子寿命，从而进一步改善体二极管30的软度。
[0076]
图6是图示根据本公开的各种实施例的体阱16和重组区域32的潜在注入剖面的曲线图。在曲线图的左侧，示出了体阱16的四种不同掺杂剖面。第一实线表示体阱16的常规掺杂剖面。如上面所讨论的，这会导致不期望有的高水平的少数载流子注入到漂移层14中。因而，这条第一实线下方的三条线(示为虚线、点线以及点划线)图示了根据本公开的各种实施例的体阱16的掺杂剖面。如图所示，掺杂剖面中的每一个提供大致相同水平的峰，但降低了体阱16底部附近的掺杂浓度，这是体阱16和漂移层14之间的界面所在的位置。在曲线图的中间，示出了三条线，图示了用于重组区域32的各种掺杂剖面。特别地，实线表示由处于1
×
10
13
cm-3
的氩的注入剂量产生的重组区域32，虚线表示由处于5
×
10
13
cm-3
的氩的注入剂量产生的重组区域32，点线表示由处于2.5
×
10
14
cm-3
的氩的注入剂量产生的重组区域32。如图所示，重组区域32可以与体阱16重叠，在体阱16和漂移层14之间的界面处达到峰值。值得注意的是，图6中所示的体阱16和重组区域32的掺杂剖面仅仅是说明性的。本领域的技术人员将容易认识到，存在无数种方式来提供体阱16和重组区域32以实现上面讨论的目标，所有这些都在本文中被设想。
[0077]
如上面所讨论的将体二极管30提供为非穿通二极管和/或在漂移层14中重新分布少数载流子可以使体二极管30能够提供大于0.5的软度因子s1。在各种实施例中，上面讨论的对体二极管30的改进，无论是单独的还是组合的，都可以使体二极管30能够提供大于0.6、大于0.7、大于0.8、大于0.9、大于1.0、大于1.1、大于1.2、大于1.3、大于1.4、大于1.5、大于2.0、大于2.5、大于3.0、大于3.5、大于4.0、大于4.5、大于5.0、大于5.5、大于6.0、大于6.5、大于7.0、大于7.5、大于8.0、大于8.5、大于9.0、大于9.5以及高达10的软度因子s1。更一般而言，本公开设想在0.5和10之间的任何离散点或0.5和10内的任何子范围处的体二极管30的软度因子s1。
[0078]
类似地，对体二极管30的改进可以提供大于0.5的辅助软度因子s2。在各种实施例中，上面讨论的对体二极管30的改进，无论是单独的还是组合的，都可以使体二极管30能够提供大于0.6、大于0.7、大于0.8、大于0.9、大于1.0、大于1.1、大于1.2、大于1.3、大于1.4、大于1.5、大于2.0、大于2.5、大于3.0、大于3.5、大于4.0、大于4.5、大于5.0、大于5.5、大于6.0、大于6.5、大于7.0、大于7.5、大于8.0、大于8.5、大于9.0、大于9.5以及高达10的辅助软度因子s2。更一般而言，本公开设想在0.5和10之间的任何离散点或0.5和10内的任何子范围处的体二极管30的辅助软度因子s2。
[0079]
图7是图示根据本公开的一个实施例的用于制造晶体管的方法的流程图。首先，提供衬底(步骤100)。在衬底上提供漂移层(步骤102)。如上面所讨论的，选择漂移层的厚度和掺杂浓度以使成品晶体管中的体二极管成为非穿通二极管。特别地，与常规设计相比，对于给定的击穿电压，漂移层的厚度和/或漂移层的掺杂浓度增加，以便提供作为非穿通二极管的体二极管。对漂移层执行载流子寿命改进过程(步骤104)。在一个实施例中，载流子寿命改进过程是漂移层的高温氧化。特别地，漂移层可以在1300℃和1500℃之间的温度下被氧化30分钟和5小时之间的时间段以减少碳空位，否则碳空位会降低漂移层中的少数载流子寿命。值得注意的是，本公开不限于任何特定的载流子寿命改进过程，而是设想用于改进载
流子寿命的任何当前存在的方法。
[0080]
在漂移层中提供重组区域(步骤106)。在一个实施例中，提供重组区域包括经由离子注入损坏漂移层的区域。在另一个实施例中，提供重组区域包括将氩注入到漂移层的区域中。重组区域可以被提供为毯区域或局限于漂移层内的某些区域。一般而言，提供重组区域使得其局限于漂移层中的特定深度，以便在体阱和漂移层之间的界面附近提供增加的重组中心。在漂移层的与衬底相对的表面中提供包括体阱和源极阱的结注入(步骤108)。值得注意的是，体阱在体阱和漂移层之间的界面附近被提供低于常规设计过程规定的掺杂浓度。源极阱在漂移层的表面处的体阱内提供。接触阱也在体阱内与源极阱相邻的提供。源极阱和体阱都可以经由离子注入过程来提供。在一些实施例中也可以提供jfet区域。jfet区域是与体阱相邻的载流子浓度增加的区域，并且也可以通过离子注入过程提供。
[0081]
最后，提供源极接触件、漏极接触件、栅极绝缘体和栅极接触件(步骤110)。源极接触件在漂移层的与衬底相对的表面上提供，并经由接触阱与体阱和源极阱电接触。漏极接触件在衬底的与漂移层相对的表面上提供并且与衬底电接触。栅极氧化物在jfet区域、体阱的一部分和源极阱的一部分之上、在漂移层的与衬底相对的表面上提供。栅极接触件在栅极氧化物上提供。
[0082]
图8是将晶体管内的常规体二极管的反向恢复与包括本文讨论的改进以降低干脆性的体二极管的反向恢复进行比较的图表。特别地，实线图示了通过包括本文讨论的改进的体二极管的电流和其两端的电压(每一个在曲线图上标记)，而虚线图示了通过常规晶体管中的体二极管的电流和其两端的电压。如图所示，改进的体二极管达到其最大反向恢复电流所需的时间更短，并且最大反向恢复电流明显小于常规体二极管。与常规体二极管相比，改进的体二极管还示出最大反向恢复电流和最大反向恢复电流的0.2倍之间的时间延长，并且电流的斜率当其在这些值之间增加时比常规体二极管更浅。通过改进的体二极管的电流也表现出比常规体二极管明显更少的振铃。以上所有都示出了改进的体二极管的软度因子s1(如上面所讨论的ts/tf)将在改进的体二极管中得到显著改善。另外，由于斜率反向恢复电流之间的关系，辅助软度因子s2也有所改善，并且x轴与反向恢复电流曲线之间的总面积减小。简而言之，改进的体二极管比常规的体二极管明显更不干脆(snappy)。如上面所讨论的，降低的干脆性意味着与常规体二极管相比，改进的体二极管可以更快地切换并且具有更少的开关损耗。
[0083]
如上面所讨论的，漂移层14的掺杂浓度可以沿着其厚度是连续的(如图1中所示从顶部到底部)或者可以根据沿着其厚度改变的掺杂剖面而变化。另外，在一些实施例中，漂移层14可以包括多个不同的层，每个层具有不同的掺杂浓度和/或掺杂剖面。在其它实施例中，晶体管10可以包括缓冲层，其是在漂移层14内具有特定掺杂剖面的层。在一些实施例中，缓冲层可以位于漂移层14和衬底12之间。提供多个漂移层和/或缓冲层可以增加晶体管的坚固性(ruggedness)，特别是通过降低其二次击穿电压，并且进一步可以被用于设计体二极管30使得它是非穿通二极管或改变体二极管30内少数载流子的分布以降低干脆性，如上面所讨论的那样。
[0084]
图9示出了根据本公开的一个实施例的晶体管10的简化版本。晶体管10包括衬底12、衬底12之上的缓冲层34和缓冲层34之上的漂移层14。曲线图示出了衬底12、缓冲层34和漂移层14的相对掺杂浓度。如图所示，衬底12比缓冲层34掺杂更重，缓冲层34进而比漂移层
14掺杂更重。特别地，衬底12、缓冲层34和漂移层14都以相对一致的方式掺杂并且因此形成如图所示的阶梯掺杂剖面。为缓冲层34提供高于漂移层14但低于衬底12的掺杂浓度为可以通过与辐射粒子的碰撞而加速的电荷粒子创建缓冲，从而允许这些加速的电荷粒子重新组合而不是穿过晶体管10。这可以提高晶体管10的坚固性，并且进一步可以使用这种定制的掺杂剖面来构造设备中的少数载流子的期望分布，以便降低体二极管30的干脆性并因此提高其性能。
[0085]
值得注意的是，衬底12、缓冲层34和漂移层14的厚度和掺杂浓度仅仅是示例性的。特别地，这些厚度和掺杂浓度是针对额定1200v的设备示出的。本领域技术人员将容易认识到的是，更高的阻断电压可以要求漂移层14的更大厚度，并且在一些实施例中，可以要求缓冲层34的更大厚度，和/或可以要求它们的更低掺杂浓度。但是，这些层的厚度与掺杂浓度之间的关系将保持相对不变。在一个实施例中，缓冲层34的厚度可以在漂移层14的厚度的5％到35％之间。在具体实施例中，缓冲层34的厚度可以在漂移层14的厚度的5％到10％之间、在漂移层14的厚度的10％到15％之间、在漂移层14的厚度的15％到20％之间、在漂移层的厚度的20％到25％之间、在漂移层14的厚度的25％到30％之间、在漂移层14的厚度的30％到35％之间、在漂移层14的厚度的15％到25％之间、以及在漂移层14的厚度的25％到35％之间。另外，缓冲层34的掺杂浓度可以在衬底12的掺杂浓度的20％到90％之间变化，同时保持比漂移层14的掺杂浓度高至少20％。在具体实施例中，缓冲层34的掺杂浓度可以在衬底12的掺杂浓度的20％到30％之间、在衬底12的掺杂浓度的30％到40％之间、在衬底12的掺杂浓度的40％到50％之间、在衬底12的掺杂浓度的50％到60％之间、在衬底12的掺杂浓度的60％到70％之间、在衬底12的掺杂浓度的70％到80％之间，以及在衬底12的掺杂浓度的80％到90％之间。
[0086]
在一个实施例中，衬底12、缓冲层34和漂移层14是碳化硅(sic)。因而，缓冲层34可以是在漂移层14之前在衬底12上生长的外延层。漂移层14然后可以在缓冲层34之上生长。缓冲层34可以在具有掺杂剂的环境中生长以提供期望的掺杂浓度，或生长并随后注入(例如，通过离子注入)至期望的掺杂浓度。在其它实施例中，缓冲层34可以是衬底12的表面中的注入区域。由于衬底12比缓冲层34的期望掺杂水平更高掺杂，因此衬底12可以掺杂有相反的掺杂类型(例如，如果衬底12是n型衬底，那么可以掺杂p型掺杂剂)以降低其净掺杂浓度。值得注意的是，本公开的原理同样适用于n型或p型衬底、缓冲层和漂移层。即，本公开的原理可以同样地应用于n型和p型设备。
[0087]
图10示出了根据本公开的附加实施例的晶体管10的简化版本。除了设备的掺杂剖面和层的相对厚度之外，图10中所示的晶体管10基本上与图9中所示的设备相似。特别地，缓冲层34提供线性分级的掺杂浓度，其与距漂移层14的距离成比例地降低，使得设备的整体掺杂剖面包括漂移层14和缓冲层34之间的阶梯以及缓冲层34和衬底12之间的另一个阶梯。在这个实施例中，缓冲层34可以更厚以允许其掺杂剖面中的线性过渡。这种掺杂剖面可以通过首先生长缓冲层34然后再对其执行离子注入来创建，或者通过在其中在整个生长过程中控制掺杂剂浓度的环境中生长缓冲层34来创建。值得注意的是，这种掺杂剖面仅仅是示例性的，并且在不脱离本公开的原理的情况下，任何线性分级的掺杂浓度都可以代替图10中所示的掺杂浓度。
[0088]
图11示出了根据本公开的附加实施例的晶体管10的简化版本。除了设备的掺杂剖
面和层的相对厚度之外，图11中所示的晶体管10与图9中所示的基本相似。特别地，缓冲层34提供漂移层14的掺杂浓度与衬底12的掺杂浓度之间基本平滑的过渡。在这个实施例中，缓冲层34可以基本上更厚以允许其掺杂剖面的过渡。这种掺杂剖面可以通过首先生长缓冲层34然后再对其执行离子注入来创建，或者通过在其中在整个生长过程中控制掺杂剂浓度的环境中生长缓冲层34来创建。值得注意的是，这种掺杂剖面仅仅是示例性的，并且在不脱离本公开的原理的情况下，任何分级掺杂浓度，线性或其它方式，都可以代替图11中所示的掺杂浓度。
[0089]
图12示出了根据本公开的附加实施例的晶体管10的简化版本。除了设备的掺杂剖面和层的相对厚度之外，图12中所示的晶体管10与图9中所示的基本相似。特别地，缓冲层34被提供为掺杂“尖峰”并且不直接位于衬底12之上。在这个实施例中，缓冲层34的厚度可以减小。这种掺杂剖面可以经由在漂移层14的一小部分的顶部上的单独生长来形成，或者通过生长漂移层14的一小部分、执行离子注入以创建缓冲层34、然后生长漂移层14的剩余部分来形成。值得注意的是，这种掺杂剖面仅仅是示例性的，并且在不脱离本公开的原理的情况下，任何“尖峰”掺杂剖面都可以代替图12中所示的掺杂剖面。
[0090]
如图13a中所示，在某些情况下，在漂移层14之上提供相对薄但较高掺杂的扩展层36，以帮助电流在到达较低掺杂的漂移层14之前扩展。因此，典型的sic或其它宽带隙晶体管10可以具有薄的、更高掺杂的顶部区域作为扩展层36；较厚的、较低掺杂的漂移层14，以及相对薄的衬底12，其在图13a中被示为薄以节省空间。图13b是垂直半导体内的电场与距晶体管10顶部的距离的关系的曲线图。在雪崩时，电场在扩展层36的顶表面处最高并且通过扩展层36和漂移层14强度下降，但是速率不同。值得注意的是，电场在漂移层14和衬底12(即，衬底12的顶表面)的界面处保持在显著水平。因此，电场有效地穿通(pt)整个漂移层14，如图13b中所示。图13c图示了这种类型的穿通可以在雪崩击穿之前发生，并且对于诸如这样的结构，二次击穿也可以在比雪崩更低的电压下发生。特别地，图13c是示出对于晶体管10的fet或二极管构造在阻断模式下当漏极-源极电压(vds)增加时的漂移层14底部的电场和漏极-源极电流(ids)的曲线图。观察穿通电压v(pt)，以及二次击穿和雪崩击穿的电压。
[0091]
为了避免或减轻电场穿通进入衬底，缓冲层34可以与扩展层36一起使用，如图14a中所示。缓冲层34的掺杂浓度可以介于漂移层20和衬底12的之间。包括缓冲层34倾向于使电场远离衬底12的顶表面并增加二次击穿电压。对于所示实施例并且如图14b中所示，雪崩电压下的电场穿通漂移层34，但在缓冲层34处停止，因此不穿通至衬底12。包括缓冲层34增加了二次击穿电压，这增加了高场双极条件下的坚固性并使电场远离衬底18。使电场远离衬底将进入漂移层14的来自衬底12的基平面位错运动(basal plane dislocation motion)的影响最小化。图14c图示了对于晶体管10的二极管构造的fet在阻断模式下当漏极-源极电压(vds)增加时漂移层14底部的电场和漏极-源极电流(ids)。在具有缓冲层34的情况下，雪崩电压(vaval)和穿通电压v(pt)不变；但是，二次击穿电压显著增加。另外，出于上面讨论的原因，由于缓冲层34可以防止电场的穿通，因此它可以提高体二极管30的软度。
[0092]
对于某些实施例，扩展层36的掺杂水平一般在1x10
16
cm-3
到1x10
17
cm-3
的范围内并且厚度在1μm和4μm之间的范围内，这取决于期望的电流和电压额定值。用于漂移层14的掺杂取决于设备的电压额定值，并且对于额定为300v至300kv的设备，掺杂范围可以从1
×
10
13
到1
×
10
17
cm-3
变化，并且厚度可以从2μm至300μm变化。缓冲层34的掺杂一般低于衬底12，衬底12常常以1
×
10
18
cm-3
或更高掺杂，并且足够高以便不在阻断中显著耗尽。因此，缓冲层34可以在从1
×
10
17
cm-3
直到5
×
10
18
cm-3
的范围内并且可以是0.5μm至5μm厚，这取决于掺杂，以便根据需要起作用。衬底12的厚度可以在50至500μm的范围内。与图14a的实施例相关联的概念对结构增加了非常小的电阻，但在一些情况下有助于体二极管30的坚固性能和干脆性。
[0093]
用于图14a的实施例的替代掺杂浓度范围包括：
[0094]
对于扩展层36，从1
×
10
16
至5
×
10
16
cm-3
；
[0095]
对于漂移层14，从1
×
10
13
至1
×
10
17
cm-3
；
[0096]
对于缓冲层34，从5
×
10
16
至5
×
10
18
cm-3
；以及
[0097]
对于衬底12，从5
×
10
17
至1
×
10
20
cm-3
。
[0098]
在图15a的实施例中，多个漂移层在晶体管10中提供并且被称为上部第一漂移层14a和下部第二漂移层14b。不包括缓冲层34。第一漂移层14a驻留在扩展层36和第二漂移层14b之间。第二漂移层14b驻留在第一漂移层14a和衬底12之间。
[0099]
下部第二漂移层14b可以具有比上部第一漂移层14a稍高的掺杂水平，以试图相对于先前实施例加厚漂移。另外，第一漂移层14a可以比图14a中的实施例的漂移层14薄，同时具有稍高的掺杂水平以保持总漂移电阻低。相对于之前的实施例，这些改变增加穿通电压(v(pt))和二次击穿电压两者。
[0100]
在某些实施例中，第二漂移层14b的掺杂水平可以是第一漂移层14a的掺杂水平的一到三倍，同时具有接近或小于第一漂移层14a的厚度的任何厚度。这个实施例通过不允许那么高的电场穿透到衬底12中而提供增加的坚固性。在所选择的实施例中，晶体管10的第一和第二漂移层14a、14b可以被设计为防止任何电场穿通第二漂移层14b进入衬底12，如图15b中所示。图15b图示了在雪崩电压下晶体管10中的电场。值得注意的是，电场在第二漂移层14b中停止，正好远离衬底12。
[0101]
图15c图示了对于晶体管10的fet或二极管构造在阻断模式下当漏极-源极电压(vds)增加时第二漂移层14b底部的电场和漏极-源极电流(ids)。通过添加下部第二漂移层14b，雪崩电压(vaval)可以保持恒定，同时穿通电压v(pt)和二次击穿电压都增加到超过雪崩电压(vaval)。
[0102]
使用多个漂移层(诸如第一和第二漂移层14a、14b)可以有助于在高场、高电流和快速切换条件下的整体设备坚固性。开关的干脆性降低并且电场被保持在衬底12之外，使得基平面位错不会移动到第一或第二漂移层14a、14b中。可以使用多于两个漂移层来实现类似的结果。
[0103]
用于图15a的实施例的示例性掺杂浓度范围包括：
[0104]
对于扩展层36，1
×
10
16
至5
×
10
16
cm-3
；
[0105]
对于第一漂移层14a，从1
×
10
13
至4
×
10
16
cm-3
；
[0106]
对于第二漂移层14b，从2
×
10
13
至8
×
10
16
cm-3
；以及
[0107]
对于衬底12，从5
×
10
17
至1
×
10
20
cm-3
。
[0108]
替代范围集合包括：
[0109]
对于扩展层36，1
×
10
16
到5
×
10
16
cm-3
；
[0110]
对于第一漂移层14a，从1
×
10
15
到2
×
10
16
cm-3
；
[0111]
对于第二漂移层14b，从2
×
10
15
到3
×
10
16
cm-3
；以及
[0112]
对于衬底12，从1
×
10
18
至1
×
10
20
cm-3
。
[0113]
示例性厚度范围包括：
[0114]
对于扩展层36，1-4μm；
[0115]
对于第一漂移层14a，2-50μm；
[0116]
对于第二漂移层14b，1-30μm；以及
[0117]
对于衬底12，50-500μm。
[0118]
图16a中所示的实施例通过在第二漂移层14b和衬底12之间添加缓冲层34而建立在图15a的实施例之上。与先前的实施例一样，雪崩电压下的电场不穿通第二漂移层14b，并且因此远离缓冲层34停止，如图16b中所示。这个实施例的附加好处在图16c中变得更加明显。图16c图示了当晶体管10被配置为fet或二极管时在阻断模式下当漏极-源极电压(vds)增加时漂移层14b底部的电场和ids电流。通过添加的缓冲层34，雪崩电压(vaval)和击穿电压(v(pt))保持相对恒定，而二次击穿电压进一步增加，以在高场、高电流放电条件下提供附加的场降低。
[0119]
用于图16a的实施例的示例性掺杂浓度范围包括：
[0120]
对于扩展层36，从1
×
10
16
至5
×
10
16
cm-3
；
[0121]
对于第一漂移层14a，从1
×
10
13
至5
×
10
16
cm-3
；
[0122]
对于第二漂移层14b，从2
×
10
13
至1
×
10
17
cm-3
；
[0123]
对于缓冲层36，从5
×
10
16
至5
×
10
18
cm-3
；以及
[0124]
对于衬底12，从1
×
10
18
至1
×
10
20
cm-3
。
[0125]
替代范围集合包括：
[0126]
对于扩展层36，从1
×
10
16
至5
×
10
16
cm-3
；
[0127]
对于第一漂移层14a，从1
×
10
15
至2
×
10
16
cm-3
；
[0128]
对于第二漂移层14b，从2
×
10
15
至3
×
10
16
cm-3
；
[0129]
对于缓冲层36，从1
×
10
17
至1
×
10
18
cm-3
；以及
[0130]
对于衬底12，从1
×
10
18
至1
×
10
20
cm-3
。
[0131]
示例性厚度范围包括：
[0132]
对于扩展层36，1-5μm；
[0133]
对于第一漂移层14a，2-50μm；
[0134]
对于第二漂移层14b，1-30μm；
[0135]
对于缓冲层36，1-20μm；以及
[0136]
对于衬底12，50-500μm。
[0137]
第一和第二漂移层14a和14b可以具有相同或不同的掺杂浓度以及相同或不同的掺杂剖面。例如，第一和第二漂移层14a和14b都可以具有相同或不同的分级或固定掺杂浓度。另外，第一和第二漂移层14a和14b中的任一个可以具有分级掺杂剖面，而另一个是固定的。在某些实施例中，扩展层36具有比第一和第二漂移层中的至少一个(如果不是两者)更高的掺杂浓度。
[0138]
图17a的实施例提供了具有带分级掺杂的漂移层14的晶体管10。在图示的实施例
中，只有一个漂移层14而没有缓冲层34。漂移层14中的掺杂浓度从漂移层14的底部(即，衬底界面)到顶部(即，扩展层36界面)增加。因此，掺杂浓度在漂移层14的底部略高，而在漂移层14的顶部附近较低。如图17b中所示，掺杂浓度在整个扩展层36中相对水平，在漂移层14顶部处下降到第一水平，在整个漂移层14中连续增加直到扩展层36处或以下的水平，并跳高到衬底12中高得多且相对固定的水平。图17b中的掺杂浓度以对数标度示出。
[0139]
在正确的掺杂浓度、分布和厚度的情况下，提供了穿通电压(v(pt))和二次击穿电压两者的增加，如图17c中所示。利用分级漂移层14，雪崩电压(vaval)可以保持恒定，而二次击穿电压和穿通电压v(pt)增加到超过雪崩电压(vaval)极限。这提供了在高场、高电流放电条件下附加的场降低。
[0140]
通过不允许任何或一样高的场穿透到衬底12中，增加了在高场、高电流和快速切换条件下的坚固性。双极设备在开关中的干脆性也降低。如在其它实施例中那样，将电场保持在衬底12之外防止基平面位错移动到漂移层14中。
[0141]
用于图17a和17b的实施例的示例性掺杂浓度范围包括：
[0142]
对于扩展层36，从1
×
10
16
至5
×
10
16
cm-3
；
[0143]
对于漂移层14，从1
×
10
13
和5
×
10
18
cm-3
之间到1
×
10
15
和5
×
10
17
cm-3
之间；以及
[0144]
对于衬底12，从1
×
10
18
至1
×
10
20
cm-3
。
[0145]
替代范围集合包括：
[0146]
对于扩展层36，从1
×
10
16
至5
×
10
16
cm-3
；
[0147]
对于漂移层14，从5
×
10
15
和5
×
10
17
cm-3
之间到1
×
10
16
和1
×
10
17
cm-3
之间；以及
[0148]
对于衬底12，从1
×
10
18
至5
×
10
19
cm-3
。
[0149]
示例性厚度范围包括：
[0150]
对于扩展层36，1-5μm；
[0151]
对于漂移层14，3-200μm；以及
[0152]
对于衬底12，50-500μm。
[0153]
现在转向图18a，在扩展层36和衬底12之间提供缓冲层34和分级漂移层14。在这个实施例中，扩展层36和缓冲层34被均匀掺杂并且漂移层14如上所述分级。在其它实施例中，用于扩展层36和/或缓冲层34的掺杂是分级的。图18b的曲线图提供了对数标度的示例性掺杂剖面。如图18b中所示，掺杂浓度从扩展层36顶部的第一水平连续下降到扩展层36底部的第二水平；从漂移层14顶部的第二水平连续增加到漂移层14底部的低于第一水平的第三水平；在整个缓冲层34中从第二水平连续增加到第四水平。整个衬底12的掺杂被示为均匀的在第四水平。在所示实施例中，贯穿所示层的掺杂水平是连续的，因为在给定层内或在层的结处掺杂浓度没有突然改变。
[0154]
用于完全分级的实施例的示例性掺杂浓度范围包括：
[0155]
对于扩展层36，从5
×
10
16
和1
×
10
14
cm-3
之间到3
×
10
16
和5
×
10
15
cm-3
之间；
[0156]
对于漂移层14，从1
×
10
13
和1
×
10
17
cm-3
之间到5
×
10
15
和5
×
10
16
cm-3
之间；
[0157]
对于缓冲层34，从5
×
10
16
和1
×
10
20
cm-3
之间到1
×
10
17
和1
×
10
20
cm-3
之间；以及
[0158]
对于衬底12，从1
×
10
18
至1
×
10
20
cm-3
。
[0159]
示例性厚度范围包括：
[0160]
对于扩展层36，1-5μm；
[0161]
对于漂移层14，3-200μm；
[0162]
对于缓冲层34，1-20μm；以及
[0163]
对于衬底12，50-500μm。
[0164]
用于图9至12的实施例的衬底12、缓冲层34和漂移层14的特点、厚度、掺杂浓度、厚度和/或掺杂浓度的关系等可以但不需要适用于图13至18的实施例中的任何，反之亦然。
[0165]
使用如上文关于图9至18讨论的多个漂移层、缓冲层34和扩展层36不仅可以提高晶体管10的坚固性而且可以降低体二极管30的干脆性。首先，漂移层14、缓冲层34和扩展层36的各种构造可以如上面所讨论的那样防止穿通并因此改善体二极管30的性能。此外，漂移层14、缓冲层34和扩展层36的各种构造可以被设计为提供少数载流子的期望分布，以便减少上面关于图4所讨论的干脆性。
[0166]
图19是图示根据本公开的一个实施例将体二极管30提供为非穿通二极管的效果的曲线图。特别地，该曲线图示出了当体二极管30被提供为穿通二极管和非穿通二极管时的电压和电流瞬态响应的部分。虚线图示了当提供为穿通二极管时体二极管30在25℃下的响应。点线图示了当提供为穿通二极管时体二极管30在175℃下的响应。实线图示了当提供为非穿通二极管时体二极管30在25℃下的响应。如上面所讨论的，作为示例，这可以通过修改漂移层14的厚度和掺杂浓度来实现。点划线图示了当提供为非穿通二极管时体二极管30在175℃下的响应。如图所示，当在25℃和175℃下提供为非穿通二极管时，体二极管30的响应更柔和。
[0167]
图20是图示体二极管30中的漂移层14的载流子寿命的影响的曲线图。特别地，该曲线图示出了当在漂移层14中设有不同的载流子寿命时体二极管30的电压和电流瞬态响应的部分。大部分被下面讨论的实线遮蔽的虚线示出了没有载流子寿命增强的体二极管30的响应。点线图示了具有载流子寿命增强使得漂移层14中的z
1/2
陷阱的密度小于或等于1
×
10
15
cm-3
的体二极管30的响应。实线图示了具有载流子寿命增强使得漂移层14中的z
1/2
陷阱的密度小于或等于5
×
10
13
crn-3
的体二极管30的响应。点划线图示了具有载流子寿命增强使得漂移层14中的z
1/2
陷阱的密度小于或等于1
×
10
12
cm-3
的体二极管30的响应。载流子寿命与z
1/2
陷阱密度有关，因为这些陷阱充当载流子的重组中心。通过降低z
1/2
陷阱密度，例如，如上文所讨论的通过热氧化，可以提高载流子寿命，这可以降低干脆性并因此提高体二极管30的软度。值得注意的是，图20中的曲线图示出了作为穿通二极管的体二极管30的响应。
[0168]
图21是图示重组区域32对体二极管30的影响的曲线图。特别地，该曲线图示出了当设有和不设有重组区域32时体二极管30的电压和电流瞬态响应的部分。虚线示出了没有重组区域32的体二极管30的响应，而实线示出了具有重组区域32的体二极管30的响应。值得注意的是，该曲线图示出了作为非穿通二极管并且其中漂移层14包括增强的载流子寿命的体二极管30的响应。如图所示，提供重组区域32改善了体二极管30的软度。
[0169]
本领域技术人员将认识到对本公开的优选实施例的改进和修改。所有此类改进和修改都被认为在本文公开的概念和所附权利要求的范围内。

技术特征：
1.一种晶体管，包括：
·
衬底，具有第一掺杂类型和第一掺杂浓度；
·
在衬底上的漂移层，该漂移层具有第一掺杂类型和第二掺杂浓度；
·
结注入，与衬底相对的在漂移层中，该结注入包括：
·
体阱，具有与第一掺杂类型相反的第二掺杂类型；以及
·
源极阱，具有第一掺杂类型，其中源极阱在体阱内；
·
源极接触件，与源极阱和体阱电接触；
·
漏极接触件，与衬底电接触；
·
栅极绝缘体，在漂移层上并且在源极阱和体阱的一部分之上；以及
·
栅极接触件，在栅极绝缘体上，其中源极接触件与漏极接触件之间的体二极管的软度因子大于0.5。2.如权利要求1所述的晶体管，其中体二极管的软度因子小于或等于10。3.如权利要求1所述的晶体管，其中体二极管的辅助软度因子大于0.5。4.如权利要求3所述的晶体管，其中体二极管的辅助软度因子小于10。5.如权利要求1所述的晶体管，其中晶体管是碳化硅设备。6.如权利要求5所述的晶体管，其中体二极管是非穿通二极管。7.如权利要求6所述的晶体管，还包括在体阱区域下方的重组区域，其中重组区域包括比周围的漂移层更高浓度的重组中心。8.如权利要求7所述的晶体管，其中重组区域中的重组中心的浓度比漂移层中的重组中心的浓度高5至10倍。9.如权利要求8所述的晶体管，其中在体二极管的正向偏置操作模式期间，在体阱和漂移层之间的界面处的少数载流子的浓度小于在漂移层和衬底之间的界面处的少数载流子的浓度。10.如权利要求5所述的晶体管，其中在体二极管的正向偏置操作模式期间，在体阱和漂移层之间的界面处的少数载流子的浓度小于在漂移层和衬底之间的界面处的少数载流子的浓度。11.如权利要求1所述的晶体管，其中：
·
晶体管的击穿电压在350v和20kv之间；以及
·
晶体管的导通状态电阻在0.3mω
·
cm2和100ω
·
cm2之间。12.一种晶体管，包括：
·
衬底，具有第一掺杂类型和第一掺杂浓度；
·
在衬底上的漂移层，该漂移层具有第一掺杂类型和第二掺杂浓度；
·
结注入，与衬底相对的在漂移层中，该结注入包括：
·
体阱，具有与第一掺杂类型相反的第二掺杂类型；以及
·
源极阱，具有第一掺杂类型，其中源极阱在体阱内；
·
源极接触件，与源极阱和体阱电接触；
·
漏极接触件，与衬底电接触；
·
栅极绝缘体，在漂移层上并且在源极阱和体阱的一部分之上；以及
·
栅极接触件，在栅极绝缘体上，其中：
·
体二极管在源极接触件和漏极接触件之间；以及
·
在体二极管的正向偏置操作模式期间，在体阱和漂移层之间的界面处的少数载流子的浓度小于在漂移层和衬底之间的界面处的少数载流子的浓度。13.如权利要求12所述的晶体管，其中体二极管是非穿通二极管。14.如权利要求13所述的晶体管，其中mosfet是碳化硅设备。15.如权利要求14所述的晶体管，其中：
·
晶体管的击穿电压在350v至20kv之间；以及
·
晶体管的导通状态电阻在0.3mω
·
cm2和100ω
·
cm2之间。16.一种用于制造晶体管的方法，包括：
·
提供具有第一掺杂类型和第一掺杂浓度的衬底；
·
在衬底上提供漂移层，该漂移层具有第一掺杂类型和第二掺杂浓度；
·
在漂移层中与衬底相对地提供结注入，该结注入包括：
·
体阱，具有与第一掺杂类型相反的第二掺杂类型；以及
·
源极阱，具有第一掺杂类型，其中源极阱在体阱内；
·
沉积与源极阱和体阱电接触的源极接触件；
·
沉积与衬底电接触的漏极接触件；
·
在漂移层上并且在源极阱和体阱的一部分之上提供栅极绝缘体；以及
·
在栅极绝缘体上沉积栅极接触件，其中漂移层和体阱被提供成使得源极接触件与漏极接触件之间的体二极管的软度因子大于0.5。17.如权利要求16所述的方法，其中体二极管的软度因子小于10。18.如权利要求16所述的方法，其中在衬底上提供漂移层包括提供漂移层使得体二极管是非穿通二极管。19.如权利要求16所述的方法，还包括在体阱区域下方提供重组区域，其中重组区域包括比周围的漂移层更高浓度的少数载流子陷阱。20.如权利要求19所述的方法，其中提供重组区域包括在重组区域中执行离子注入。21.如权利要求20所述的方法，其中提供重组区域包括用氩执行离子注入。22.如权利要求16所述的方法，还包括执行漂移层的高温氧化以增加其中少数载流子的载流子寿命。23.如权利要求22所述的方法，其中提供体阱使得在体二极管的正向偏置操作模式期间，体阱和漂移层之间的界面处的少数载流子的浓度小于漂移层和衬底之间的界面处的少数载流子的浓度。24.如权利要求16所述的方法，其中：
·
晶体管的击穿电压在350v至20kv之间；以及
·
晶体管的导通状态电阻在0.3mω
·
cm2和100ω
·
cm2之间。25.一种功率晶体管，包括体二极管，其中体二极管的软度因子大于0.5。26.如权利要求25所述的功率晶体管，其中体二极管的软度因子小于或等于10。27.如权利要求26所述的功率晶体管，其中功率晶体管是碳化硅设备。28.一种晶体管，包括：
·
衬底，具有第一掺杂类型和第一掺杂浓度；
·
在衬底上的漂移层，该漂移层具有第一掺杂类型和第二掺杂浓度；
·
结注入，与衬底相对的在漂移层中，该结注入包括：
·
体阱，具有与第一掺杂类型相反的第二掺杂类型；以及
·
源极阱，具有第一掺杂类型，其中源极阱在体阱内；
·
源极接触件，与源极阱和体阱电接触；
·
漏极接触件，与衬底电接触；
·
栅极绝缘体，在漂移层上并且在源极阱和体阱的一部分之上；以及
·
栅极接触件，在栅极绝缘体上，其中源极接触件与漏极接触件之间的体二极管的辅助软度因子大于0.5。29.如权利要求28所述的晶体管，其中辅助软度因子小于10。30.如权利要求29所述的晶体管，其中晶体管是碳化硅设备。31.一种半导体设备，包括：衬底；在衬底上的漂移层，该漂移层具有1μs和20μs之间的载流子寿命；以及在漂移层中的一个或多个注入区域，所述一个或多个注入区域被配置为：提供被配置为在第一方向上传导电流的垂直晶体管设备；以及提供被配置为在与第一方向相反的第二方向上传导电流的体二极管。32.如权利要求31所述的半导体设备，其中体二极管的软度因子在0.5和10之间。33.如权利要求31所述的半导体设备，其中漂移层内的载流子寿命大于5μs。34.如权利要求33所述的半导体设备，其中漂移层内的载流子寿命大于10μs。35.如权利要求31所述的半导体设备，其中漂移层中的z
1/2
陷阱密度小于5
×
10
13
cm-3
。36.如权利要求35所述的半导体设备，其中漂移层中的z
1/2
陷阱密度小于1
×
10
13
cm-3
。37.如权利要求31所述的半导体设备，还包括在漂移层中的重组区域，其中重组区域中的少数载流子重组中心的密度在1
×
10
13
cm-3
和1
×
10
18
cm-3
之间。38.如权利要求37所述的半导体设备，其中重组区域中的少数载流子重组中心的密度大于5
×
10
15-cm-3
。39.如权利要求37所述的半导体设备，其中重组区域的厚度在1nm和360μm之间。40.如权利要求39所述的半导体设备，其中体二极管的软度因子在0.5和10之间。41.如权利要求39所述的半导体设备，其中体二极管是非穿通二极管。42.如权利要求39所述的半导体设备，其中重组区域的厚度大于1μm。43.如权利要求42所述的半导体设备，其中重组区域的厚度大于5μm。44.如权利要求39所述的半导体设备，其中：衬底具有第一掺杂类型和第一掺杂浓度；漂移层具有第一掺杂类型和第二掺杂浓度；以及所述一个或多个注入区域包括：体阱，具有与第一掺杂类型相反的第二掺杂类型；以及源极阱，具有第一掺杂类型，其中源极阱在体阱内。45.如权利要求44所述的半导体设备，其中在漂移层中重组区域与所述一个或多个注入区域接界。
46.如权利要求45所述的半导体设备，其中在漂移层中重组区域封装所述一个或多个注入区域。47.如权利要求45所述的半导体设备，其中重组区域的宽度小于所述一个或多个注入区域的最宽部分的宽度。48.如权利要求45所述的半导体设备，其中重组区域的宽度等于所述一个或多个注入区域的最宽部分的宽度。49.如权利要求45所述的半导体设备，其中重组区域的宽度大于所述一个或多个注入区域的最宽部分的宽度。50.如权利要求41所述的半导体设备，其中体二极管的软度因子在0.5和10之间。51.如权利要求41所述的半导体设备，其中体二极管是非穿通二极管。52.如权利要求51所述的半导体设备，其中体二极管的软度因子在0.5和10之间。53.如权利要求31所述的半导体设备，其中垂直晶体管设备是金属氧化物半导体场效应晶体管(mosfet)。54.如权利要求53所述的半导体设备，其中半导体设备包括碳化硅。55.如权利要求31所述的半导体设备，其中漂移层包括：第一漂移层，具有第一掺杂类型和第一掺杂剖面；以及第二漂移层，具有第一掺杂类型和与第一掺杂剖面不同的第二掺杂剖面。56.如权利要求55所述的半导体设备，其中第二漂移层在衬底与第一漂移层之间，并且第二漂移层的掺杂浓度大于第一漂移层的掺杂浓度且小于衬底的掺杂浓度。57.如权利要求56所述的半导体设备，还包括位于第二漂移层与衬底之间的缓冲层，其中该缓冲层具有第一掺杂类型和大于第二漂移层的掺杂浓度且小于衬底的掺杂浓度的掺杂浓度。58.如权利要求57所述的半导体设备，还包括在第一漂移层上的扩展层，其中扩展层具有第一掺杂类型和大于第一漂移层的掺杂浓度的掺杂浓度。59.如权利要求31所述的半导体设备，其中：漂移层具有第一掺杂类型；以及该半导体设备还包括位于漂移层与衬底之间的缓冲层，缓冲层具有第一掺杂类型和大于漂移层的掺杂浓度且小于衬底的掺杂浓度的掺杂浓度。60.如权利要求59所述的半导体设备，还包括在漂移层上的扩展层，其中扩展层具有第一掺杂类型和大于漂移层的掺杂浓度的掺杂浓度。61.一种半导体设备，包括：衬底；在衬底上的漂移层；在漂移层中的一个或多个注入区域，所述一个或多个注入区域被配置为：提供被配置为在第一方向上传导电流的垂直晶体管设备；以及提供被配置为在与第一方向相反的第二方向上传导电流的体二极管；以及重组区域，与漂移层中的所述一个或多个注入区域接界，其中重组区域中的少数载流子重组中心的密度在1
×
10
13
cm-3
和1
×
10
18
cm-3
之间。62.如权利要求61所述的半导体设备，其中体二极管的软度因子在0.5与10之间。
63.如权利要求61所述的半导体设备，其中所述重组区域中的少数载流子重组中心的密度大于5
×
10
15-cm-3
。64.如权利要求61所述的半导体设备，其中漂移层内的载流子寿命在1μs和20μs之间。65.如权利要求64所述的半导体设备，其中体二极管的软度因子在0.5和10之间。66.如权利要求64所述的半导体设备，其中漂移层内的载流子寿命大于5μs。67.如权利要求66所述的半导体设备，其中漂移层内的载流子寿命大于10μs。68.如权利要求63所述的半导体设备，其中体二极管的软度因子在0.5和10之间。69.如权利要求64所述的半导体设备，其中漂移层中的z
1/2
陷阱的密度小于5
×
10
13
cm-3
。70.如权利要求69所述的半导体设备，其中漂移层中的z
1/2
陷阱的密度小于1
×
10
13
cm-3
。71.如权利要求64所述的半导体设备，其中体二极管是非穿通二极管。72.如权利要求71所述的半导体设备，其中体二极管的软度因子在0.5和10之间。73.如权利要求61所述的半导体设备，其中体二极管是非穿通二极管。74.如权利要求73所述的半导体设备，其中体二极管的软度因子在0.5和10之间。75.如权利要求61所述的半导体设备，其中：衬底具有第一掺杂类型和第一掺杂浓度；漂移层具有第一掺杂类型和第二掺杂浓度；以及所述一个或多个注入区域包括：体阱，具有与第一掺杂类型相反的第二掺杂类型；以及源极阱，具有第一掺杂类型，其中源极阱在体阱内。76.如权利要求75所述的半导体设备，其中在漂移层中重组区域与所述一个或多个注入区域接界。77.如权利要求76所述的半导体设备，其中在漂移层中重组区域封装所述一个或多个注入区域。78.如权利要求76所述的半导体设备，其中重组区域的宽度小于所述一个或多个注入区域的最宽部分的宽度。79.如权利要求76所述的半导体设备，其中重组区域的宽度等于所述一个或多个注入区域的最宽部分的宽度。80.如权利要求76所述的半导体设备，其中重组区域的宽度大于所述一个或多个注入区域的最宽部分的宽度。81.如权利要求61所述的半导体设备，其中垂直晶体管设备是金属氧化物半导体场效应晶体管(mosfet)。82.如权利要求81所述的半导体设备，其中该半导体设备包括碳化硅。83.如权利要求61所述的半导体设备，其中漂移层包括：第一漂移层，具有第一掺杂类型和第一掺杂剖面；以及第二漂移层，具有第一掺杂类型和与第一掺杂剖面不同的第二掺杂剖面。84.如权利要求83所述的半导体设备，其中第二漂移层在衬底与第一漂移层之间并且第二漂移层的掺杂浓度大于第一漂移层的掺杂浓度且小于衬底的掺杂浓度。85.如权利要求84所述的半导体设备，还包括位于第二漂移层与衬底之间的缓冲层，其中缓冲层具有第一掺杂类型和大于第二漂移层的掺杂浓度且小于衬底的掺杂浓度的掺杂
浓度。86.如权利要求85所述的半导体设备，还包括在第一漂移层上的扩展层，其中扩展层具有第一掺杂类型和大于第一漂移层的掺杂浓度的掺杂浓度。87.如权利要求61所述的半导体设备，其中：漂移层具有第一掺杂类型；以及该半导体设备还包括位于漂移层与衬底之间的缓冲层，缓冲层具有第一掺杂类型和大于漂移层的掺杂浓度且小于衬底的掺杂浓度的掺杂浓度。88.如权利要求87所述的半导体设备，还包括在漂移层上的扩展层，其中扩展层具有第一掺杂类型和大于漂移层的掺杂浓度的掺杂浓度。89.如权利要求76所述的半导体设备，其中重组区域的厚度在1nm和200μm之间。90.如权利要求89所述的半导体设备，其中重组区域的厚度在1μm和10μm之间。91.一种半导体设备，包括：衬底；在衬底上的漂移层，其中：该漂移层包括宽带隙半导体材料；以及漂移层中z
1/2
陷阱的密度小于5
×
10
13
cm-3
；以及在漂移层中的一个或多个注入区域，所述一个或多个注入区域被配置为：提供被配置为在第一方向上传导电流的垂直晶体管设备；以及提供被配置为在与第一方向相反的第二方向上传导电流的体二极管。92.如权利要求91所述的半导体设备，其中漂移层中z
1/2
陷阱的密度小于1
×
10
13
cm-3
。93.如权利要求91所述的半导体设备，其中宽带隙半导体材料包括碳化硅。

技术总结
一种半导体设备包括垂直晶体管(10)和体二极管(30)。对半导体设备的各种改进允许提高体二极管的性能，特别是减少干脆性并增加软度。晶体管包括衬底(12)、衬底上的漂移层(14)以及漂移层中与衬底相对的结注入。结注入包括体阱(16)和体阱内的源极阱(18)。电接触由与源极阱和体阱的源极接触件(22)以及与衬底的漏极接触件(24)提供。栅极绝缘体(26)在漂移层上并且在源极阱和体阱的一部分之上，并且栅极接触件(28)在栅极绝缘体上。源极与漏极之间的体二极管的软度大于0.5。二极管的软度大于0.5。二极管的软度大于0.5。


技术研发人员：韩基琼 柳世衡 D
受保护的技术使用者：沃孚半导体公司
技术研发日：2021.11.22
技术公布日：2023/10/7