判决反馈均衡电路、数据接收电路及存储器的制作方法

1.本公开涉及半导体技术领域，尤其涉及一种判决反馈均衡电路、数据接收电路及存储器。


背景技术：

2.目前，存储器在接收输入数据信号的过程中，为解决码间干扰(inter symbol interference，isi)问题，常采用判决反馈均衡电路(decision feedback equalizer，dfe)对输入数据信号进行处理。但是，判决反馈均衡电路在对输入数据信号进行处理的过程中，存在功耗高的问题。


技术实现要素：

3.以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
4.本公开提供一种判决反馈均衡电路、数据接收电路及存储器。
5.根据本公开实施例的第一方面，提供一种判决反馈均衡电路，所述判决反馈均衡电路包括：
6.第一放大均衡电路，用于根据输入数据信号、第一参考电压信号和抽头信号输出第一数据信号；
7.第二放大均衡电路，用于根据所述输入数据信号、第二参考电压信号和所述抽头信号输出第二数据信号；
8.选择采样电路，所述选择采样电路与所述第一放大均衡电路和所述第二放大均衡电路均耦接，用于根据选择信号和采样时钟信号对所述第一数据信号和所述第二数据信号进行选择和采样，输出目标数据信号；
9.其中，所述第一放大均衡电路和所述第二放大均衡电路根据所述选择信号择一运行。
10.根据本公开的一些实施例，所述第一放大均衡电路包括：
11.第一放大电路，所述第一放大电路与所述选择采样电路耦接，用于放大所述输入数据信号和所述第一参考电压信号的第一压差信号；
12.第一均衡电路，所述第一均衡电路与所述第一放大电路以及所述选择采样电路均耦接，用于根据所述抽头信号和放大的所述第一压差信号对所述输入数据信号进行判决反馈均衡输出所述第一数据信号；
13.第一选通电路，所述第一选通电路与所述第一放大电路耦接，用于根据所述选择信号控制所述第一放大电路导通或断开；和/或，
14.所述第二放大均衡电路包括：
15.第二放大电路，所述第二放大电路与所述选择采样电路耦接，用于放大所述输入数据信号和所述第二参考电压信号的第二压差信号；
16.第二均衡电路，所述第二均衡电路与所述第二放大电路以及所述选择采样电路均耦接，用于根据所述抽头信号和放大的所述第二压差信号对所述输入数据信号进行判决反馈均衡输出所述第二数据信号；
17.第二选通电路，所述第二选通电路与所述第二放大电路耦接，用于根据所述选择信号控制所述第二放大电路导通或断开。
18.根据本公开的一些实施例，所述选择信号包括第一选择信号和第二选择信号；所述第一选通电路包括：
19.第一选通晶体管，所述第一选通晶体管耦接于所述第一放大电路和公共端之间，所述第一选通晶体管的控制端接收所述第一选择信号；和/或，
20.所述第二选通电路包括：
21.第二选通晶体管，所述第二选通晶体管耦接于所述第二放大电路和所述公共端之间，所述第二选通晶体管的控制端接收所述第二选择信号。
22.根据本公开的一些实施例，所述第一放大电路包括：
23.第一输入晶体管，所述第一输入晶体管的控制端接收所述第一参考电压信号；
24.第二输入晶体管，所述第二输入晶体管的控制端接收所述输入数据信号；
25.第一电阻，所述第一电阻耦接于所述第一输入晶体管的第一端和供电电源之间；
26.第二电阻，所述第二电阻耦接于所述第二输入晶体管的第一端和所述供电电源之间；
27.其中，所述第一输入晶体管的第二端和所述第二输入晶体管的第二端均与所述第一选通电路耦接；和/或，
28.所述第二放大电路包括：
29.第三输入晶体管，所述第三输入晶体管的控制端接收所述第二参考电压信号；
30.第四输入晶体管，所述第四输入晶体管的控制端接收所述输入数据信号；
31.第三电阻，所述第三电阻耦接于所述第三输入晶体管的第一端和所述供电电源之间；
32.第四电阻，所述第四电阻耦接于所述第四输入晶体管的第一端和所述供电电源之间；
33.其中，所述第三输入晶体管的第二端和所述第四输入晶体管的第二端均与所述第二选通电路耦接。
34.根据本公开的一些实施例，所述选择采样电路包括：
35.数据选择电路，所述数据选择电路与所述第一放大均衡电路和所述第二放大均衡电路均耦接，用于根据所述选择信号选择所述第一数据信号或所述第二数据信号；
36.采样电路，所述采样电路与所述数据选择电路耦接，用于根据所述采样时钟信号采样所述数据选择电路选择的信号，输出所述目标数据信号。
37.根据本公开的一些实施例，所述数据选择电路包括多个传输门，每个所述传输门的输入端与所述第一放大均衡电路或所述第二放大均衡电路的一个输出端耦接，各所述传输门的输出端均与所述采样电路耦接，各所述传输门的控制端均与所述选择信号耦接。
38.本公开的第二方面提供一种数据接收电路，所述数据接收电路包括多个如上所述的判决反馈均衡电路。
39.根据本公开的一些实施例，各所述判决反馈均衡电路接收的所述采样时钟信号的采样相位不同，按所述采样时钟信号的采样相位顺序，各采样相位相邻的所述判决反馈均衡电路接收的所述采样时钟信号的相位差相同。
40.根据本公开的一些实施例，按所述采样时钟信号的采样相位顺序，各所述判决反馈均衡电路接收的选择信号包括前一采样相位对应的所述判决反馈均衡电路输出的所述目标数据信号；其中，第一个所述采样相位对应的所述判决反馈均衡电路接收的所述选择信号为最后一个所述采样相位对应的所述判决反馈均衡电路输出的所述目标数据信号。
41.本公开的第三方面提供一种存储器，所述存储器包括如上所述的数据接收电路。
42.本公开实施例所提供的判决反馈均衡电路、数据接收电路及存储器中，判决反馈均衡电路包括第一放大均衡电路、第二放大均衡电路和选择采样电路。通过第一放大均衡电路和第二放大均衡电路，以第一参考电压信号和第二参考电压信号对输入数据信号进行处理，避免单一参考电压信号对输入数据信号进行误处理以提高目标数据信号的准确性。通过选择采样电路对第一数据信号和第二数据信号进行选择和采样，输出目标数据信号。由于选择信号能够使第一放大均衡电路和第二放大均衡电路择一运行，减小了第一放大均衡电路或第二放大均衡电路的工作电流，从而降低了判决反馈均衡电路的功耗。同时，由于第一放大均衡电路、第二放大均衡电路和选择采样电路复用选择信号，减少了控制信号的数量，从而降低了判决反馈均衡电路结构的复杂性。
43.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
44.并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获取其他的附图。
45.图1是一种数据接收电路的结构示意图；
46.图2是根据一示例性实施例示出的一种判决反馈均衡电路的结构示意图；
47.图3a是根据一示例性实施例示出的一种第一放大均衡电路的结构示意图；
48.图3b是根据一示例性实施例示出的一种第二放大均衡电路的结构示意图；
49.图4a是根据另一示例性实施例示出的一种第一放大均衡电路的结构示意图；
50.图4b是根据另一示例性实施例示出的一种第二放大均衡电路的结构示意图；
51.图5a是根据另一示例性实施例示出的一种第一放大均衡电路的结构示意图；
52.图5b是根据另一示例性实施例示出的一种第二放大均衡电路的结构示意图；
53.图6a是根据一示例性实施例示出的一种第一均衡电路的结构示意图；
54.图6b是根据一示例性实施例示出的一种第二均衡电路的结构示意图；
55.图7a是根据一示例性实施例示出的一种选择采样电路的结构示意图；
56.图7b是根据另一示例性实施例示出的一种选择采样电路的结构示意图；
57.图8是根据一示例性实施例示出的一种数据选择电路的结构示意图；
58.图9是根据另一示例性实施例示出的一种判决反馈均衡电路的结构示意图；
59.图10是根据一示例性实施例示出的一种判决反馈均衡电路的工作时序图；
60.图11是根据一示例性实施例示出的一种数据接收电路的结构示意图。
61.图中：10、第一放大均衡电路；11、第一放大电路；12、第一均衡电路；13、第一选通电路；20、第二放大均衡电路；21、第二放大电路；22、第二均衡电路；23、第二选通电路；30、选择采样电路；31、数据选择电路；32、采样电路；121、第一开关电路；122、第一补偿电路；221、第二开关电路；222、第二补偿电路；cmp、比较器；latch、锁存器；qs1、第一选通晶体管；qs2、第二选通晶体管；qi1、第一输入晶体管；qi2、第二输入晶体管；qi3、第三输入晶体管；qi4、第四输入晶体管；qt1、第一开关晶体管；qt2、第二开关晶体管；qt3、第三开关晶体管；qt4、第四开关晶体管；qc1、第一控制晶体管；qc2、第二控制晶体管；qc3、第三控制晶体管；qc4、第四控制晶体管；r1、第一电阻；r2、第二电阻；r3、第三电阻；r4、第四电阻；tg、传输门；tg1、第一传输门；tg2、第二传输门；tg3、第三传输门；tg4、第四传输门；vcc、供电电源；gnd、公共端；data、输入数据信号；vref1、第一参考电压信号；vref2、第二参考电压信号；tap、抽头信号；cs、选择信号；cs1、第一选择信号；cs2、第二选择信号；clk、采样时钟信号；clk_0、第一采样时钟信号；clk_90、第二采样时钟信号；clk_180、第三采样时钟信号；clk_270、第四采样时钟信号；out、目标数据信号；out_0、第一目标数据信号；out_90、第二目标数据信号；out_180、第三目标数据信号；out_270、第四目标数据信号；out_0(n-1)、前次第一目标数据信号；out_90(n-1)、前次第二目标数据信号；out_180(n-1)、前次第三目标数据信号；out_270(n-1)、前次第四目标数据信号。
具体实施方式
62.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获取的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
63.目前，存储器在接收输入数据信号的过程中，存在码间干扰问题，影响输入数据信号接收的质量。为解决码间干扰问题，常采用判决反馈均衡电路对输入数据信号进行处理，改善信号传输的质量。
64.相关技术中，如图1所示，图1示出了一种数据接收电路的结构示意图。数据接收电路包括多个判决反馈均衡电路，每个判决反馈均衡电路包括比较器cmp和锁存器latch，每个比较器cmp输出的比较信号均输入下一级判决反馈均衡电路的比较器cmp。其中，最后一级判决反馈均衡电路的比较器cmp输出的比较信号输入第一级判决反馈均衡电路的比较器cmp。比较器cmp包括第一比较支路和第二比较支路。第一比较支路接收输入数据信号data、第一参考电压信号vref1和上一级的比较信号。第二比较支路接收输入数据信号data、第二参考电压信号vref2和上一级的比较信号。比较器cmp用于将输入数据信号data分别与第一参考电压信号vref1和第二参考电压信号vref2进行比较后，结合上一级的比较信号输出本级的比较信号。锁存器latch与比较器cmp耦接，用于将比较信号锁存后输出目标数据信号out。其中，每一级判决反馈均衡电路输出的目标数据信号out为输入数据信号data中的1比特数据。虽然判决反馈均衡电路能够解决码间干扰的问题，但是在输出比较信号的过程中，第一比较支路和第二比较支路均处于运行状态。第一比较支路和第二比较支路同时运行会
使得判决反馈均衡电路中的电流较大，导致判决反馈均衡电路的功耗高。
65.基于此，本公开提供了一种判决反馈均衡电路，由于判决反馈均衡电路输出的目标数据信号仅与第一放大均衡电路输出的第一数据信号或第二放大均衡电路输出的第二数据信号相关，通过选择信号使第一放大均衡电路和第二放大均衡电路择一运行，将与目标数据信号无关的放大均衡电路关闭。由于关闭了一个放大均衡电路，减小了第一放大均衡电路或第二放大均衡电路的工作电流，从而降低了判决反馈均衡电路的功耗。
66.本公开示例性的实施例中提供一种判决反馈均衡电路，如图2所示，判决反馈均衡电路包括第一放大均衡电路10、第二放大均衡电路20和选择采样电路30。第一放大均衡电路10接收输入数据信号data、第一参考电压信号vref1和抽头信号tap，用于根据输入数据信号data、第一参考电压信号vref1和抽头信号tap输出第一数据信号。第二放大均衡电路20接收输入数据信号data、第二参考电压信号vref2和抽头信号tap，用于根据输入数据信号data、第二参考电压信号vref2和抽头信号tap输出第二数据信号。选择采样电路30与第一放大均衡电路10和第二放大均衡电路20均耦接，用于根据选择信号cs和采样时钟信号clk对第一数据信号和第二数据信号进行选择和采样，输出目标数据信号out。其中，第一放大均衡电路10和第二放大均衡电路20根据选择信号cs择一运行。
67.本实施例中，判决反馈均衡电路包括第一放大均衡电路、第二放大均衡电路和选择采样电路。通过第一放大均衡电路和第二放大均衡电路，以第一参考电压信号和第二参考电压信号对输入数据信号进行处理，避免单一参考电压信号对输入数据信号进行误处理以提高目标数据信号的准确性。通过选择采样电路对第一数据信号和第二数据信号进行选择和采样，输出目标数据信号。由于选择信号能够使第一放大均衡电路和第二放大均衡电路择一运行，减小了第一放大均衡电路或第二放大均衡电路的工作电流，从而降低了判决反馈均衡电路的功耗。同时，由于第一放大均衡电路、第二放大均衡电路和选择采样电路复用选择信号，减少了控制信号的数量，从而降低了判决反馈均衡电路结构的复杂性。
68.示例性地，第一数据信号包括第一同相数据信号和第一反相数据信号，第一同相数据信号和第一反相数据信号为互补的信号。第二数据信号包括第二同相数据信号和第二反相数据信号，第二同相数据信号和第二反相数据信号为互补的信号。选择采样电路30除可以输出目标数据信号out外，还可以输出目标数据信号out的互补信号。
69.在本公开提供的一些示例性的实施例中，如图3a所示，图3a示出了根据本公开一示例性的实施例提供的第一放大均衡电路的结构示意图。第一放大均衡电路10包括第一放大电路11、第一均衡电路12和第一选通电路13。第一放大电路11与选择采样电路30耦接，接收输入数据信号data和第一参考电压信号vref1，用于放大输入数据信号data和第一参考电压信号vref1的第一压差信号。第一均衡电路12与第一放大电路11以及选择采样电路30均耦接，接收抽头信号tap和第一压差信号，用于根据抽头信号tap和放大的第一压差信号对输入数据信号data进行判决反馈均衡输出第一数据信号。第一选通电路13与第一放大电路11耦接，接收选择信号cs，用于根据选择信号cs控制第一放大电路11导通或断开。
70.本实施例中，第一放大均衡电路包括第一放大电路、第一均衡电路和第一选通电路。通过第一放大电路对输入数据信号和第一参考电压信号的第一压差信号进行放大。通过第一均衡电路对输入数据信号进行判决反馈均衡，解决码间干扰问题。通过第一选通电路控制第一放大电路导通或断开，降低了第一放大均衡电路的功耗。
71.示例性地，第一压差信号包括第一同相压差信号和第一反相压差信号。当第一参考电压信号vref1小于输入数据信号data时，第一同相压差信号大于第一反相压差信号。当第一参考电压信号vref1大于输入数据信号data时，第一同相压差信号小于第一反相压差信号。第一均衡电路12根据放大的第一同相压差信号、放大的第一反相压差信号和抽头信号tap对输入数据信号data进行判决反馈均衡，输出第一数据信号。
72.在本公开提供的一些示例性的实施例中，如图3b所示，图3b示出了根据本公开一示例性的实施例提供的第二放大均衡电路的结构示意图。第二放大均衡电路20包括第二放大电路21、第二均衡电路22和第二选通电路23。第二放大电路21与选择采样电路30耦接，用于放大输入数据信号data和第二参考电压信号vref2的第二压差信号。第二均衡电路22与第二放大电路21以及选择采样电路30均耦接，用于根据抽头信号tap和放大的第二压差信号对输入数据信号data进行判决反馈均衡输出第二数据信号。第二选通电路23与第二放大电路21耦接，用于根据选择信号cs控制第二放大电路21导通或断开。
73.本实施例中，第二放大均衡电路包括第二放大电路、第二均衡电路和第二选通电路。通过第二放大电路对输入数据信号和第二参考电压信号的第二压差信号进行放大。通过第二均衡电路对输入数据信号进行判决反馈均衡，解决码间干扰问题。通过第二选通电路控制第二放大电路导通或断开，降低了第二放大均衡电路的功耗。
74.示例性地，第二压差信号包括第二同相压差信号和第二反相压差信号。当第二参考电压信号vref2小于输入数据信号data时，第二同相压差信号大于第二反相压差信号。当第二参考电压信号vref2大于输入数据信号data时，第二同相压差信号小于第二反相压差信号。第二均衡电路22根据放大的第二同相压差信号、放大的第二反相压差信号和抽头信号tap对输入数据信号data进行判决反馈均衡，输出第二数据信号。
75.在本公开提供的一些示例性的实施例中，如图4a所示，图4a示出了根据本公开一示例性的实施例提供的第一放大均衡电路的结构示意图。选择信号cs包括第一选择信号cs1。第一选通电路13包括第一选通晶体管qs1。第一选通晶体管qs1耦接于第一放大电路11和公共端gnd之间，控制端接收第一选择信号cs1。
76.本实施例中，第一选通电路包括第一选通晶体管，仅需一个晶体管即可控制第一放大电路的导通或断开，降低了第一选通电路结构的复杂性。
77.可以理解的是，除采用第一选通晶体管qs1作为第一选通电路13外，还可以采用其他具有开关功能的器件或器件的组合作为第一选通电路13。
78.在本公开提供的一些示例性的实施例中，如图4b所示，图4b示出了根据本公开一示例性的实施例提供的第二放大均衡电路的结构示意图。选择信号cs还包括第二选择信号cs2，第一选择信号cs1和第二选择信号cs2为互补的信号。第二选通电路23包括第二选通晶体管qs2。第二选通晶体管qs2耦接于第二放大电路21和公共端gnd之间，控制端接收第二选择信号cs2。
79.本实施例中，第二选通电路包括第二选通晶体管，仅需一个晶体管即可控制第二放大电路的导通或断开，降低了第二选通电路结构的复杂性。同时，通过第一选择信号控制第一选通晶体管的导通和断开且通过第二选择信号控制第二选通晶体管的导通和断开，以一组互补的信号对第一选通晶体管和第二选通晶体管进行控制，降低了选择信号产生的复杂性从而降低了判决反馈均衡电路结构的复杂性。
80.可以理解的是，除采用第二选通晶体管qs2作为第二选通电路23外，还可以采用其他具有开关功能的器件或器件的组合作为第二选通电路23。
81.可以理解的是，除采用第一选通晶体管qs1作为第一选通电路13、采用第二选通晶体管qs2作为第二选通电路23外，还可以采用单刀双掷开关作为第一选通电路13和第二选通电路23。
82.一实施例中，第一选择信号cs1包括目标数据信号out的上一位数据，第二选择信号cs2包括目标数据信号out的互补信号的上一位数据。其中，目标数据信号out的上一位数据，是相对于目标数据信号out的当前位数据而言。目标数据信号out的互补信号的上一位数据，是相对于目标数据信号out的互补信号的当前位数据而言。
83.本实施例中，通过目标数据信号的上一位数据作为第一选择信号，通过目标数据信号的互补信号的上一位数据作为第二选择信号，第一选择信号和第二选择信号能够根据输入数据信号传输的需要导通和断开第一选通晶体管以及第二选通晶体管。通过目标数据信号及其互补信号来控制第一选通晶体管、第二选通晶体管以及选择采样电路，降低了选择信号产生的复杂性，从而降低了判决反馈均衡电路结构的复杂性。
84.在本公开提供的一些示例性的实施例中，如图5a所示，图5a示出了根据本公开一示例性的实施例提供的第一放大均衡电路的结构示意图。第一放大电路11包括第一输入晶体管qi1、第二输入晶体管qi2、第一电阻r1和第二电阻r2。第一输入晶体管qi1的控制端接收第一参考电压信号vref1。第二输入晶体管qi2的控制端接收输入数据信号data。第一电阻r1耦接于第一输入晶体管qi1的第一端和供电电源vcc之间。第二电阻r2耦接于第二输入晶体管qi2的第一端和供电电源vcc之间。其中，第一输入晶体管qi1的第二端和第二输入晶体管qi2的第二端均与第一选通电路13耦接。即，与第一选通晶体管qs1耦接。第一输入晶体管qi1和第一电阻r1之间的信号为放大的第一同相压差信号，第二输入晶体管qi2和第二电阻r2之间的信号为放大的第一反相压差信号。
85.本实施例中，第一放大电路包括第一输入晶体管、第二输入晶体管、第一电阻和第二电阻，通过第一输入晶体管和第二输入晶体管接收第一参考电压信号和输入数据信号，以将输入数据信号和第一参考电压信号的第一压差信号放大。通过两个晶体管和两个电阻组成第一放大电路，降低了第一放大电路结构的复杂性。
86.在本公开提供的一些示例性的实施例中，如图5b所示，图5b示出了根据本公开一示例性的实施例提供的第二放大均衡电路的结构示意图。第二放大电路包括第三输入晶体管qi3、第四输入晶体管qi4、第三电阻r3和第四电阻r4。第三输入晶体管qi3的控制端接收第二参考电压信号vref2。第四输入晶体管qi4的控制端接收输入数据信号data。第三电阻r3耦接于第三输入晶体管qi3的第一端和供电电源vcc之间。第四电阻r4耦接于第四输入晶体管qi4的第一端和供电电源vcc之间。其中，第三输入晶体管qi3的第二端和第四输入晶体管qi4的第二端均与第二选通电路23耦接。即，与第二选通晶体管qs2耦接。第三输入晶体管qi3和第三电阻r3之间的信号为放大的第二同相压差信号，第四输入晶体管qi4和第四电阻r4之间的信号为放大的第二反相压差信号。
87.本实施例中，第二放大电路包括第三输入晶体管、第四输入晶体管、第三电阻和第四电阻，通过第三输入晶体管和第四输入晶体管接收第二参考电压信号和输入数据信号，以将输入数据信号和第二参考电压信号的第二压差信号放大。通过两个晶体管和两个电阻
组成第二放大电路，降低了第二放大电路结构的复杂性。
88.示例性地，放大的第一同相压差信号经第一均衡电路12处理后，变为第一数据信号中的第一同相数据信号。放大的第一反相压差信号经第一均衡电路12处理后，变为第一数据信号中的第一反相数据信号。放大的第二同相压差信号经第二均衡电路22处理后，变为第二数据信号中的第二同相数据信号。放大的第二反相压差信号经第二均衡电路22处理后，变为第二数据信号中的第二反相数据信号。选择采样电路30根据接收的第一同相数据信号和第一反相数据信号，或，第二同相数据信号和第二反相数据信号，输出目标数据信号out及其互补信号。
89.示例性地，如图6a所示，图6a示出了根据本公开一示例性的实施例提供的第一均衡电路的结构示意图。抽头信号tap包括多个抽头差分信号和多个抽头控制信号。每个抽头差分信号包括互补的第一抽头差分信号和第二抽头差分信号。第一均衡电路12包括多个第一抽头调节电路，每个第一抽头调节电路接收一个抽头差分信号，且不同的第一抽头调节电路接收的抽头差分信号不同。每个第一抽头调节电路还接收抽头控制信号，且不同的第一抽头调节电路接收的抽头控制信号不同。每个第一抽头调节电路包括第一开关电路121和第一补偿电路122。第一开关电路121包括第一开关晶体管qt1和第二开关晶体管qt2。第一开关晶体管qt1的第一端与第一放大电路11的一个输出端耦接，控制端接收一个抽头差分信号中的第一抽头差分信号。第二开关晶体管qt2的第一端与第一放大电路11的另一个输出端耦接，控制端接收对应抽头差分信号中的第二抽头差分信号。第一补偿电路122包括第一控制晶体管组和第二控制晶体管组。每个第一控制晶体管组包括多个第一控制晶体管qc1(图中以一个示例)，各第一控制晶体管qc1之间并联耦接，第一端均与第一开关晶体管qt1的第二端耦接，第二端均与公共端gnd耦接，控制端接收抽头控制信号。每个第二控制晶体管组包括多个第二控制晶体管qc2(图中以一个示例)，各第二控制晶体管qc2之间并联耦接，第一端均与第二开关晶体管qt2的第二端耦接，第二端均与公共端gnd耦接，控制端接收抽头控制信号。抽头控制信号用于控制第一控制晶体管qc1和第二控制晶体管qc2导通的数量，调整对应抽头差分信号对输入数据信号data影响的程度，以对输入数据信号data进行判决反馈均衡。其中，每个第一抽头调节电路中，第一控制晶体管qc1和第二控制晶体管qc2的数量相同，且第一控制晶体管组中的抽头控制信号和第二控制晶体管组中的抽头控制信号相同。
90.示例性地，如图6b所示，图6b示出了根据本公开一示例性的实施例提供的第二均衡电路的结构示意图。第二均衡电路22包括多个第二抽头调节电路，每个第二抽头调节电路接收一个抽头差分信号，且不同第二抽头调节电路接收的抽头差分信号不同。每个第二抽头调节电路还接收抽头控制信号，且不同第二抽头调节电路接收的抽头控制信号不同。每个第二抽头调节电路包括第二开关电路221和第二补偿电路222。第二开关电路221包括第三开关晶体管qt3和第四开关晶体管qt4。第三开关晶体管qt3的第一端与第二放大电路21的一个输出端耦接，控制端接收一个抽头差分信号中的第一抽头差分信号。第四开关晶体管qt4的第一端与第二放大电路21的另一个输出端耦接，控制端接收对应抽头差分信号中的第二抽头差分信号。第二补偿电路222包括第三控制晶体管组和第四控制晶体管组。每个第三控制晶体管组包括多个第三控制晶体管qc3(图中以一个示例)，各第三控制晶体管qc3之间并联耦接，第一端均与第三开关晶体管qt3的第二端耦接，第二端均与公共端gnd耦
接，控制端接收抽头控制信号。每个第四控制晶体管组包括多个第四控制晶体管qc4(图中以一个示例)，各第四控制晶体管qc4之间并联耦接，第一端均与第四开关晶体管qt4的第二端耦接，第二端均与公共端gnd耦接，控制端接收抽头控制信号。抽头控制信号用于控制第三控制晶体管qc3和第四控制晶体管qc4导通的数量，调整对应抽头差分信号对输入数据信号data影响的程度，以对输入数据信号data进行判决反馈均衡。其中，每个第二抽头调节电路中，第三控制晶体管qc3和第四控制晶体管qc4的数量相同，且第三控制晶体管组中的抽头控制信号和第四控制晶体管组中的抽头控制信号相同。
91.示例性地，抽头控制信号可以为根据第一开关电路121和第二开关电路221的电路结构及接收的抽头差分信号预先设定的控制信号。
92.在本公开提供的一些示例性的实施例中，如图7a所示，图7a示出了根据本公开一示例性的实施例提供的选择采样电路的结构示意图。选择采样电路30包括数据选择电路31和采样电路32。数据选择电路31与第一放大均衡电路10和第二放大均衡电路20均耦接，接收选择信号cs，用于根据选择信号cs选择第一数据信号或第二数据信号。采样电路32与数据选择电路31耦接，接收采样时钟信号clk，用于根据采样时钟信号clk采样数据选择电路31选择的信号，输出目标数据信号out。
93.本实施例中，选择采样电路包括数据选择电路和采样电路，通过数据选择电路对第一数据信号或第二数据信号进行选择，并通过采样电路对数据选择电路选择的信号进行采样来输出目标数据信号。由于一个采样电路即可进行采样来输出目标数据信号，采样电路所需的数量少，降低了判决反馈均衡电路结构的复杂性。
94.示例性地，如图7b所示，图7b示出了根据本公开一示例性的实施例提供的选择采样电路的结构示意图。选择采样电路30包括数据选择电路31和两个采样电路32。一个采样电路32与第一放大均衡电路10耦接，接收采样时钟信号clk，用于根据采样时钟信号clk采样第一数据信号。另一个采样电路32与第二放大均衡电路20耦接，接收采样时钟信号clk，用于根据采样时钟信号clk采样第二数据信号。数据选择电路31与两个采样电路32均耦接，接收选择信号cs，用于根据选择信号cs选择采样电路32采样的第一数据信号或第二数据信号，输出目标数据信号out。
95.在本公开提供的一些示例性的实施例中，如图8所示，图8示出了根据本公开一示例性的实施例提供的数据选择电路的结构示意图。数据选择电路31包括多个传输门tg，每个传输门tg的输入端与第一放大均衡电路10或第二放大均衡电路20的一个输出端耦接，各传输门tg的输出端均与采样电路32耦接，各传输门tg的控制端均与选择信号cs耦接。
96.本实施例中，数据选择电路包括多个传输门，通过选择信号能够控制传输门选择第一数据信号或第二数据信号，降低了数据选择电路结构的复杂性。同时，由于每个传输门均与选择信号耦接，降低了信号产生的复杂性，从而降低了判决反馈均衡电路结构的复杂性。
97.示例性地，传输门tg包括并联的n型晶体管和p型晶体管。n型晶体管和p型晶体管并联耦接的一端为传输门tg的输入端，另一端为传输门tg的输出端，p型晶体管的控制端为传输门tg的第一控制端，n型晶体管的控制端为传输门tg的第二控制端。
98.示例性地，如图9所示，图9示出了根据本公开一示例性的实施例提供的判决反馈均衡电路的结构示意图。判决反馈均衡电路包括第一输入晶体管qi1、第二输入晶体管qi2、
第三输入晶体管qi3、第四输入晶体管qi4、第一电阻r1、第二电阻r2、第三电阻r3和第四电阻r4、第一选通晶体管qs1、第二选通晶体管qs2、第一传输门tg1、第二传输门tg2、第三传输门tg3、第四传输门tg4和采样电路32。第一输入晶体管qi1的控制端接收第一参考电压信号vref1。第二输入晶体管qi2的控制端接收输入数据信号data。第一电阻r1耦接于第一输入晶体管qi1的第一端和供电电源vcc之间。第二电阻r2耦接于第二输入晶体管qi2的第一端和供电电源vcc之间。第一选通晶体管qs1的第一端与第一输入晶体管qi1和第二输入晶体管qi2的第二端均耦接，第二端与公共端gnd耦接，控制端接收第一选择信号cs1。第三输入晶体管qi3的控制端接收第二参考电压信号vref2。第四输入晶体管qi4的控制端接收输入数据信号data。第三电阻r3耦接于第三输入晶体管qi3的第一端和供电电源vcc之间。第四电阻r4耦接于第四输入晶体管qi4的第一端和供电电源vcc之间。第二选通晶体管qs2的第一端与第三输入晶体管qi3和第四输入晶体管qi4的第二端均耦接，第二端与公共端gnd耦接，控制端接收第二选择信号cs2。第一传输门tg1的输入端耦接于第一输入晶体管qi1和第一电阻r1之间，输出端与采样电路32的第一输入端耦接，第一控制端接收第二选择信号cs2，第二控制端接收第一选择信号cs1。第二传输门tg2的输入端耦接于第三输入晶体管qi3和第三电阻r3之间，输出端与采样电路32的第一输入端耦接，第一控制端接收第一选择信号cs1，第二控制端接收第二选择信号cs2。第三传输门tg3的输入端耦接于第二输入晶体管qi2和第二电阻r2之间，输出端与采样电路32的第二输入端耦接，第一控制端接收第二选择信号cs2，第二控制端接收第一选择信号cs1。第四传输门tg4的输入端耦接于第四输入晶体管qi4和第四电阻r4之间，输出端与采样电路32的第二输入端耦接，第一控制端接收第一选择信号cs1，第二控制端接收第二选择信号cs2。
99.示例性地，如图9和图10所示，图10示出了根据本公开一示例性的实施例提供的判决反馈均衡电路的工作时序图。在传输d1数据以前，判决反馈均衡电路处于初始化状态。在传输输入数据信号data的过程中，当传输d1、d2、d7和d9数据时，第一选通晶体管qs1使第一放大电路11导通，第二选通晶体管qs2使第二放大电路21断开。当传输d3、d4、d5、d6和d8数据时，第一选通晶体管qs1使第一放大电路11断开，第二选通晶体管qs2使第二放大电路21导通。由于同一时刻仅有一个放大电路导通，减小了放大电路的工作电流，从而降低了判决反馈均衡电路的功耗。其中，data1为理想的输入数据信号，data2为实际的输入数据信号，vref1为第一参考电压信号，vref2为第二参考电压信号，clk为采样时钟信号，out1为第一数据信号中的第一同相数据信号，out2为第二数据信号中的第二同相数据信号，out为目标数据信号。out1中的虚线表示第一放大电路11断开，out2中的虚线表示第二放大电路21断开。
100.本公开实施例还提供了一种数据接收电路，数据接收电路包括多个如上述任一实施例中的判决反馈均衡电路。
101.在本公开提供的一些示例性的实施例中，各判决反馈均衡电路接收的采样时钟信号clk的采样相位不同，按采样时钟信号clk的采样相位顺序，各采样相位相邻的判决反馈均衡电路接收的采样时钟信号clk的相位差相同。
102.本实施例中，由于每个判决反馈均衡电路均能够输出目标数据信号，以不同的采样相位进行采样输出目标数据信号时，不同的判决反馈均衡电路输出目标数据信号中不同的比特数据从而增加了数据传输的位数。由于相邻的判决反馈均衡电路接收的采样时钟信
号的相位差相同，目标数据信号中不同的比特数据均能输出避免遗漏，从而提高了输入数据信号传输的可靠性。
103.示例性地，当数据接收电路中判决反馈均衡电路的数量为4个时，各采样相位相邻的判决反馈均衡电路接收的采样时钟信号clk的相位差为90
°
。第一判决反馈均衡电路的采样时钟信号clk的采样相位为0
°
。第二判决反馈均衡电路的采样时钟信号clk的采样相位为90
°
。第三判决反馈均衡电路的采样时钟信号clk的采样相位为180
°
。第四判决反馈均衡电路的采样时钟信号clk的采样相位为270
°
。
104.可以理解的是，随着数据接收电路中判决反馈均衡电路的数量的变化，各采样相位相邻的判决反馈均衡电路接收的采样时钟信号clk的相位差还可以为45
°
等，此处不作限定。
105.在本公开提供的一些示例性的实施例中，按采样时钟信号clk的采样相位顺序，各判决反馈均衡电路接收的选择信号cs包括前一采样相位对应的判决反馈均衡电路输出的目标数据信号out及其互补信号。其中，第一个采样相位对应的判决反馈均衡电路接收的选择信号cs为最后一个采样相位对应的判决反馈均衡电路输出的目标数据信号out及其互补信号。
106.本实施例中，通过以前一采样相位对应的判决反馈均衡电路输出的目标数据信号及其互补信号作为选择信号，无需增加生成选择信号的电路，从而降低了数据接收电路结构的复杂性。
107.示例性地，当数据接收电路中判决反馈均衡电路的数量为4个时，按采样时钟信号clk的采样相位顺序，第一判决反馈均衡电路接收的选择信号cs包括第四判决反馈均衡电路输出的目标数据信号out及其互补信号。第二判决反馈均衡电路接收的选择信号cs包括第一判决反馈均衡电路输出的目标数据信号out及其互补信号。第三判决反馈均衡电路接收的选择信号cs包括第二判决反馈均衡电路输出的目标数据信号out及其互补信号。第四判决反馈均衡电路接收的选择信号cs包括第三判决反馈均衡电路输出的目标数据信号out及其互补信号。
108.在本公开提供的一些示例性的实施例中，对于一个判决反馈均衡电路的抽头信号tap，包括与该判决反馈均衡电路的采样时钟信号clk的采样相位相差一个和多个相位差的判决反馈均衡电路的目标数据信号out及其互补信号，以及该判决反馈均衡电路在前一采样时钟周期输出的目标数据信号out及其互补信号。其中，根据判决反馈均衡电路中抽头信号tap的数量，判决反馈均衡电路可分为1-tap判决反馈均衡电路、2-tap判决反馈均衡电路、3-tap判决反馈均衡电路、4-tap判决反馈均衡电路等。
109.本实施例中，通过以目标数据信号及其互补信号作为抽头信号，实现了信号的复用，从而降低了数据接收电路结构的复杂性。同时，以目标数据信号及其互补信号作为抽头信号，能够使第一放大均衡电路或第二放大均衡电路对输入数据信号进行判决反馈均衡，从而解决了码间干扰问题以提高输入数据信号传输的可靠性。
110.示例性地，如图11所示，图11示出了根据本公开一示例性的实施例提供的数据接收电路的结构示意图。数据接收电路包括第一判决反馈均衡电路、第二判决反馈均衡电路、第三判决反馈均衡电路和第四判决反馈均衡电路。第一判决反馈均衡电路、第二判决反馈均衡电路、第三判决反馈均衡电路和第四判决反馈均衡电路均包括第一放大均衡电路10、
第二放大均衡电路20、数据选择电路31和采样电路32，且均接收输入数据信号data、第一参考电压信号vref1和第二参考电压信号vref2。第一判决反馈均衡电路接收第一采样时钟信号clk_0。第二判决反馈均衡电路接收第二采样时钟信号clk_90。第三判决反馈均衡电路接收第三采样时钟信号clk_180。第四判决反馈均衡电路接收第四采样时钟信号clk_270。第一判决反馈均衡电路输出第一目标数据信号out_0。第二判决反馈均衡电路输出第二目标数据信号out_90。第三判决反馈均衡电路输出第三目标数据信号out_180。第四判决反馈均衡电路输出第四目标数据信号out_270。第一判决反馈均衡电路接收的抽头信号tap包括第一判决反馈均衡电路在前一采样时钟周期输出的前次第一目标数据信号out_0(n-1)、第二目标数据信号out_90和第三目标数据信号out_180。第二判决反馈均衡电路接收的抽头信号tap包括第二判决反馈均衡电路在前一采样时钟周期输出的前次第二目标数据信号out_90(n-1)、第三目标数据信号out_180和第四目标数据信号out_270。第三判决反馈均衡电路接收的抽头信号tap包括第三判决反馈均衡电路在前一采样时钟周期输出的前次第三目标数据信号out_180(n-1)、第一目标数据信号out_0和第四目标数据信号out_270。第四判决反馈均衡电路接收的抽头信号tap包括第四判决反馈均衡电路在前一采样时钟周期输出的前次第四目标数据信号out_270(n-1)、第一目标数据信号out_0和第二目标数据信号out_90。第一判决反馈均衡电路接收的选择信号cs包括第四目标数据信号out_270。第二判决反馈均衡电路接收的选择信号cs包括第一目标数据信号out_0。第三判决反馈均衡电路接收的选择信号cs包括第二目标数据信号out_90。第四判决反馈均衡电路接收的选择信号cs包括第三目标数据信号out_180。其中，第一目标数据信号out_0、第二目标数据信号out_90、第三目标数据信号out_180、第四目标数据信号out_270、前次第一目标数据信号out_0(n-1)、前次第二目标数据信号out_90(n-1)、前次第三目标数据信号out_180(n-1)和前次第四目标数据信号out_270(n-1)还包含其对应的互补信号。由于选择信号cs能够使第一放大均衡电路10和第二放大均衡电路20择一运行，减小了四个放大均衡电路的工作电流，从而降低了数据接收电路的功耗。同时，由于每个判决反馈均衡电路仅包括一个采样电路32，减少了四个采样电路32，降低了数据接收电路结构的复杂性。
111.示例性地，当数据接收电路中判决反馈均衡电路的数量为n个时，能够减少n个放大均衡电路的工作电流来降低功耗，且减少n个采样电路32来降低数据接收电路结构的复杂性。
112.本公开实施例还提供了一种存储器，存储器包括如上述任一实施例中的数据接收电路。
113.本公开是参照根据本公开实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
114.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或
多个方框中指定的功能。
115.这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
116.在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
117.尽管已描述了本公开的优选实施例，但本领域技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
118.显然，本领域技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开的意图也包含这些改动和变型在内。

技术特征：
1.一种判决反馈均衡电路，其特征在于，所述判决反馈均衡电路包括；第一放大均衡电路，用于根据输入数据信号、第一参考电压信号和抽头信号输出第一数据信号；第二放大均衡电路，用于根据所述输入数据信号、第二参考电压信号和所述抽头信号输出第二数据信号；选择采样电路，所述选择采样电路与所述第一放大均衡电路和所述第二放大均衡电路均耦接，用于根据选择信号和采样时钟信号对所述第一数据信号和所述第二数据信号进行选择和采样，输出目标数据信号；其中，所述第一放大均衡电路和所述第二放大均衡电路根据所述选择信号择一运行。2.根据权利要求1所述的判决反馈均衡电路，其特征在于，所述第一放大均衡电路包括：第一放大电路，所述第一放大电路与所述选择采样电路耦接，用于放大所述输入数据信号和所述第一参考电压信号的第一压差信号；第一均衡电路，所述第一均衡电路与所述第一放大电路以及所述选择采样电路均耦接，用于根据所述抽头信号和放大的所述第一压差信号对所述输入数据信号进行判决反馈均衡输出所述第一数据信号；第一选通电路，所述第一选通电路与所述第一放大电路耦接，用于根据所述选择信号控制所述第一放大电路导通或断开；和/或，所述第二放大均衡电路包括：第二放大电路，所述第二放大电路与所述选择采样电路耦接，用于放大所述输入数据信号和所述第二参考电压信号的第二压差信号；第二均衡电路，所述第二均衡电路与所述第二放大电路以及所述选择采样电路均耦接，用于根据所述抽头信号和放大的所述第二压差信号对所述输入数据信号进行判决反馈均衡输出所述第二数据信号；第二选通电路，所述第二选通电路与所述第二放大电路耦接，用于根据所述选择信号控制所述第二放大电路导通或断开。3.根据权利要求2所述的判决反馈均衡电路，其特征在于，所述选择信号包括第一选择信号和第二选择信号；所述第一选通电路包括：第一选通晶体管，所述第一选通晶体管耦接于所述第一放大电路和公共端之间，所述第一选通晶体管的控制端接收所述第一选择信号；和/或，所述第二选通电路包括：第二选通晶体管，所述第二选通晶体管耦接于所述第二放大电路和所述公共端之间，所述第二选通晶体管的控制端接收所述第二选择信号。4.根据权利要求2所述的判决反馈均衡电路，其特征在于，所述第一放大电路包括：第一输入晶体管，所述第一输入晶体管的控制端接收所述第一参考电压信号；第二输入晶体管，所述第二输入晶体管的控制端接收所述输入数据信号；第一电阻，所述第一电阻耦接于所述第一输入晶体管的第一端和供电电源之间；第二电阻，所述第二电阻耦接于所述第二输入晶体管的第一端和所述供电电源之间；其中，所述第一输入晶体管的第二端和所述第二输入晶体管的第二端均与所述第一选
通电路耦接；和/或，所述第二放大电路包括：第三输入晶体管，所述第三输入晶体管的控制端接收所述第二参考电压信号；第四输入晶体管，所述第四输入晶体管的控制端接收所述输入数据信号；第三电阻，所述第三电阻耦接于所述第三输入晶体管的第一端和所述供电电源之间；第四电阻，所述第四电阻耦接于所述第四输入晶体管的第一端和所述供电电源之间；其中，所述第三输入晶体管的第二端和所述第四输入晶体管的第二端均与所述第二选通电路耦接。5.根据权利要求1所述的判决反馈均衡电路，其特征在于，所述选择采样电路包括：数据选择电路，所述数据选择电路与所述第一放大均衡电路和所述第二放大均衡电路均耦接，用于根据所述选择信号选择所述第一数据信号或所述第二数据信号；采样电路，所述采样电路与所述数据选择电路耦接，用于根据所述采样时钟信号采样所述数据选择电路选择的信号，输出所述目标数据信号。6.根据权利要求5所述的判决反馈均衡电路，其特征在于，所述数据选择电路包括多个传输门，每个所述传输门的输入端与所述第一放大均衡电路或所述第二放大均衡电路的一个输出端耦接，各所述传输门的输出端均与所述采样电路耦接，各所述传输门的控制端均与所述选择信号耦接。7.一种数据接收电路，其特征在于，所述数据接收电路包括多个如权利要求1至6任一项所述的判决反馈均衡电路。8.根据权利要求7所述的数据接收电路，其特征在于，各所述判决反馈均衡电路接收的所述采样时钟信号的采样相位不同，按所述采样时钟信号的采样相位顺序，各采样相位相邻的所述判决反馈均衡电路接收的所述采样时钟信号的相位差相同。9.根据权利要求8所述的数据接收电路，其特征在于，按所述采样时钟信号的采样相位顺序，各所述判决反馈均衡电路接收的选择信号包括前一采样相位对应的所述判决反馈均衡电路输出的所述目标数据信号；其中，第一个所述采样相位对应的所述判决反馈均衡电路接收的所述选择信号为最后一个所述采样相位对应的所述判决反馈均衡电路输出的所述目标数据信号。10.一种存储器，其特征在于，所述存储器包括如权利要求7至9任一项所述的数据接收电路。

技术总结
本公开提供一种判决反馈均衡电路、数据接收电路及存储器。判决反馈均衡电路包括；第一放大均衡电路，用于根据输入数据信号、第一参考电压信号和抽头信号输出第一数据信号；第二放大均衡电路，用于根据输入数据信号、第二参考电压信号和抽头信号输出第二数据信号；选择采样电路，选择采样电路与第一放大均衡电路和第二放大均衡电路均耦接，用于根据选择信号和采样时钟信号对第一数据信号和第二数据信号进行选择和采样，输出目标数据信号；其中，第一放大均衡电路和第二放大均衡电路根据选择信号择一运行。由于选择信号能够使第一放大均衡电路和第二放大均衡电路择一运行，减小了放大均衡电路的工作电流，从而降低了判决反馈均衡电路的功耗。电路的功耗。电路的功耗。


技术研发人员：李欣瑜 李思曼 严允柱
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2023.07.03
技术公布日：2023/10/15