定向耦合器、高频模块以及通信装置的制作方法

1.本发明涉及定向耦合器、高频模块以及通信装置。


背景技术：

2.专利文献1所记载的定向耦合器具备：主线路、三个副线路(第一～第三副线路)以及具有多层构造的安装基板(多层基板)。主线路以及三个副线路配置于安装基板。三个副线路中的两个副线路隔着主线路而配置。由此，提高主线路与两个副线路的电磁耦合，并且抑制两个副线路之间的电磁耦合。
3.专利文献1：日本特开2021-27426号公报
4.然而，在专利文献1中，关于三个副线路中的第三个副线路，没有记载如何配置于安装基板，能够提高与主线路的电磁耦合，并且抑制与上述两个副线路的电磁耦合。因此，在专利文献1中，难以抑制三个副线路的每个副线路之间的电磁耦合。


技术实现要素：

5.本发明鉴于上述的问题，其目的在于提供能够提高主线路与第一～第三副线路之间的电磁耦合，并且抑制第一～第三副线路之间的电磁耦合的定向耦合器、高频模块以及通信装置。
6.本发明的一方式所涉及的定向耦合器具备：主线路、第一副线路、第二副线路及第三副线路以及多层基板。上述多层基板具有多个电介质层。上述多层基板具有相互对置的第一主面以及第二主面。上述第一副线路和上述第二副线路串联连接。上述第二副线路和上述第三副线路串联连接。上述主线路、上述第一副线路、上述第二副线路以及上述第三副线路包含在从上述多层基板的厚度方向俯视时形成为环状的线路部分。上述主线路、上述第一副线路、上述第二副线路以及上述第三副线路各自的上述线路部分配置于上述多个电介质层中的相互不同的电介质层。在上述第一副线路、上述第二副线路以及上述第三副线路的每个副线路中，将外周边与重心的距离中的最大距离设为第一距离。上述第一副线路、上述第二副线路以及上述第三副线路具有最大、中间以及最小的分别相互不同的上述第一距离。在上述第一副线路、上述第二副线路以及上述第三副线路中，具有上述最大的第一距离的最大副线路以及具有上述最小的第一距离的最小副线路配置在上述主线路的上述第一主面侧，具有上述中间的第一距离的中间副线路配置在上述主线路的上述第二主面侧。
7.本发明的一方式所涉及的高频模块具备上述定向耦合器、天线端子以及信号路径。上述信号路径到达上述天线端子。上述定向耦合器的上述主线路构成上述信号路径的一部分区间。
8.本发明的一方式所涉及的高频模块具备：上述定向耦合器、天线端子、多个滤波器以及第二开关。上述第二开关切换到达上述天线端子的第一信号路径与到达上述多个滤波器的多个第二信号路径的每个第二信号路径的连接以及非连接。上述ic芯片还包含上述第二开关。
9.本发明的一方式所涉及的通信装置具备上述高频模块和信号处理电路。上述信号处理电路与上述高频模块连接，对高频信号进行处理。
10.根据本发明的上述方式所涉及的定向耦合器、高频模块以及通信装置，有以下的有点：能够提高主线路与第一～第三副线路之间的电磁耦合，并且抑制第一～第三副线路之间的电磁耦合。
附图说明
11.图1是实施方式1所涉及的定向耦合器的等效电路图。
12.图2是用于说明上述的定向耦合器的lb模式的等效电路图。
13.图3是用于说明上述的定向耦合器的mb模式的等效电路图。
14.图4是用于说明上述的定向耦合器的hb模式的等效电路图。
15.图5是表示上述的定向耦合器的结构的一个例子的结构图。
16.图6是图5的x1-x1线剖视图。
17.图7是上述的定向耦合器的多层基板的剖视图。
18.图8是表示上述的定向耦合器的主线路以及第一～第三副线路的立体图。
19.图9是表示上述的定向耦合器的主线路、第一副线路以及第二副线路的俯视图。
20.图10是表示上述的定向耦合器的主线路以及第三副线路的俯视图。
21.图11是变形例1所涉及的定向耦合器的多层基板的剖视图。
22.图12是表示变形例2所涉及的定向耦合器的第一主线路、第二主线路、第一～第三副线路的立体图。
23.图13是上述的定向耦合器的多层基板的剖视图。
24.图14是表示实施方式2所涉及的通信装置的一个例子的结构图。
25.附图标记说明
[0026]1…
定向耦合器；2
…
主线路；2a
…
第一端；2b
…
第二端；2s
…
外周边；2u
…
内侧部分；2v
…
外侧部分；2w
…
断开部；3
…
副线路；5、6
…
第一开关；5a、6a
…
共用端子；5b、5c、6b、6c
…
选择端子；7
…
终止电路；7a
…
电阻；8
…
多层基板；8s
…
第一主面；8t...第二主面；9
…
ic芯片；10
…
树脂部件；11
…
外部连接电极；11g
…
接地电极；12
…
电极焊盘；21
…
第一主线路；21a
…
第一端；21b
…
第二端；21s
…
外周边；21t
…
内周边；21u
…
内侧部分；21v...外侧部分；22
…
第二主线路；22a
…
第一端；22b
…
第二端；22u
…
内侧部分；31
…
第一副线路(最小副线路)；31a
…
第一端；31b
…
第二端；31s
…
外周边；31v
…
外侧部分；31w
…
断开部；32
…
第二副线路(最大副线路)；32a
…
第一端；32b
…
第二端；32t
…
内周边；32u
…
内侧部分；32w
…
断开部；33
…
第三副线路(中间副线路)；33a
…
第一端；33b
…
第二端；33s
…
外周边；33w
…
断开部；41
…
输入端口；42
…
输出端口；43
…
第一耦合端口；44
…
第二耦合端口；45
…
第三耦合端口；51～54
…
开关；55
…
第二开关；55a
…
共用端子；55b～55e
…
选择端子；57
…
多层基板；58
…
ic芯片；60
…
双工器；60h
…
第二滤波器；60l
…
第一滤波器；61～64
…
双工器(滤波器)；61r～64r
…
接收滤波器；61t～61t
…
发送滤波器；71～74
…
匹配电路；81～86
…
电介质层；81a～85a
…
第一主面；91
…
电极焊盘；92
…
焊料凸块；100
…
高频模块；110
…
外部连接端子；111、112
…
信号输入端子；121、122
…
信号输出端子；130
…
天线端子；131、132
…
输出匹配电路；141、142
…
匹配电路；151、152
…
功率放大器；161、162
…
低噪声放大器；181～183
…
第一
～第三耦合器输出端子；200
…
通信装置；210
…
信号处理电路；211
…
rf信号处理电路；212
…
基带信号处理电路；220
…
天线；d0～d3、d21、d22
…
线宽；d1
…
厚度方向；h1
…
布线导体；l0～l3
…
重心；q1
…
间隔；r0
…
第一距离；r1
…
第一距离(最小的第一距离)；r2
…
第一距离(最大的第一距离)；r3
…
中间的第一距离(中间的第一距离)；s0
…
第一信号路径(信号路径)；s1～s4
…
第二信号路径。
具体实施方式
[0027]
以下，参照附图对实施方式所涉及的定向耦合器、高频模块以及通信装置进行说明。此外，关于说明书以及附图所记载的构成要素，说明书以及附图所记载的大小及厚度、以及它们的尺寸关系是例示，这些构成要素并不限定于说明书以及附图所记载的例示。
[0028]
(实施方式1)
[0029]
(1)定向耦合器的等效电路
[0030]
参照图1，对实施方式1所涉及的定向耦合器1的等效电路进行说明。
[0031]
定向耦合器1例如使用于通信装置的高频模块。如图1所示，定向耦合器1是从与主线路2电磁耦合的副线路3取出在高频模块内的信号路径的一部分区间(主线路2)中流过的高频信号的一部分作为检波信号的装置。通过监视检波信号，能够监视在主线路2流过的高频信号。本实施方式的定向耦合器1构成为通过能够使副线路3的线路长度按多个阶段(例如三个阶段)变化，从而能够应对多个频带的高频信号。
[0032]
定向耦合器1具备：主线路2、副线路3、多个端口4、两个开关5、6以及终止电路7。以下，将开关5、6记载为第一开关5、6。
[0033]
多个端口4包含输入端口41、输出端口42以及三个耦合端口(第一耦合端口43、第二耦合端口44、第三耦合端口45)。输入端口41是用于将高频信号从外部输入到主线路2的端口。输出端口42是用于将高频信号从主线路2向外部输出的端口。三个耦合端口(第一耦合端口43、第二耦合端口44以及第三耦合端口45)是用于将检波信号从副线路3向外部输出的端口。第一耦合端口43是副线路3的线路长度最短时的耦合端口，第二耦合端口44是副线路3的线路长度为中间长度时的耦合端口，第三耦合端口45是副线路3的线路长度最长时的耦合端口。
[0034]
终止电路7是使副线路3的一端终止的电路。终止电路7连接在副线路3的一端与接地之间。终止电路7例如具有电阻7a。
[0035]
主线路2是供检波对象的高频信号流动的线路。主线路2具有第一端2a以及第二端2b。主线路2的第一端2a与输入端口41连接。主线路2的第二端2b与输出端口42连接。
[0036]
副线路3是与主线路2电磁耦合，取出在主线路2流动的高频信号的一部分作为检波信号的线路。副线路3具有三个副线路(第一副线路31、第二副线路32以及第三副线路33)。例如，上述三个副线路中的至少两个副线路具有相互不同的线路长度。在本实施方式中，上述三个副线路全部具有相互不同的线路长度。例如，第二副线路32的线路长度最长，第一副线路31的线路长度最短，第三副线路33的线路长度是第一副线路31的线路长度和第二副线路32的线路长度的中间的长度。
[0037]
第一副线路31具有第一端31a以及第二端31b。第一副线路31的第一端31a经由终止电路7与接地连接。第一副线路31的第二端31b与第一开关5的后述的共用端子5a连接。第
二副线路32具有第一端32a以及第二端32b。第二副线路32的第一端32a与第一开关5的选择端子5b连接。第二副线路32的第二端32b与第一开关6的后述的共用端子6a连接。第三副线路33具有第一端33a以及第二端33b。第三副线路33的第一端33a与第一开关6的后述的选择端子6b连接。第三副线路33的第二端33b与第三耦合端口45连接。第一副线路31和第二副线路32经由第一开关5串联连接。第二副线路32和第三副线路33经由第二开关6串联连接。
[0038]
第一开关5、6是用于将副线路3的线路长度切换至多个阶段(例如三个阶段)的线路长度切换开关。第一开关5、6例如由开关ic构成。第一开关5连接在上述三个副线路(第一副线路31、第二副线路32以及第三副线路33)中的相邻的两个副线路(第一副线路31以及第二副线路32)之间。第一开关6连接在上述三个副线路中的相邻的两个副线路(第二副线路32以及第三副线路33)之间。
[0039]
更详细而言，第一开关5具有一个共用端子5a和两个选择端子5b、5c。共用端子5a能够选择性地与两个选择端子5b、5c中的任意一个连接。共用端子5a与第一副线路31的第二端31b连接。选择端子5b与第二副线路32的第一端32a连接。选择端子5c与第一耦合端口43连接。第一开关6具有一个共用端子6a和两个选择端子6b、6c。共用端子6a能够选择性地与两个选择端子6b、6c的任意一个连接。共用端子6a与第二副线路32的第二端32b连接。选择端子6b与第三副线路33的第一端33a连接。选择端子6c与第二耦合端口44连接。
[0040]
在定向耦合器1中，通过切换第一开关5、6的共用端子5a、6a的连接目的地，来选择三个副线路(第一副线路31、第二副线路32以及第三副线路33)中作为副线路3发挥功能的一个以上的副线路，并且选择上述三个耦合端口(第一～第三耦合端口43～45)中作为耦合端口发挥功能的一个耦合端口。也就是说，由第一开关5、6选择的上述一个以上的副线路串联连接在由第一开关5、6选择的上述一个耦合端口与终止电路7之间。由此，被选择的上述一个以上的副线路作为副线路3发挥功能，未被选择的副线路不作为副线路3发挥功能，另外，被选择的耦合端口作为耦合端口发挥功能，未被选择的耦合端口不作为耦合端口发挥功能。此时，副线路3的线路长度是上述三个副线路中的作为副线路3发挥功能的一个以上的副线路的每个副线路的线路长度之和。即，副线路3的线路长度能够通过第一开关5、6切换至多个阶段(例如三个阶段)。
[0041]
在定向耦合器1中，副线路3的线路长度能够切换至三个阶段。在副线路3的线路长度最长的情况下，定向耦合器1能够应对低频带(低频)的高频信号。以下，将该情况下的定向耦合器1的模式记载为lb(低频)模式。另外，在副线路3的线路长度最短的情况下，定向耦合器1能够应对高频带(高频)的高频信号。将该情况下的定向耦合器1的模式记载为mb(中频)模式。另外，在副线路3的线路长度为中间长度的情况下，能够应对中间频带(中频)的高频信号。将该情况下的定向耦合器1的模式记载为hb(高频)模式。即，定向耦合器1具有与副线路3的线路长度相应的三个模式(lb模式、mb模式以及hb模式)。
[0042]
(2)定向耦合器的三个模式的详细
[0043]
参照图2～图4，对定向耦合器的三个模式进行详细说明。定向耦合器1具有三个模式(lb模式、mb模式以及hb模式)。
[0044]
在定向耦合器1为lb模式的情况下，如图2所示，第一开关5的共用端子5a与选择端子5b连接，并且第一开关6的共用端子6a与选择端子6b连接。该情况下，三个副线路(第一副线路31、第二副线路32以及第三副线路33)全部被串联连接并作为副线路3发挥功能。另外，
选择三个耦合端口(第一耦合端口43、第二耦合端口44以及第三耦合端口45)中的第三耦合端口45，被选择的第三耦合端口45作为耦合端口发挥功能。该情况下的副线路3的线路长度成为上述三个副线路的每个副线路的线路长度之和，成为副线路3的可切换的线路长度中的最长的线路长度。
[0045]
在定向耦合器1为mb模式的情况下，如图3所示，第一开关5的共用端子5a与选择端子5b连接，并且第一开关6的共用端子6a与选择端子6c连接。该情况下，上述三个副线路中的两个副线路(第一副线路31以及第二副线路32)被串联连接并作为副线路3发挥功能。另外，选择上述三个耦合端口中的第二耦合端口44，被选择的第二耦合端口44作为耦合端口发挥功能。该情况下的副线路3的线路长度成为上述两个副线路的每个副线路的线路长度之和，成为副线路3的可切换的线路长度中的中间的线路长度。
[0046]
在定向耦合器1为hb模式的情况下，如图4所示，第一开关5的共用端子5a与选择端子5c连接，并且第一开关6的共用端子6a与选择端子6c连接。该情况下，选择上述三个副线路中的第一副线路31并作为副线路3发挥功能。另外，选择上述三个耦合端口中的第一耦合端口43，被选择的第一耦合端口43作为耦合端口发挥功能。该情况下的副线路3的线路长度是第一副线路31的线路长度，成为副线路3的可切换的线路长度中的最短的线路长度。
[0047]
(3)定向耦合器的结构
[0048]
参照图5以及图6，对定向耦合器1的结构进行详细说明。如图5所示，定向耦合器1除了上述的主线路2、副线路3(第一～第三副线路31～33)、多个端口4(输入端口41、输出端口42以及第一～第三耦合端口43～45)以及终止电路7之外，还具备多层基板8、ic芯片9以及树脂部件10。
[0049]
多层基板8是设置主线路2、副线路3、多个端口4以及终止电路7的基板。多层基板8具有相互层叠的多个(在图5的例子中六个)电介质层81～86。主线路2以及第一～第三副线路31～33设置于多个电介质层81～86中的不同的电介质层。多层基板8具有相互对置的第一主面8s以及第二主面8t。
[0050]
在多层基板8还设置有多个外部连接电极11、多个电极焊盘12、多个布线导体(省略图示)。多个外部连接电极11包含多个端口4以及接地电极11g。接地电极11g是保持为接地电位的电极。外部连接电极11是用于与外部电路(例如高频模块)电连接的电极。多个电极焊盘12是用于与ic芯片9电连接的电极。上述多个布线导体是电连接主线路2、副线路3、多个端口4、终止电路7、外部连接电极11以及电极焊盘12，以满足规定的连接关系(具体而言，定向耦合器1的等效电路)的导体。上述多个布线导体分别由导通孔导体(省略图示)以及图案导体(省略图示)的至少一方构成。上述导通孔导体设置为在电介质层81～86中在厚度方向上贯通。上述图案导体图案形成在电介质层81～86的两侧的主面的至少一个主面。
[0051]
电介质层81～85可以由bt(bismaleimide triazine)树脂、环氧基树脂、聚苯醚树脂、氟树脂、液晶聚合物树脂以及聚酰亚胺树脂等单体、或者这些单体与玻璃纤维及其它填料的混合材料形成，也可以使用ltcc(low temperature co-fired ceramics：低温共烧陶瓷)、htcc(high temperature co-fired ceramics：高温共烧陶瓷)等陶瓷来形成。另外，主线路2、副线路3以及布线导体等导体由铜箔、铜或银的厚膜、或者铜、银以及其它金属的合金膜、复合膜形成。
[0052]
多个电介质层81～86分别具有第一主面以及第二主面。电介质层81～86的第一主
面是多层基板8的第一主面8s侧的主面，电介质层81～86的第二主面是多层基板8的第二主面8t侧的主面。在电介质层81的第二主面设置有多个外部连接电极11。在电介质层82的第一主面设置有第三副线路33。在电介质层83的第一主面设置有主线路2。在电介质层84的第一主面设置有第二副线路32。在电介质层85的第一主面设置有第一副线路31以及终止电路7。在电介质层86的第一主面设置有多个电极焊盘12。
[0053]
此外，作为终止电路7，除了电阻以外，还可以使用电容器或者电感器，也可以使用将它们组合而成的电路。也可以将构成终止电路7的部件设置于包含电介质层85的多个电介质层的第一主面，也可以作为芯片部件配置于多层基板8的第一主面8s。
[0054]
主线路2的第一端2a经由布线导体与输入端口41连接，主线路2的第二端2b经由布线导体与输出端口42连接。第一副线路31的第一端31a经由布线导体与终止电路7连接。终止电路7经由布线导体与接地电极11g连接。第一副线路31的第二端31b、第二副线路32的第一端32a及第二端32b、以及第三副线路33的第一端33a分别与多个电极焊盘12中的所决定的电极焊盘连接。第三副线路33的第二端33b经由布线导体与第三耦合端口45连接。第一耦合端口43以及第二耦合端口44分别与多个电极焊盘12中的所决定的电极焊盘12连接。
[0055]
ic(integrated circuit：集成电路)芯片9是内置第一开关5、6和控制电路的半导体ic。控制电路根据来自外部的控制信号来控制第一开关5、6的共用端子5a、6a的连接目的地。ic芯片9在其内部包含六个端子(第一开关5的三个端子5a～5c以及第一开关6的三个端子6a～6c)。即，ic芯片9包含第一开关5。换言之，即，ic芯片9与第一开关5一体地形成。ic芯片9例如是矩形的板状，具有第一主面以及第二主面。ic芯片9的第一主面是多层基板8的第一主面8s侧的主面，ic芯片9的第二主面是多层基板8的第二主面8t侧的主面。ic芯片9具有多个电极焊盘91。多个电极焊盘91是与多层基板8的多个电极焊盘12电连接的导体。ic芯片9的内部的六个端子5a～5c、6a～6c与多个电极焊盘91中的所决定的电极焊盘电连接。
[0056]
ic芯片9配置于多层基板8的第一主面8s以及第二主面8t的一个主面(在图6中第一主面8s)(参照图6)。ic芯片9的多个电极焊盘91与多层基板8的多个电极焊盘12电连接，以满足规定的连接关系(具体而言，定向耦合器1的等效电路)。在本实施方式中，ic芯片9设置于多层基板8的第一主面8s，ic芯片9的多个电极焊盘91与多个电极焊盘12通过焊料凸块92(参照图6)连接。
[0057]
在该定向耦合器1中，在从厚度方向d1俯视时，主线路2、第一副线路31、第二副线路32以及第三副线路33各自的至少一部分与ic芯片9重叠(参照图6)。在图6的例子中，主线路2、第一副线路31、第二副线路32以及第三副线路33的每个线路整体与ic芯片9重叠。由此，能够缩短连接ic芯片9与各线路(主线路2、第一副线路31、第二副线路32以及第三副线路33)的布线导体。其结果，能够抑制连接ic芯片9与各线路的布线导体中的不必要的电感器的产生。
[0058]
树脂部件10是被覆ic芯片9的树脂部件，设置于多层基板8的一端面8s以覆盖整个ic芯片9。树脂部件10例如是环氧系树脂。此外，作为树脂部件10，也可以并用ic芯片9的底部填充树脂。另外，也可以在树脂部件10的顶面和侧面的至少一部分形成有金属屏蔽膜。
[0059]
(4)主线路以及副线路的详细
[0060]
参照图7～图10，对主线路2、第一副线路31、第二副线路32以及第三副线路33进行详细说明。
[0061]
如上所述，主线路2、第一副线路31、第二副线路32以及第三副线路33设置于多个电介质层81～81中的不同的电介质层的第一主面(参照图7)。在图7的例子中，第一副线路31设置于电介质层85的第一主面85a，第二副线路32设置于电介质层84的第一主面84a，主线路2设置于电介质层83的第一主面83a，第三副线路33设置于电介质层82的第一主面82a。
[0062]
主线路2、第一副线路31、第二副线路32以及第三副线路33分别例如由一个带状导体形成，形成为在从厚度方向d1俯视时具有规定形状(在图8的例子中正方形形状或者长方形形状)的环状(参照图8)。即，主线路2、第一副线路31、第二副线路32以及第三副线路33分别包含在从多层基板8的厚度方向d1俯视时形成为环状的线路部分。主线路2、第一副线路31、第二副线路32以及第三副线路33各自的上述线路部分配置于多个电介质层81～86中的相互不同的电介质层。
[0063]
此处，“环状”是指在周向的一部分(断开部)断开的环状。主线路2、第一副线路31、第二副线路32以及第三副线路33分别具有一个断开部2w、31w、32w、33w。作为一个例子，上述“规定形状”是正方形形状或者长方形形状，但也可以是多边形形状、圆形形状以及椭圆形状等。主线路2、第一副线路31、第二副线路32以及第三副线路33分别在本实施方式中具有彼此形状相同的规定形状，但也可以具有彼此形状不同的规定形状，也可以是仅一部分线路形状不同的规定形状。
[0064]
主线路2、第一副线路31、第二副线路32以及第三副线路33分别具有线宽d0、d1、d2、d3。线宽度d0、d1、d2、d3是在从厚度方向d1俯视时，各线路(主线路2以及第一～第三副线路31～33)的与长边方向正交的方向的宽度。主线路2、第一副线路31、第二副线路32以及第三副线路33各自的线宽d0、d1、d2、d3在本实施方式中是相互相同的大小，但也可以是相互不同的大小。
[0065]
主线路2、第一副线路31、第二副线路32以及第三副线路33分别具有相互不同的第一距离r0、r1、r2、r3(参照图7、8)。此处，“第一距离”是指从厚度方向d1观察时的各线路(主线路2以及第一～第三副线路31～33)中的重心l0～l3与外周边2s、31s～33s之间的距离(参照图7)，该距离沿着各线路的周向变化时，是该变化的距离中的最大距离。在图7、8的例子中，在三个副线路(第一副线路31、第二副线路32以及第三副线路33)中，第一副线路31(最小副线路)具有最小的第一距离r1，第二副线路32(最大副线路)具有最大的第一距离r2，第三副线路33(中间副线路)具有最小的第一距离r1与最大的第一距离r2之间的第一距离即中间的第一距离r3。主线路2具有与第三副线路33的第一距离r3相同的大小的第一距离r0。此外，“重心l0～l3”是指在各线路(主线路2、第一～第三副线路31～33)中，以将外周边2s、31s～33s闭合后的外周边进行近似，在从厚度方向d1俯视时，由该闭合的外周边规定的图形的重心。
[0066]
也就是说，在定向耦合器1中，具有最小的第一距离r1的第一副线路31及具有最大的第一距离r2的第二副线路32和具有中间的第一距离r3的第三副线路33配置在厚度方向d1上的主线路2的两侧。换言之，具有最小的第一距离r1的第一副线路31以及具有最大的第一距离r2的第二副线路32在厚度方向d1上配置在主线路2的第一主面8s侧。另一方面，在主线路2中具有中间的第一距离r3的第三副线路33和第一副线路31以及第二副线路32配置在主线路2的第二主面8t侧。
[0067]
这样，在厚度方向d1上，具有最小的第一距离r1的第一副线路31及具有最大的第
一距离r2的第二副线路32和具有中间的第一距离r3的第三副线路33配置在主线路2的两侧。因此，能够将第一副线路31及第二副线路32和第三副线路33相互保持间隔地配置。由此，能够抑制第一副线路31及第二副线路32与第三副线路33的电磁耦合。另外，通过使具有最小的第一距离r1的第一副线路31和具有最大的第一距离r2的第二副线路32配置在主线路2的同侧(即、相互接近)，从而在从厚度方向d1俯视时，能够容易地确保第一副线路31的外周边31s与第二副线路32的内周边32t的间隔。由此，能够抑制第一副线路31与第二副线路32的电磁耦合。根据以上，能够提高主线路2与第一～第三副线路31～33之间的电磁耦合，并且抑制第一～第三副线路31～33之间的电磁耦合，其结果，能够提高定向耦合器1的定向性。
[0068]
此外，在本实施方式中，第一副线路31配置在第二副线路32的第一主面8s侧，但第一副线路31也可以配置于第二副线路32的第二主面8t侧。也就是说，第一副线路31的配置和第二副线路32的配置也可以相互调换。另外，在本实施方式中，第一副线路31以及第二副线路32配置在主线路2的第一主面8s侧，第三副线路33配置在主线路2的第二主面8t侧，但也可以第一副线路31以及第二副线路32配置在主线路2的第二主面8t侧，第三副线路33配置在主线路2的第一主面8s侧。也就是说，第一副线路31及第二副线路32的配置和第三副线路33的配置也可以相互调换。
[0069]
如图7以及图9所示，第一副线路31具有外周边31s，第二副线路32具有内周边32t。在从多层基板8的厚度方向d1俯视时，第一副线路31的外周边31s配置在第二副线路32的内周边32t的内侧。换言之，具有最小的第一距离r1的第一副线路31以及具有最大的第一距离r2的第二副线路32配置为在彼此的线路的线宽方向上，在从厚度方向d1俯视时相互不重叠。由此，三个副线路(第一～第三副线路31～33)中的彼此最接近的两个副线路(第一副线路31以及第二副线路32)在彼此的线路的线宽方向上，在从厚度方向d1俯视时相互不重叠地配置。因此，能够抑制三个副线路中的彼此最接近的两个副线路之间的电磁耦合。
[0070]
此外，在本实施方式中，所谓的“内侧”或者“内周边”，在从各线路的重心观察各线路时，将接近重心的一侧的线路的边设为内周边，另外，将线路的线宽方向上接近重心的一侧的区域设为内侧。另外，所谓的“外侧”或者“外周边”，在从各线路的重心观察各线路时，将远离重心的一侧的线路的边设为外周边，另外，将线路的线宽方向上远离重心的一侧的区域设为外侧。
[0071]
另外，如图7以及图9所示，第一副线路31具有外侧部分31v，第二副线路32具有内侧部分32u，主线路2具有外侧部分2v以及内侧部分2u。在从多层基板8的厚度方向d1俯视时，主线路2配置在第二副线路32的外周边32s的内侧。更详细而言，配置为在从厚度方向d1俯视时，第二副线路32的内侧部分32u和主线路2的外侧部分2v重叠。由此，能够提高第二副线路32与主线路2的电磁耦合。另外，配置为在从厚度方向d1俯视时，第一副线路31的外侧部分31v和主线路2的内侧部分2u重叠。由此，能够提高第一副线路31与主线路2的电磁耦合。
[0072]
另外，如图7所示，主线路2、第一副线路31、第二副线路32以及第三副线路33配置成同心状，以便在从多层基板8的厚度方向d1俯视时这些各线路的重心l0、l1、l2、l3重叠。由此，能够容易地进行主线路2、第一副线路31、第二副线路32以及第三副线路33的电磁耦合的调整。另外，由于能够将主线路2、第一副线路31、第二副线路32以及第三副线路33集中
在一处而配置，因此能够使定向耦合器1小型化。
[0073]
此外，所谓的“在从厚度方向d1俯视时各线路的重心重叠”，不仅包含各线路的重心在1点重叠的情况，还包含各线路的重心配置在规定半径的圆内的情况。此处，所谓的规定半径，例如是最大的第一距离r2的10％以下的长度。即，各线路的重心配置在规定半径的圆内的情况也被视为各线路的重心实质上重叠。
[0074]
另外，如图10所示，主线路2以及第三副线路33配置为在彼此的线路的长度方向上，在从多层基板8的厚度方向d1俯视时彼此至少一部分重叠。即，在从厚度方向d1俯视时，主线路2以及第三副线路33彼此的线路的至少一部分相互平行地排列而配置。在图10的例子中，主线路2以及第三副线路33分别在它们的周向(长度方向)中的断开部2w、33w相互不重叠，在断开部2w、33w以外的部分相互重叠。即，从第一副线路31以及第二副线路32侧观察第三副线路33，第三副线路33配置为隐藏在主线路2的背面。由此，能够抑制第一副线路31及第二副线路32与第三副线路33之间的电磁耦合，能够提高定向耦合器1的定向性。
[0075]
(5)变形例
[0076]
以下，对实施方式1的变形例进行说明。实施方式1和变形例也可以组合来实施。此外，在以下的说明中，对于与实施方式1相同的构成要素，有时附加相同的附图标记并省略说明。
[0077]
(5.1)变形例1
[0078]
参照图11对变形例1进行说明。在实施方式1中，主线路2的线宽d0是与第一～第三副线路31～33各自的线宽d1～d3相同的大小(参照图7)，但在本变形例中，主线路2的线宽d0比第一～第三副线路31～33中的至少一个副线路的线宽d1～d3大(参照图11)。在图11的例子中，主线路2的线宽d0比第一～第三副线路31～33的全部副线路的线宽d1～d3大。
[0079]
在本变形例中，与实施方式1同样地，第一副线路31以及第二副线路32形成为在从厚度方向d1俯视时，第一副线路31的外侧部分31v与主线路2的内侧部分2u重叠，第二副线路32的内侧部分32u与主线路2的外侧部分2v重叠。如本变形例那样，主线路2的线宽d0比第一～第三副线路31～33中的任意一个副线路的线宽d1～d3大，从而能够将第一副线路31以及第二副线路32形成为在从厚度方向d1俯视时，在第一主线路21的外侧部分31v与主线路2的内侧部分2u重叠，第二主线路22的内侧部分32u与主线路2的外侧部分2v重叠的状态下，第一副线路31的外周边31s与第二副线路32的内周边32t的间隔q1进一步变大(参照图11)。由此，能够进一步抑制第一副线路31与第二副线路32的电磁耦合。
[0080]
(5.2)变形例2
[0081]
参照图12以及图13对变形例2进行说明。在实施方式1中，主线路2具有一个线路(参照图8)，但在本变形例中，主线路2具有相互串联电连接的多个(例如两个)线路(第一主线路21以及第二主线路22)(参照图12)。
[0082]
更详细而言，如图12所示，第一主线路21具有第一端21a以及第二端21b，第二主线路22具有第一端22a以及第二端22b。第一主线路21的第二端21b以及第二主线路22的第一端22a通过布线导体h1电连接，从而第一主线路21以及第二主线路22相互串联电连接。第一主线路21的第一端21a与输出端口连接，第二主线路22的第二端22b与输入端口连接。
[0083]
第一主线路21以及第二主线路22分别形成为在从厚度方向d1俯视时具有规定形状(在图12的例子中正方形形状或者长方形形状)的环状。即，第一主线路21以及第二主线
路22分别具有在从厚度方向d1俯视时形成为环状的线路部分。在从厚度方向d1俯视时，第一主线路21、第二主线路22、第一副线路31、第二副线路32以及第三副线路33相互配置为同心状，以便这些各线路的重心重叠。
[0084]
在第一主线路21以及第二主线路22的各个中，将外周边21s、22s与重心l21、l22的距离中的最大距离设为第一距离。第一主线路21以及第二主线路22分别具有相互不同的第一距离r21、r22。在本变形例中，第一距离r21大于第一距离r22(参照图12以及图13)。此外，第一主线路21以及第二主线路22各自的第一距离r21、r22也可以是相互相同的大小。另外，第一主线路21的第一距离r21小于第二副线路32的第一距离(即、最大的第一距离)r2。第二主线路22的第一距离r22大于第一副线路31的第一距离(即、最小的第一距离)r1。
[0085]
如图13所示，第一主线路21以及第二主线路22设置于多个电介质层81～86中的不同的电介质层。即，第一主线路21以及第二主线路22各自的上述线路部分配置于多个电介质层81～86中的相互不同的电介质层。在图13的例子中，第一主线路21以及第二主线路22分别配置于电介质层83、82的第一主面83a、82a。即，第一距离较大的第一主线路21配置在第一距离较小的第二主线路22的第一主面8s侧。此外，第一副线路31、第二副线路32以及第三副线路33分别配置于电介质层85、电介质层84以及电介质层81各自的第一主面85a、84a、81a。
[0086]
另外，第一主线路21以及第二主线路22各自的线宽d21、d22是彼此相同的大小。另外，第一主线路21以及第二主线路22各自的线宽d21、d22是与第一～第三副线路31～33各自的线宽d1～d3相同的大小。但是，第一主线路21以及第二主线路22各自的线宽d21、d22也可以是彼此不同的大小，也可以是与第一～第三副线路31～33的各线宽d1～d3不同的大小。
[0087]
另外，在从厚度方向d1俯视时，第二主线路22配置在第一主线路21的外周边21s的内侧。在本变形例中，在从厚度方向d1俯视时，第一主线路21的内侧部分21u与第二主线路22的外周侧部分22v重叠，但也可以与第二主线路22完全不重叠。即，在从厚度方向d1俯视时，第二主线路22也可以配置在第一主线路21的内周边21t的内侧。
[0088]
另外，第一副线路31以及第二副线路32配置在第一主线路21的第一主面8s侧。第一副线路31配置在第二副线路32的第一主面8s侧。第三副线路33配置在第二主线路22的第二主面8t侧。
[0089]
另外，在从厚度方向d1俯视时，第二副线路32的内侧部分32u与第一主线路21的外侧部分21v重叠。另外，第一副线路31的外侧部分31v与第二主线路22的内侧部分22u重叠。
[0090]
在厚度方向d1上，第三副线路33配置为至少一部分与第一主线路21以及第二主线路22的至少一方重叠。例如，第三副线路33的第一距离r3是与第一主线路21的第一距离r21相同的大小。因此，在从厚度方向d1俯视时，第三副线路33配置为隐藏在第一主线路21的背面。但是，也可以通过将第三副线路33的第一距离r3形成为与第二主线路22的第一距离r22相同的大小，从而在从厚度方向d1俯视时，第三副线路33配置为隐藏在第二主线路22的背面。
[0091]
根据本变形例，由于能够由双层结构(第一主线路21以及第二主线路22)构成主线路2，由此，能够容易地调整主线路2的阻抗。另外，能够分别独立地调整第一主线路21以及第二主线路22各自的第一距离r21、r22，据此，也能够容易地调整主线路2的阻抗。
[0092]
(5.3)变形例3
[0093]
在本实施方式1中，假定定向耦合器1对从输入端口41输入并从输出端口42输出的高频信号进行检波的情况，但也可以对从输出端口42输入并从输入端口41输出的高频信号进行检波。该情况下，在图1中，主线路2、输入端口41以及输出端口42以外的结构(第一～第三副线路31～33、第一～第三耦合端口43～45、第一开关5、6以及终止电路7)整体的布局左右反转，第一副线路31配置在输入端口41侧，第三副线路33以及第三耦合端口45配置在输出端口42侧。
[0094]
(实施方式2)
[0095]
参照图14，对实施方式2所涉及的高频模块100以及通信装置2005进行说明。实施方式2所涉及的高频模块100是具备实施方式1的定向耦
[0096]
合器1的高频模块的一个例子。实施方式2所涉及的通信装置200是具备高频模块100的通信装置200的一个例子。
[0097]
(1)通信装置的结构
[0098]
通信装置200例如是便携式终端(例如智能手机)或者可穿戴终端(例0如智能手表)。通信装置200具备高频模块100、信号处理电路210以及
[0099]
天线220。
[0100]
高频模块100构成为从由天线220接收到的接收信号中取出规定的频带的接收信号并放大而输出到信号处理电路210。另外，高频模块100构
[0101]
成为将从信号处理电路210输出的发送信号放大并转换为规定的频带的5发送信号而从天线220输出。
[0102]
信号处理电路210构成为与高频模块100连接，对高频信号进行信号处理。更详细而言，信号处理电路210对从高频模块100输出的接收信号进行信号处理，另外，对输出到高频模块100的发送信号进行信号处理。
[0103]
信号处理电路210包含rf信号处理电路211和基带信号处理电路212。0rf信号处理电路211例如是rfic(radio frequency integrated circuit：
[0104]
射频集成电路)。rf信号处理电路211构成为将从高频模块100输出的接收信号进行下变频等信号处理并输出到基带信号处理电路212。另外，rf
[0105]
信号处理电路211构成为将从基带信号处理电路212输出的发送信号进行
[0106]
上变频等信号处理并输出到高频模块100。基带信号处理电路212例如是5bbic(baseband integrated circuit：基带集成电路)。基带信号处理电路212构成为将从rf信号处理电路211输出的接收信号向外部输出，另外，根据从外部输入的基带信号(例如声音信号以及图像信号)生成发送信号，并将生成的发送信号输出到rf信号处理电路211。
[0107]
(2)高频模块的结构
[0108]
0高频模块100具备：多个外部连接端子110、功率放大器151、152、低噪声放大器161、162、发送滤波器61t～64t、接收滤波器61r～64r、输出匹配电路131、132、匹配电路141、142、匹配电路71～74、开关51～55、双工器60以及定向耦合器1(耦合器)作为电路部件。
[0109]
多个外部连接端子110包含天线端子130、两个信号输入端子111、112、两个信号输出端子121、122以及三个耦合器输出端子(第一～第三耦合器输出端子181～183)。天线端
子130是供天线220连接的端子。两个信号输入端子111、112是输入来自信号处理电路210的发送信号的端子，与信号处理电路210的输出部连接。两个信号输出端子121、122是将来自高频模块100的发送信号输出到信号处理电路210的端子，与信号处理电路210的输入部连接。三个耦合器输出端子(第一～第三耦合器输出端子181～183)是将由定向耦合器1取出的检波信号向外部(例如信号处理电路210)输出的端子。
[0110]
功率放大器151、152分别具有输入部以及输出部。功率放大器151、152的输入部与信号输入端子111、112连接，功率放大器151、152的输出部经由输出匹配电路131、132与开关51、52的共用端子连接。功率放大器151、152分别放大从信号输入端子111、112输入的发送信号，并将放大后的发送信号经由输出匹配电路131、132输出到开关51、52的共用端子。
[0111]
开关51具有共用端子和两个选择端子(第一选择端子以及第二选择端子)。开关51的共用端子经由输出匹配电路131与功率放大器151连接。开关51的两个选择端子分别与发送滤波器61t、62t的输入部连接。开关51将功率放大器151的输出信号选择性地输出到发送滤波器61t、62t的任意一方。开关52具有共用端子和两个选择端子(第一选择端子以及第二选择端子)。开关52的共用端子经由输出匹配电路132与功率放大器152连接。开关52的两个选择端子分别与发送滤波器63t、64t的输入部连接。开关52将功率放大器152的输出信号选择性地输出到发送滤波器63t、64t的任意一方。
[0112]
发送滤波器61t具有输入部和输出部。发送滤波器61t的输入部与开关51的第一选择端子连接，发送滤波器61t的输出部经由匹配电路71与开关55连接。发送滤波器61t使由功率放大器151放大后的发送信号中的第一通信频段的发送频带的发送信号通过。发送滤波器62t具有输入部和输出部。发送滤波器62t的输入部与开关51的第二选择端子连接，发送滤波器62t的输出部经由匹配电路72与开关55连接。发送滤波器62t使由功率放大器151放大后的发送信号中的第二通信频段的发送频带的发送信号通过。发送滤波器63t具有输入部和输出部。发送滤波器63t的输入部与开关52的第一选择端子连接，发送滤波器63t的输出部经由匹配电路73与开关55连接。发送滤波器63t使由功率放大器152放大后的发送信号中的第三通信频段的发送频带的发送信号通过。发送滤波器64t具有输入部和输出部。发送滤波器64t的输入部与开关52的第二选择端子连接，发送滤波器64t的输出部经由匹配电路74与开关55连接。发送滤波器64t使由功率放大器152放大后的发送信号中的第四通信频段的发送频带的发送信号通过。
[0113]
低噪声放大器161、162分别具有输入部和输出部。低噪声放大器161、162的输入部分别经由匹配电路141、142与开关53、54的共用端子连接。低噪声放大器161、162的输出部与信号输出端子121、122连接。低噪声放大器161、162分别放大从开关53、54输出的接收信号并输出到信号输出端子121、122。
[0114]
开关53具有共用端子和两个选择端子(第一选择端子以及第二选择端子)。开关53的共用端子经由匹配电路141与低噪声放大器161连接，开关53的两个选择端子分别与接收滤波器61r、62r的输出部连接。开关53将来自接收滤波器61r、62r的任意一方的接收信号选择性地输出到低噪声放大器161。开关54具有共用端子和两个选择端子(第一选择端子以及第二选择端子)。开关54的共用端子经由匹配电路142与低噪声放大器162连接，开关54的两个选择端子分别与接收滤波器63r、64r的输出部连接。开关54将来自接收滤波器63r、64r的任意一方的接收信号选择性地输出到低噪声放大器162。
[0115]
接收滤波器61r具有输入部和输出部。接收滤波器61r的输入部经由匹配电路71与开关55的选择端子连接，接收滤波器61r的输出部与开关53的第一选择端子连接。接收滤波器61r使从开关55输出的发送信号中的第一通信频段的接收频带的接收信号通过。接收滤波器62r具有输入部和输出部。接收滤波器62r的输入部经由匹配电路72与开关55的选择端子连接，接收滤波器62r的输出部与开关53的第二选择端子连接。接收滤波器62r使从开关55输出的发送信号中的第二通信频段的接收频带的接收信号通过。接收滤波器63r具有输入部和输出部。接收滤波器63r的输入部经由匹配电路73与开关55的选择端子连接，接收滤波器63r的输出部与开关54的第一选择端子连接。接收滤波器63r使从开关55输出的接收信号中的第三通信频段的接收频带的接收信号通过。接收滤波器64r具有输入部和输出部。接收滤波器64r的输入部经由匹配电路74与开关55的选择端子连接，接收滤波器64r的输出部与开关54的第二选择端子连接。接收滤波器64r使从开关55输出的接收信号中的第四通信频段的接收频带的接收信号通过。
[0116]
输出匹配电路131连接在功率放大器151的输出部与开关51的共用端子之间，取得功率放大器151与发送滤波器61t、62t之间的阻抗匹配。输出匹配电路132连接在功率放大器152的输出部与开关52的共用端子之间，取得功率放大器152与发送滤波器63t、64t之间的阻抗匹配。匹配电路141连接在低噪声放大器161的输入部与开关53的共用端子之间，取得低噪声放大器161与接收滤波器61r、62r之间的阻抗匹配。匹配电路142连接在低噪声放大器162的输入部与开关54的共用端子之间，取低噪声放大器162与接收滤波器63r、64r之间的阻抗匹配。
[0117]
匹配电路71连接在发送滤波器61t的输出部及接收滤波器61r的输入部与开关55的后述的选择端子55b之间，取得发送滤波器61t及接收滤波器61r与开关55之间的阻抗匹配。匹配电路72连接在发送滤波器62t的输出部及接收滤波器62r的输入部与开关55的后述的选择端子55c之间，取得发送滤波器62t及接收滤波器62r与开关55之间的阻抗匹配。匹配电路73连接在发送滤波器63t的输出部及接收滤波器63r的输入部与开关55的后述的选择端子55d之间，取得发送滤波器63t及接收滤波器63r与开关55之间的阻抗匹配。匹配电路74连接在发送滤波器64t的输出部及接收滤波器64r的输入部与开关55的后述的选择端子55e之间，取得发送滤波器64t及接收滤波器64r与开关55之间的阻抗匹配。
[0118]
双工器60具有第一滤波器60l以及第二滤波器60h。第一滤波器60l是将包含上述第一～第四频带的频率范围设为通带的滤波器。第二滤波器60h是将包含与上述第一～第四频带不同的其它频带的频率范围设为通带的滤波器。第一滤波器60l以及第二滤波器60h分别具有两个输入输出部(第一输入输出部以及第二输入输出部)。第一滤波器60l以及第二滤波器60h各自的第一输入输出部经由定向耦合器1与天线端子130连接。第一滤波器60l的第二输入输出部与开关55的共用端子连接。以下，有时将第一滤波器60l的第一输入输出部以及第二滤波器60h的第一输入输出部集中记载为“双工器60的第一输入输出部”。
[0119]
与实施方式1的定向耦合器1同样地构成定向耦合器1。定向耦合器1将在天线端子130与双工器60的第一输入输出部之间的信号路径的一部分区间(主线路2)流动的高频信号(接收信号)的一部分从与主线路2电磁耦合的副线路3取出作为检波信号，并将取出的检波信号经由第一～第三耦合器输出端子181～183的任意一个输出到高频模块100的外部(例如信号处理电路210)。
[0120]
本实施方式的定向耦合器1与实施方式1的定向耦合器1同样地，具备：主线路2、第一～第三副线路31～33、两个第一开关5、6以及终止电路7。
[0121]
在本实施方式的定向耦合器1中，第一开关5、6包含在开关55内，与开关55一体地构成。
[0122]
在本实施方式中，主线路2的第一端与天线端子130连接，主线路2的第二端与双工器60的第一输入输出部连接。即，定向耦合器1的主线路2构成天线端子130与双工器60之间的信号路径的一部分区间。第一副线路31的第一端经由终止电路7与接地连接，第一副线路31的第二端与开关55的后述的共用端子5a连接。第二副线路32的第一端与开关55的后述的选择端子5b连接，第二副线路32的第二端与开关55的后述的共用端子6a连接。第三副线路33的第一端与开关55的后述的选择端子6b连接，第三副线路33的第二端与第三耦合器输出端子183连接。
[0123]
开关55是天线开关。以后，将开关55记载为第二开关55。第二开关55是切换到达天线端子130的信号路径s0和到达多个双工器61～64(滤波器)的多个信号路径s1～s4的每个信号路径的连接以及非连接的开关。第二开关55如上述那样包含第一开关5、6。
[0124]
更详细而言，第二开关55具备：共用端子55a、多个选择端子55b、55c、55d、55e、开关5的共用端子5a及两个选择端子5b、5c、第一开关6的共用端子6a及两个选择端子6b、6c。
[0125]
第二开关55的共用端子55a与第一滤波器60l的第二输入输出部连接，第二开关55的多个选择端子55b、55c、55d、55e分别经由匹配电路71～74与双工器61～64的第一输入输出部连接。第二开关55的选择端子5c、6c分别与第一耦合器输出端子181以及第二耦合器输出端子182连接。第二开关55的共用端子5a、6a分别与定向耦合器1中的第一副线路31的第二端以及第二副线路32的第二端连接。第二开关55的选择端子5b、6b分别与定向耦合器1中的第二副线路32的第一端以及第三副线路33的第一端连接。
[0126]
本实施方式的高频模块100还具备多层基板57和ic芯片58(参照图14)。多层基板57是配置高频模块100具备的上述电路部件的电路基板。与实施方式1的多层基板8同样地构成多层基板57，具有多个电介质层。多层基板57具有在其厚度方向上相互对置的第一主面以及第二主面。上述的电路部件中的定向耦合器1的各线路(主线路2以及第一～第三副线路31～33)以外的电路部件配置于多层基板57的第一主面以及第二主面的任意一个主面。定向耦合器1的各线路(主线路2以及第一～第三副线路31～33)与实施方式1的情况同样地配置于多层基板57的上述多个电介质层中的相互不同的电介质层。
[0127]
ic芯片58包含定向耦合器1的第一开关5、6和第二开关55。即，第一开关5、6以及第二开关55一体地构成为ic芯片58。
[0128]
ic芯片58配置于多层基板57的第一主面以及第二主面中的一个主面。在本实施方式中，也与实施方式1同样，在从多层基板57的厚度方向俯视时，定向耦合器1的各线路(主线路2以及第一～第三副线路31～33)各自的至少一部分也可以与ic芯片58重叠。
[0129]
根据本实施方式，ic芯片58包含第一开关5、6以及第二开关55。由此，能够将第一开关5、6以及第二开关55集中在一处而构成，其结果，能够使高频模块100小型化。
[0130]
也可以将实施方式2和实施方式1及其变形例组合来实施。
[0131]
(方式)
[0132]
根据以上说明的实施方式以及变形例，公开了以下的方式。
[0133]
第一方式所涉及的定向耦合器(1)具备：主线路(2)、第一副线路(31)、第二副线路(32)及第三副线路(33)以及多层基板(8)。多层基板(8)具有多个电介质层(81～86)。多层基板(8)具有相互对置的第一主面(8s)以及第二主面(8t)。第一副线路(31)和第二副线路(32)串联连接。第二副线路(32)和第三副线路(33)串联连接。主线路(2)、第一副线路(31)、第二副线路(32)以及第三副线路(33)包含在从多层基板(8)的厚度方向(d1)俯视时形成为环状的线路部分。主线路(2)、第一副线路(31)、第二副线路(32)以及第三副线路(33)各自的上述线路部分配置于多个电介质层(81～86)中的相互不同的电介质层。在第一副线路(31)、第二副线路(32)以及第三副线路(33)的每个副线路中，将外周边(2s、31s～33s)与重心(l0～l3)的距离中的最大距离设为第一距离(r0、r1、r2、r3)。第一副线路(31)、第二副线路(32)以及第三副线路(33)具有最大、中间以及最小的分别相互不同的第一距离(r1～r3)。在第一副线路(31)、第二副线路(32)以及第三副线路(33)中，具有最大的第一距离(r2)的最大副线路(32)以及具有最小的第一距离(r1)的最小副线路(31)配置在主线路(2)的第一主面(8s)侧，具有中间的第一距离(r3)的中间副线路(33)配置在主线路(2)的第二主面(8t)侧。
[0134]
根据该结构，由于使最大副线路(32)及最小副线路(31)和中间副线路(33)配置在主线路(2)的两侧，因此能够将最大副线路(32)及最小副线路(31)和中间副线路(33)相互保持间隔地配置。由此，能够抑制最大副线路(32)及最小副线路(31)与中间副线路(33)之间的电磁耦合。另外，通过使最大副线路(32)以及最小副线路(31)配置在主线路(2)的相同的一侧，能够容易地确保三个副线路(31～33)中相互最接近的两个副线路(最大副线路(32)以及最小副线路(31))的间隔。由此，能够抑制三个副线路(31～33)中相互最接近的两个副线路(最大副线路(32)以及最小副线路(31))之间的电磁耦合。以上，能够提高主线路(2)与第一～第三副线路(31～33)之间的电磁耦合，并且抑制第一～第三副线路(33)的各个之间的电磁耦合，其结果，能够提高定向耦合器(1)的定向性。
[0135]
在第二方式所涉及的定向耦合器(1)中，在第一方式中，最大副线路(32)以及最小副线路(31)配置为在彼此的线路的线宽方向上，在从多层基板(8)的厚度方向(d1)俯视时相互不重叠。
[0136]
根据该结构，配置为三个副线路(31～33)中在厚度方向(d1)上相互最接近的两个副线路(最大副线路(32)以及最小副线路(31))在从厚度方向(d1)俯视时相互不重叠，因此能够抑制这两个副线路之间的电磁耦合。
[0137]
在第三方式所涉及的定向耦合器(1)中，在第一或者第二方式中，主线路(2)以及中间副线路(33)配置为在彼此的线路的长边方向上，在从多层基板(8)的厚度方向(d1)俯视时彼此至少一部分重叠。
[0138]
根据该结构，能够配置为从最大副线路(32)以及最小副线路(31)观察，中间副线路(33)隐藏在主线路(2)的背面。因此，能够抑制最大副线路(32)及最小副线路(31)与中间副线路(33)之间的电磁耦合。
[0139]
在第四方式所涉及的定向耦合器(1)中，在第一～第三方式的任意一个方式中，在从多层基板(8)的厚度方向(d1)俯视时，最大副线路(32)的内侧部分(32u)和主线路(2)的外侧部分(2v)重叠，最小副线路(31)的外侧部分(31v)和主线路(2)的内侧部分(2u)重叠。
[0140]
根据该结构，能够提高最大副线路(32)与主线路(2)之间的电磁耦合。另外，能够
提高最小副线路(31)与主线路(2)的电磁耦合。
[0141]
在第五方式所涉及的定向耦合器(1)中，在第一～第四方式的任意一个方式中，在从多层基板(8)的厚度方向(d1)俯视时，主线路(2)、第一副线路(31)、第二副线路(32)以及第三副线路(33)配置为同心状。
[0142]
根据该结构，能够容易地进行主线路(2)与第一～第三副线路(31～33)之间的电磁耦合的调整。另外，能够将主线路(2)以及第一～第三副线路(31～33)集中在一处而配置，由此，能够使定向耦合器(1)小型化。
[0143]
在第六方式所涉及的定向耦合器(1)中，在第四方式中，在从多层基板(8)的厚度方向(d1)俯视时，主线路(2)的线宽(d0)大于第一副线路(31)、第二副线路(32)以及第三副线路(33)中的至少一个副线路的线宽(d1～d3)。
[0144]
根据该结构，在从多层基板(8)的厚度方向(d1)俯视时，能够增大主线路(2)的线宽(d0)。因此，在从厚度方向(d1)俯视时，能够增大配置在主线路(2)的外侧的最大副线路(32)与配置在主线路(2)的内侧的最小副线路(31)的间隔(q1)。由此，能够抑制最大副线路(32)与最小副线路(31)之间的电磁耦合。
[0145]
在第七方式所涉及的定向耦合器(1)中，在第六方式中，主线路(2)具有串联连接的第一主线路(21)以及第二主线路(22)。第一主线路(21)以及第二主线路(22)分别具备形成为环状的线路部分。第一主线路(21)以及第二主线路(22)各自的上述线路部分配置于多个电介质层(81～86)中的相互不同的电介质层。
[0146]
根据该结构，能够通过由第一主线路(21)及第二主线路(22)构成的双层结构构成主线路(2)。由此，能够容易地调整主线路(2)的阻抗。
[0147]
在第八方式所涉及的定向耦合器(1)中，在第七方式中，第一主线路(21)以及第二主线路(22)具有相互不同的第一距离(r21、r22)。
[0148]
根据该结构，能够分别独立地调整第一主线路(21)以及第二主线路(22)各自的第一距离(r21、r22)，由此，能够容易地调整主线路(2)的阻抗。
[0149]
在第九方式所涉及的定向耦合器(1)中，在第一～第八方式的任意一个方式中，还具备第一开关(5、6)，连接在第一副线路(31)、第二副线路(32)以及第三副线路(33)中的两个副线路之间。
[0150]
根据该结构，通过第一开关(5、6)，能够调整由第一～第三副线路(33)构成的副线路(3)的线路长度。由此，能够应对与副线路(3)的线路长度相应的多个频带。
[0151]
第十方式所涉及的定向耦合器(1)在第九方式中，还具备包含第一开关(5、6)的ic芯片(9、58)。ic芯片(9、58)配置于多层基板(8、57)的第一主面(8s)以及第二主面(8t)中的一个主面。在从多层基板(8、57)的厚度方向(d1)俯视时，主线路(2)、第一副线路(31)、第二副线路(32)以及第三副线路(33)各自的至少一部分与ic芯片(9、58)重叠。
[0152]
根据该结构，能够缩短连接ic芯片(9、58)与各线路(主线路(2)及第一～第三副线路(31～33))的布线导体。其结果，能够抑制连接ic芯片(9、58)和各线路的布线导体中产生不必要的电感器。
[0153]
第十一方式所涉及的高频模块(100)在第一～第十方式的任意一个方式中，具备定向耦合器(1)、天线端子(130)以及信号路径(s0)。信号路径(s0)到达天线端子(130)。定向耦合器(1)的主线路(2)构成信号路径(s0)的一部分区间。
[0154]
根据该结构，能够提供可以由定向耦合器(1)对在到达天线端子(130)的信号路径(s0)中流动的高频信号进行检波的高频模块(100)。另外，能够提供起到定向耦合器(1)的上述的作用效果的高频模块(100)。
[0155]
第十二方式所涉及的高频模块(100)具备：第十方式的定向耦合器(1)、天线端子(130)、多个滤波器(61～64)以及第二开关(55)。第二开关(55)切换到达天线端子(130)的第一信号路径(s0)与到达多个滤波器(61～64)的多个第二信号路径(s1～s4)的每个第二信号路径的连接以及非连接。ic芯片(58)还包含第二开关(55)。
[0156]
根据该结构，ic芯片58包含第一开关(5、6)以及第二开关(55)。由此，能够将第一开关(5、6)以及第二开关(55)集中在一处而构成，其结果，能够使高频模块(100)小型化。
[0157]
第十三方式所涉及的通信装置(200)具备第十一或者第十二方式的高频模块(100)和信号处理电路(210)。信号处理电路(210)与高频模块(100)连接，对高频信号进行处理。
[0158]
根据该结构，能够提供具备具有上述的作用效果的高频模块(100)的通信装置(200)。

技术特征：
1.一种定向耦合器，具备：主线路；第一副线路、第二副线路及第三副线路；以及具有多个电介质层的多层基板，上述多层基板具有相互对置的第一主面以及第二主面，上述第一副线路和上述第二副线路串联连接，上述第二副线路和上述第三副线路串联连接，上述主线路、上述第一副线路、上述第二副线路以及上述第三副线路包含从上述多层基板的厚度方向俯视时形成为环状的线路部分，上述主线路、上述第一副线路、上述第二副线路以及上述第三副线路各自的上述线路部分配置于上述多个电介质层中的相互不同的电介质层，在上述第一副线路、上述第二副线路以及上述第三副线路的每个副线路中，将外周边与重心的距离中的最大距离设为第一距离，上述第一副线路、上述第二副线路以及上述第三副线路具有最大、中间以及最小的分别相互不同的上述第一距离，在上述第一副线路、上述第二副线路以及上述第三副线路中，具有上述最大的第一距离的最大副线路以及具有上述最小的第一距离的最小副线路配置在上述主线路的上述第一主面侧，具有上述中间的第一距离的中间副线路配置在上述主线路的上述第二主面侧。2.根据权利要求1所述的定向耦合器，其中，上述最大副线路以及上述最小副线路配置为在彼此的线路的线宽方向上，在从上述多层基板的厚度方向俯视时相互不重叠。3.根据权利要求1或2所述的定向耦合器，其中，上述主线路以及上述中间副线路配置为在彼此的线路的长边方向上，在从上述多层基板的厚度方向俯视时彼此至少一部分重叠。4.根据权利要求1～3中任意一项所述的定向耦合器，其中，在从上述多层基板的厚度方向俯视时，上述最大副线路的内侧部分与上述主线路的外侧部分重叠，上述最小副线路的外侧部分与上述主线路的内侧部分重叠。5.根据权利要求1～4中任意一项所述的定向耦合器，其中，在从上述多层基板的厚度方向俯视时，上述主线路、上述第一副线路、上述第二副线路以及上述第三副线路配置为同心状。6.根据权利要求4所述的定向耦合器，其中，在从上述多层基板的厚度方向俯视时，上述主线路的线宽大于上述第一副线路、上述第二副线路以及上述第三副线路中的至少一个副线路的线宽。7.根据权利要求6所述的定向耦合器，其中，上述主线路具有串联连接的第一主线路以及第二主线路，上述第一主线路以及上述第二主线路分别具备形成为环状的线路部分，上述第一主线路以及上述第二主线路各自的上述线路部分配置于上述多个电介质层中的相互不同的电介质层。8.根据权利要求7所述的定向耦合器，其中，
上述第一主线路以及上述第二主线路具有相互不同的上述第一距离。9.根据权利要求1～8中任意一项所述的定向耦合器，其中，还具备第一开关，连接在上述第一副线路、上述第二副线路以及上述第三副线路中的两个副线路之间。10.根据权利要求9所述的定向耦合器，其中，还具备包含上述第一开关的ic芯片，上述ic芯片配置于上述多层基板的第一主面以及第二主面中的一个主面，在从上述多层基板的厚度方向俯视时，上述主线路、上述第一副线路、上述第二副线路以及上述第三副线路各自的至少一部分与上述ic芯片重叠。11.一种高频模块，具备：权利要求1～10中任意一项所述的定向耦合器；天线端子；以及到达上述天线端子的信号路径，上述定向耦合器的上述主线路构成上述信号路径的一部分区间。12.一种高频模块，具备：权利要求10所述的定向耦合器；天线端子；多个滤波器；以及第二开关，切换到达上述天线端子的第一信号路径与到达上述多个滤波器的多个第二信号路径的每个第二信号路径的连接以及非连接，上述ic芯片还包含上述第二开关。13.一种通信装置，具备：权利要求11或12所述的高频模块；以及信号处理电路，与上述高频模块连接，对高频信号进行处理。

技术总结
本发明提供能够抑制第一～第三副线路之间的电磁耦合的定向耦合器。定向耦合器具备主线路、第一～第三副线路以及多层基板。多层基板具有多个电介质层。多层基板具有相互对置的第一主面以及第二主面。主线路、第一副线路、第二副线路以及第三副线路在从多层基板的厚度方向俯视时形成为环状，配置于多个电介质层中的相互不同的电介质层。第一副线路、第二副线路以及第三副线路具有相互不同的第一距离。在第一副线路、第二副线路以及第三副线路中，具有最大的第一距离的最大副线路以及具有最小的第一距离的最小副线路配置在主线路的上述第一主面侧，具有中间的第一距离的中间副线路配置在主线路的上述第二主面侧。配置在主线路的上述第二主面侧。配置在主线路的上述第二主面侧。


技术研发人员：降谷孝治
受保护的技术使用者：株式会社村田制作所
技术研发日：2023.01.04
技术公布日：2023/7/11