鳍式半导体器件的制备方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种鳍式半导体器件的制备方法。


背景技术：

2.随着逻辑芯片的尺寸缩减，工艺难度增加，例如静态存储器单元的单位面积缩小，工艺难度大幅增加，业界普遍采用了非均匀间距的鳍结构实现逻辑芯片，并采用侧墙合并的工艺方法来实现非均匀间距的鳍结构，但对于间隙的尺寸有一定要求，间隙为相邻两个芯轴图形之间的间距，后续在芯轴图形的表面形成侧墙，而侧墙合并是指在相邻两个芯轴图形的表面上形成侧墙后，相邻两个芯轴图形的侧壁上的侧墙合并在一起；若间隙太宽不利于侧墙合并，间隙太窄则达不到目标鳍结构的尺寸要求。


技术实现要素：

3.本发明的目的在于提供一种鳍式半导体器件的制备方法，在满足不同器件对鳍结构间距的要求的同时且节省工序。
4.为了达到上述目的，基于本发明的第一个方面，本发明提供了一种鳍式半导体器件的制备方法，包括：
5.提供衬底，所述衬底包括存储区和逻辑区，在所述衬底上依次形成第一停止材料层、第一芯轴材料层、第二停止材料层及第二芯轴材料层；
6.刻蚀所述第二芯轴材料层以在所述存储区和所述逻辑区中均形成第二芯轴图形，在所述第二停止材料层及所述第二芯轴图形的表面形成第一侧墙材料层；
7.在所述存储区的第一侧墙材料层上形成图形化的掩模层，以所述图形化的掩模层为掩模刻蚀去除所述逻辑区中的所述第二芯轴图形及部分所述第一侧墙材料层，保留所述第二芯轴图形侧壁上的所述第一侧墙材料层以形成多个第一侧墙图形；
8.去除所述图形化的掩模层，顺形地向下刻蚀直至形成露出所述第一停止材料层的第一开口，相邻的所述第一开口之间的所述第一芯轴材料层露出以形成多个第一芯轴图形；
9.在所述第一停止材料层及所述第一芯轴图形的表面形成第二侧墙材料层，刻蚀去除所述第一芯轴图形及部分所述第二侧墙材料层，保留所述第一芯轴图形侧壁上的所述第二侧墙材料层以形成多个第二侧墙图形；以及，
10.顺形地向下刻蚀直至形成延伸至所述衬底内的第二开口，相邻的所述第二开口之间的所述衬底露出以形成多个鳍结构。
11.可选的，形成所述第一开口时，相邻两个所述第一开口之间的所述第一芯轴材料层的顶部覆盖有部分厚度的所述第二停止材料层，形成所述第一开口之后，采用湿法刻蚀工艺去除所述第一芯轴图形的顶部的所述第二停止材料层。
12.可选的，形成所述第一侧墙图形的步骤包括：
13.以所述图形化的掩模层为掩模，采用第一各项异性刻蚀工艺刻蚀去除所述逻辑区
中的所述第二芯轴图形的顶部以及所述第二停止材料层上的第一侧墙材料层；以及，
14.以所述图形化的掩模层为掩模，采用第二各项异性刻蚀工艺刻蚀去除所述逻辑区中的所述第二芯轴图形，所述逻辑区中剩余的所述第一侧墙材料层形成多个所述第一侧墙图形。
15.可选的，形成所述第二侧墙图形的步骤包括：
16.采用第三各项异性刻蚀工艺刻蚀去除所述第一芯轴图形的顶部以及所述第一停止材料层上的第二侧墙材料层；以及，
17.采用第四各项异性刻蚀工艺刻蚀去除所述第一芯轴图形，剩余的所述第二侧墙材料层形成多个所述第二侧墙图形。
18.可选的，所述第一各项异性刻蚀工艺和所述第二项异性刻蚀工艺的刻蚀气体至少部分不同，或者，所述第三各项异性刻蚀工艺和所述第四各项异性刻蚀工艺的刻蚀气体至少部分不同。
19.基于本发明的第二个方面，本发明提供一种鳍式半导体器件的制备方法，包括：
20.提供衬底，所述衬底包括存储区和逻辑区，在所述衬底上依次形成第一停止材料层、第一芯轴材料层、第二停止材料层及第二芯轴材料层；
21.刻蚀所述第二芯轴材料层以在所述逻辑区中形成第二芯轴图形，在所述第二停止材料层及所述第二芯轴图形的表面形成第一侧墙材料层；
22.刻蚀去除所述第二芯轴图形和部分所述第一侧墙材料层，保留所述第二芯轴图形侧壁上的所述第一侧墙材料层以形成多个第一侧墙图形；
23.在所述存储区的第二停止材料层上形成掩模图形，顺形向下刻蚀直至形成露出所述第一停止材料层的第一开口，相邻的所述第一开口之间的所述第一芯轴材料层露出以形成多个第一芯轴图形；
24.在所述第一停止材料层及所述第一芯轴图形的表面形成第二侧墙材料层，刻蚀去除所述第一芯轴图形及部分所述第二侧墙材料层，保留所述第一芯轴图形侧壁上的所述第二侧墙材料层以形成多个第二侧墙图形；以及，
25.顺形地向下刻蚀直至形成延伸至所述衬底内的第二开口，相邻的所述第二开口之间的所述衬底露出以形成多个鳍结构。
26.可选的，在所述存储区的第二停止材料层上形成多个掩模图形之后，所述掩模图形的顶部与所述第一侧墙图形的顶部齐平，且相邻两个所述掩模图形之间的间隙与相邻两个所述第一侧墙图形之间的间隙不同。
27.可选的，形成所述第一侧墙图形的步骤包括：
28.采用第五各项异性刻蚀工艺刻蚀去除所述第二芯轴图形的顶部以及所述第二停止材料层上的第一侧墙材料层；以及，
29.采用第六各项异性刻蚀工艺刻蚀去除所述第二芯轴图形，所述逻辑区中剩余的所述第一侧墙材料层形成多个所述第一侧墙图形。
30.可选的，所述第五各项异性刻蚀工艺和所述第六项异性刻蚀工艺的刻蚀气体至少部分不同。
31.可选的，形成所述第一开口时，相邻两个所述第一开口之间的所述第一芯轴材料层的顶部覆盖有部分厚度的所述第二停止材料层，形成所述第一开口之后，采用湿法刻蚀
工艺去除所述第一芯轴图形的顶部的所述第二停止材料层。
32.可选的，所述第一停止材料层包括依次形成于所述衬底上的第一氮化层和第一氧化层；和/或，
33.所述第二停止材料层包括依次形成于所述第一芯轴材料层上的第二氮化层和第二氧化层。
34.可选的，所述第一氮化层的厚度为所述第一氧化层的厚度为所述第二氮化层的厚度为所述第二氧化层的厚度为
35.可选的，所述第一芯轴材料层的厚度为所述第二芯轴材料层的厚度为所述第一侧墙材料层的厚度为所述第二侧墙材料层的厚度为
36.在本发明提供的鳍式半导体器件的制备方法中，利用图形化的掩模层覆盖存储区，采用自对准成像工艺在逻辑区先形成第一侧墙图形，再采用自对准成像工艺在存储区和逻辑区中形成多个鳍结构；或者，采用自对准成像工艺在逻辑区先形成第一侧墙图形，再在存储区形成掩模图形，然后采用自对准成像工艺在存储区和逻辑区中形成多个鳍结构，以实现同步形成存储区和逻辑区的鳍结构，且存储区的鳍结构和逻辑区的鳍结构的间距不同，在满足不同器件对鳍结构间距的要求的同时且可以节省工序。
附图说明
37.本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：
38.图1a为本发明实施例一提供的鳍式半导体器件的制备方法的流程图；
39.图1b为本发明实施例二提供的鳍式半导体器件的制备方法的流程图；
40.图2a～2m为本发明实施例一提供的鳍式半导体器件的制备方法中相应步骤的剖面示意图；
41.图3a～3g为本发明实施例二提供的鳍式半导体器件的制备方法中相应步骤的剖面示意图。
42.其中，附图标记为：
43.10-衬底；11-存储区；12-逻辑区；21-第一氮化层；22-第二氮化层；31-第一氧化层；32-第二氧化层；41-第一芯轴材料层；410-第一芯轴图形；42-第二芯轴材料层；420、421-第二芯轴图形；51、53-第一侧墙材料；510、530-第一侧墙图形；52-第二侧墙材料；520-第二侧墙图形；60-图形化的掩模层；61、63-第一开口；62-第二开口；100-鳍结构；700-掩模图形。
具体实施方式
44.下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准
的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
45.实施例一
46.图1a为本实施例提供的鳍式半导体器件的制备方法的流程图。请参考图1a，本实施例提供了一种鳍式半导体器件的制备方法，包括：
47.步骤s1：提供衬底，衬底包括存储区和逻辑区，在衬底上依次形成第一停止材料层、第一芯轴材料层、第二停止材料层及第二芯轴材料层；
48.步骤s2：刻蚀第二芯轴材料层以在存储区和逻辑区中均形成第二芯轴图形，在第二停止材料层及第二芯轴图形的表面形成第一侧墙材料层；
49.步骤s3：在存储区的第一侧墙材料层上形成图形化的掩模层，以图形化的掩模层为掩模刻蚀去除逻辑区中的第二芯轴图形及部分第一侧墙材料层，保留第二芯轴图形侧壁上的第一侧墙材料层以形成多个第一侧墙图形；
50.步骤s4：去除图形化的掩模层，顺形地向下刻蚀直至形成露出第一停止材料层的第一开口，相邻的第一开口之间的第一芯轴材料层露出以形成多个第一芯轴图形；
51.步骤s5：在第一停止材料层及第一芯轴图形的表面形成第二侧墙材料层，刻蚀去除第一芯轴图形及部分第二侧墙材料层，保留第一芯轴图形侧壁上的第二侧墙材料层以形成多个第二侧墙图形；以及，
52.步骤s6：顺形地向下刻蚀直至形成延伸至衬底内的第二开口，相邻的第二开口之间的衬底露出以形成多个鳍结构。
53.图2a～2m为本实施例提供的鳍式半导体器件的制备方法中相应步骤的剖面示意图，下面结合图2a～2m为本实施例提供的鳍式半导体器件的制备方法进行详细说明。
54.请参考图2a，执行步骤s1：提供衬底10，衬底10包括存储区11和逻辑区12，衬底10的材质可以包括硅、碳、锗、镓和砷中的一种或多种。在衬底10上依次形成第一停止材料层、第一芯轴材料层41、第二停止材料层及第二芯轴材料层42。在本实施例中，第一停止材料层包括依次形成于衬底10上的第一氮化层21和第一氧化层31，即第一氮化层21覆盖衬底10，第一氧化层31覆盖第一氮化层21；第二停止材料层包括依次形成于第一芯轴材料层41上的第二氮化层22和第二氧化层32，即第二氮化层22覆盖第一芯轴材料层41，第二氧化层32覆盖第二氮化层22，但第一停止材料层及第二停止材料层的材质与结构不限于上述要求。
55.在本实施例中，第一芯轴材料层41和第二芯轴材料层42的材质均可为无定形硅，但不限于此材质；以及，第一氮化层21的厚度可为第一氧化层31的厚度可为第二氮化层22的厚度可为第二氧化层32的厚度可为第一芯轴材料层41的厚度可为第二芯轴材料层42的厚度可为但不限于上述厚度范围，具体根据实际情况设定，上述厚度范围与工艺参数有关。
56.请参考图2b及图2c，执行步骤s2：在第二芯轴材料层上形成第一图形化的光刻胶层(图中未示出)，以第一图形化的光刻胶层为掩模刻蚀第二芯轴材料层，以在存储区11和逻辑区12中均形成第二芯轴图形420。在本实施例中，存储区11和逻辑区12中的第二芯轴图形420的数量至少为一个，例如在图中存储区11示意了两个第二芯轴图形420，在逻辑区12
示意了一个第二芯轴图形420，存储区11和逻辑区12中的第二芯轴图形420的数量根据实际情况而定，在形成第二芯轴图形420后显露出第二停止材料层即显露出第二氧化层32；以及，在形成第二芯轴图形420后去除第一图形化的光刻胶层。在本实施例中，存储区11中的第二芯轴图形420的尺寸与逻辑区12中的第二芯轴图形420的尺寸相同或不同；若存储区11和逻辑区12中均具有多个第二芯轴图形420，则存储区11中的相邻两个第二芯轴图形420之间的间距与逻辑区12中的相邻两个第二芯轴图形420之间的间距相同或不同，例如逻辑区12中的相邻两个第二芯轴图形420之间的间距可为120nm，但不限于此间距，具体示实际情况而定。
57.进而，采用炉管生长工艺在第二停止材料层及第二芯轴图形420的表面形成第一侧墙材料层51，由于在本实施例中的第二停止材料层包括依次形成于第一芯轴材料层41上的第二氮化层22和第二氧化层32，即在第二氧化层32及第二芯轴图形420的表面形成第一侧墙材料层51，第一侧墙材料层51覆盖第二芯轴图形420的侧壁和顶部以及第二氧化层32的表面。在本实施例中，第一侧墙材料层51的材质可为氮化硅，第一侧墙材料层51的厚度可为但不限于此材质和此厚度范围。
58.请参考图2d及图2e，执行步骤s3：在存储区11的第一侧墙材料层51上形成图形化的掩模层60，即图形化的掩模层60覆盖整个存储区11，以显露整个逻辑区12。进而，以图形化的掩模层60为掩模，采用第一各项异性刻蚀工艺垂直刻蚀去除逻辑区12中的第二芯轴图形420的顶部的第一侧墙材料层51和第二氧化层32的表面的部分第一侧墙材料层51，保留第二芯轴图形420的侧壁上的第一侧墙材料层51；接着，以图形化的掩模层60为掩模，采用第二各项异性刻蚀工艺垂直刻蚀去除逻辑区12中的第二芯轴图形420，逻辑区12中剩余的第一侧墙材料层形成多个第一侧墙图形510。在本实施中，第一各项异性刻蚀工艺和第二各项异性刻蚀工艺的刻蚀气体至少部分不同，在第二各项异性刻蚀工艺中需选择具有高选择比的刻蚀气体以保证不对第二芯轴图形420的侧壁上的第一侧墙材料层51产生较大的影响，在刻蚀后形成的第一侧墙图形510具有较好的形貌。
59.请参考图2f，执行步骤s4：在形成多个第一侧墙图形510之后，去除图形化的掩模层60。
60.请参考图2g～2i，进而，采用各项异性刻蚀工艺顺形地向下刻蚀第一侧墙材料层51、第一侧墙图形510、第二芯轴图形420、第二氧化层32、第二氮化层22及第一芯轴材料层41直至形成露出第一停止材料层的第一开口61。具体步骤包括：首先采用各项异性刻蚀工艺顺形地向下刻蚀第一侧墙材料层51、第一侧墙图形510及第二氧化层32形成露出第二氮化层22的第一开口61，保留第二芯轴图形420侧壁上的第一侧墙材料层作为存储区11的第一侧墙图形510。在此步骤中，由于第一侧墙材料层51、第一侧墙图形510、第二芯轴图形420及第二氧化层32的材质部分不同，通过调整刻蚀气体使得第二氧化层32对第一侧墙材料层51、第一侧墙图形510及第二芯轴图形420具有较高的刻蚀选择比，例如第一侧墙材料层51及第一侧墙图形510的材质均为氮化硅，第二芯轴图形420的材质为不定形硅，第二氧化层32的材质为氧化硅，即通过调整刻蚀气体中含氟气体的比例使得氧化硅对氮化硅和不定形硅具有较高的刻蚀选择比。其次，继续采用各项异性刻蚀工艺顺形地向下刻蚀第一侧墙图形510、第二芯轴图形420、第二氧化层32及第二氮化层22使得第一开口61延伸露出第一芯轴材料层41，在此步刻蚀后，第二氧化层32顶部的第一侧墙图形510及第二芯轴图形420被
同步刻蚀去除，至少存储区12中的第二氧化层32被去除部分厚度。最后，仍继续采用各项异性刻蚀工艺顺形地向下刻蚀第二氧化层32、第二氮化层22及第一芯轴材料层41使得第一开口61延伸露出第一停止材料层，即刻蚀停留在第一氧化层31上以显露出第一氧化层31，相邻的第一开口61之间的第一芯轴材料层露出以形成多个第一芯轴图形410。
61.在本实施例中，顺形的意思是沿着存储区11和逻辑区12的形貌垂直向下刻蚀，在刻蚀后保留存储区11和逻辑区12刻蚀前的形貌(如图2g所示)。由于第一侧墙材料层51、第一侧墙图形510、第二芯轴图形420、第二氧化层32、第二氮化层22及第一芯轴材料层41的材质部分不同，即在刻蚀进程中需刻蚀多种材质，因此需要针对不同的材质选择不同的刻蚀气体，以刻蚀形成第一芯轴图形410，且各项异性刻蚀工艺不会对第一芯轴图形410的侧壁产生较大的影响，刻蚀后的第一芯轴图形410的形貌较好。
62.请继续参考图2i，进一步地，在本实施例中，为了保护第一芯轴图形410的顶部的完整性，在刻蚀形成第一开口61时不对第一芯轴图形410的顶部进行刻蚀，因此在形成第一开口61后，相邻两个第一开口61之间的第一芯轴材料层的顶部覆盖有部分厚度的第二停止材料层，在本实施例中相邻两个第一开口61之间的第一芯轴材料层的顶部覆盖有部分厚度的第二氮化层22。在图2f中由于存储区11的第二氧化层32上保留有第二芯轴图形420及第一侧墙材料层51，逻辑区12的第二氧化层32上只具有第一侧墙图形510，而第一侧墙图形510的顶部低于第二芯轴图形420顶部的第一侧墙材料层51的顶部，因此在刻蚀形成第一芯轴图形410后，存储区11中的第一芯轴图形410的顶部的第二停止材料层的厚度大于逻辑区12中的第一芯轴图形410的顶部的第二停止材料层的厚度。此外在存储区11的第二氧化层32的表面覆盖有第一侧墙材料层51，当刻蚀停留在第一氧化层31上时，通过控制刻蚀选择比可以减少对逻辑区12的第一氧化层31的刻蚀量，以减小存储区11和逻辑区12中的第一氧化层31的高度差异，在图2i中未详细示意出存储区11的第一氧化层31和逻辑区12的第一氧化层31的差异，并不代表没有差异，具体示实际情况而定。
63.请参考图2j，进而，在形成第一开口61后，采用湿法刻蚀工艺去除第一芯轴图形410的顶部的第二停止材料层，即去除第一芯轴图形410的顶部的第二氮化层22。在本实施例中，由于第二氮化层22、第一氧化层31及第一芯轴图形410的材质均不同，需要选择高刻蚀选择比的刻蚀剂针对第二氮化层22进行刻蚀，避免对第一氧化层31及第一芯轴图形410的形貌产生影响，对于第二氮化层22，刻蚀剂可优选磷酸溶剂，但不限于此刻蚀剂，具体与第二停止材料层、第一停止材料层及第一芯轴图形410的材质有关，示实际情况而定。
64.请参考图2k及图2l，执行步骤s5：在第一停止材料层及第一芯轴图形410的表面形成第二侧墙材料层52，由于在本实施例中的第一停止材料层包括依次形成于衬底10上的第一氮化层21和第一氧化层31，即在第一氧化层31及第一芯轴图形410的表面形成第二侧墙材料层52，第二侧墙材料层52覆盖第一芯轴图形410的侧壁和顶部以及第一氧化层31的表面。在本实施例中，第二侧墙材料层52的材质可为氮化硅，第二侧墙材料层52的厚度可为但不限于此材质和此厚度范围。
65.进而，首先采用第三各项异性刻蚀工艺垂直刻蚀去除第一芯轴图形410的顶部的第二侧墙材料层52和第一氧化层31的表面的部分第二侧墙材料层52，保留第一芯轴图形410的侧壁上的第二侧墙材料层52；接着，采用第四各项异性刻蚀工艺垂直刻蚀去除第一芯轴图形410，剩余的第二侧墙材料层在存储区11和逻辑区12中均形成多个第二侧墙图形
520，且存储区11中的第二侧墙图形520和逻辑区12中的第二侧墙图形520的间距不同。在本实施例中，其中第三各项异性刻蚀工艺和第四各项异性刻蚀工艺的刻蚀气体至少部分不同，在第四各项异性刻蚀工艺中需选择具有高选择比的刻蚀气体以保证不对第一芯轴图形410的侧壁上的第二侧墙材料层52产生较大的影响，在刻蚀后形成的第二侧墙图形520具有较好的形貌。
66.请参考图2m，执行步骤s6：采用各项异性刻蚀工艺顺形地向下刻蚀第二侧墙图形520、第一氮化层21、第一氧化层31及衬底10直至形成延伸至衬底10内的第二开口62，相邻的第二开口62之间的衬底10露出以形成多个鳍结构100，其中存储区11的鳍结构100和逻辑区12的鳍结构100间距不同。在本实施例中，顺形的意思是沿着存储区11和逻辑区12的形貌垂直向下刻蚀，在刻蚀后保留存储区11和逻辑区12刻蚀前的形貌(如图2k所示)。由于第二侧墙图形520、第一氮化层21、第一氧化层31及衬底10的材质至少部分不同，即在刻蚀进程中需刻蚀多种材质，因此需要针对不同的材质选择不同的刻蚀气体，以刻蚀形成多个鳍结构100，且各项异性刻蚀工艺不会对鳍结构100的侧壁产生较大的影响，刻蚀后的鳍结构100的形貌较好。为了保证鳍结构100的顶部的完整性，在刻蚀形成多个鳍结构100后，鳍结构100的顶部具有部分厚度的第一停止材料层即鳍结构100的顶部保留第一氮化层21和部分厚度的第一氧化层31。
67.在本实施例中，采用自对准四重成像工艺在逻辑区中形成多个鳍结构，在进行自对准四重成像工艺的同时，通过图形化的掩模层采用自对准双重成像工艺在存储区中形成多个鳍结构，实现同步形成存储区的鳍结构和逻辑区的鳍结构，且逻辑区的鳍结构和存储区的鳍结构的间距不同，在满足不同器件对鳍结构间距的要求的同时且可以节省工序。
68.实施例二
69.图1b为本实施例提供的鳍式半导体器件的制备方法的流程图。请参考图1b，本实施例提供了一种鳍式半导体器件的制备方法，包括：
70.步骤s1：提供衬底，衬底包括存储区和逻辑区，在衬底上依次形成第一停止材料层、第一芯轴材料层、第二停止材料层及第二芯轴材料层；
71.步骤s2：刻蚀第二芯轴材料层以在逻辑区中形成第二芯轴图形，在第二停止材料层及第二芯轴图形的表面形成第一侧墙材料层；
72.步骤s3：刻蚀去除第二芯轴图形和部分第一侧墙材料层，保留第二芯轴图形侧壁上的第一侧墙材料层以形成多个第一侧墙图形；
73.步骤s4：在存储区的第二停止材料层上形成掩模图形，顺形向下刻蚀直至形成露出第一停止材料层的第一开口，相邻的第一开口之间的第一芯轴材料层露出以形成多个第一芯轴图形；
74.步骤s5：在第一停止材料层及第一芯轴图形的表面形成第二侧墙材料层，刻蚀去除第一芯轴图形及部分第二侧墙材料层，保留第一芯轴图形侧壁上的第二侧墙材料层以形成多个第二侧墙图形；以及，
75.步骤s6：顺形地向下刻蚀直至形成延伸至衬底内的第二开口，相邻的第二开口之间的衬底露出以形成多个鳍结构。
76.图3a～3g为本实施例提供的鳍式半导体器件的制备方法中相应步骤的剖面示意图。本实施例与实施例一的区别在于步骤s2～步骤s4，步骤s1、步骤s5、步骤s6均与实施例
一相同，在本实施例中对于相同的步骤不再做赘述，可参见实施例一，并且在图3a～3g中与实施例一相同的部分标号相同，下面结合图3a～3g对本实施例提供的鳍式半导体器件的制备方法与实施例一不同的步骤进行详细说明。
77.请参考图3a及图2b，执行步骤s2：在第二芯轴材料层上形成第二图形化的光刻胶层(图中未示出)，以第二图形化的光刻胶层为掩模刻蚀第二芯轴材料层，以在逻辑区12中形成第二芯轴图形421。在本实施例中，逻辑区12中的第二芯轴图形421的数量至少为一个，例如在图中在逻辑区12示意了一个第二芯轴图形421，逻辑区12中的第二芯轴图形421的数量根据实际情况而定。在本实施例中，同样第一停止材料层包括依次形成于衬底10上的第一氮化层21和第一氧化层31，第二停止材料层包括依次形成于第一芯轴材料层41上的第二氮化层22和第二氧化层32。在形成第二芯轴图形421后显露出第二停止材料层即显露出第二氧化层32，在形成第二芯轴图形421后去除第二图形化的光刻胶层。在本实施例中，逻辑区12中的相邻两个第二芯轴图形421的间距可为120nm，但不限于此间距，具体示实际情况而定。在本实施例中，同样第一芯轴材料层41和第二芯轴材料层42的材质均可为无定形硅，但不限于此材质；以及，第一氮化层21的厚度可为第一氧化层31的厚度可为第二氮化层22的厚度可为第二氧化层32的厚度可为第一芯轴材料层41的厚度可为第二芯轴材料层42的厚度可为但不限于上述厚度范围，具体根据实际情况设定，上述厚度范围与工艺参数有关。
78.进而，采用炉管生长工艺在第二停止材料层及第二芯轴图形421的表面形成第一侧墙材料层53，即在第二氧化层32及第二芯轴图形421的表面形成第一侧墙材料层53，第一侧墙材料层53覆盖第二芯轴图形421的侧壁和顶部以及第二氧化层32的表面。在本实施例中，第一侧墙材料层53的材质可为氮化硅，第一侧墙材料层53的厚度可为但不限于此材质和此厚度范围。
79.请继续参考图3b及参考图3c，执行步骤s3：刻蚀去除第二芯轴图形421和部分第一侧墙材料层53，具体的，采用第五各项异性刻蚀工艺垂直刻蚀去除逻辑区12中的第二芯轴图形421的顶部的第一侧墙材料层53和第二氧化层32的表面的部分第一侧墙材料层53，保留第二芯轴图形421的侧壁上的第一侧墙材料层；接着，采用第六各项异性刻蚀工艺垂直刻蚀去除逻辑区12中的第二芯轴图形421，剩余的第一侧墙材料层以形成多个第一侧墙图形530。在本实施例中，第五各项异性刻蚀工艺和第六各项异性刻蚀工艺的刻蚀气体至少部分不同，在第六各项异性刻蚀工艺中需选择具有高选择比的刻蚀气体以保证不对第二芯轴图形421的侧壁上的第一侧墙材料层53产生较大的影响，在刻蚀后形成的第一侧墙图形530具有较好的形貌。
80.请参考图3d，执行步骤s4：采用光刻工艺在存储区11的第二氧化层32上形成掩模图形700，在本实施例中，掩模图形700的数量至少为一个，在图中示意了两个掩模图形700，掩模图形700的数量根据实际情况而定。若掩模图形700具有多个，则相邻两个掩模图形700之间具有间隙，相邻两个掩模图形700的间隙与相邻两个第一侧墙图形530的间隙不同，且掩模图形700的尺寸可与第一侧墙图形530的尺寸不同；以及，掩模图形700的顶部优选与第
一侧墙图形530的顶部齐平。在本实施例中，针对第二芯轴材料层进行图形化，只需要在逻辑区12形成第二芯轴图形，不需要在存储区11形成，若要在存储区11也形成第二芯轴图形则存储区11和逻辑区12中的第二芯轴图形的间距不同，由于第二芯轴材料层较厚，需要形成间距不同的第二芯轴图形的工艺要求较高，因此分为采用干刻工艺在逻辑区12形成第二芯轴图形和采用光刻工艺在存储区11形成掩模图形两个步骤，减小工艺限制。
81.请参考图3e～3g，进而，采用各项异性刻蚀工艺顺形地向下刻蚀第一侧墙图形530、掩模图形700、第二氧化层32、第二氮化层22及第一芯轴材料层41直至形成露出第一停止材料层的第一开口63。具体步骤包括：首先采用各项异性刻蚀工艺顺形地向下刻蚀第一侧墙图形530、掩模图形700及第二氧化层32形成露出第二氮化层22的第一开口63，在此步骤中，由于第一侧墙图形530、掩模图形700及第二氧化层32的材质部分不同，通过调整刻蚀气体使得第二氧化层32对第一侧墙图形530及掩模图形700具有较高的刻蚀选择比。其次，继续采用各项异性刻蚀工艺顺形地向下刻蚀第一侧墙图形530、掩模图形700及第二氮化层22使得第一开口63延伸露出第一芯轴材料层41，在此步刻蚀后，第二氧化层32顶部的第一侧墙图形530及掩模图形700被同步刻蚀去除。最后，仍继续采用各项异性刻蚀工艺顺形地向下刻蚀第二氧化层32、第二氮化层22及第一芯轴材料层41使得第一开口63延伸露出第一停止材料层，即刻蚀停留在第一氧化层31上以显露出第一氧化层31，相邻的第一开口63之间的第一芯轴材料层露出以形成多个第一芯轴图形410。
82.在本实施例中，顺形的意思是沿着存储区11和逻辑区12的形貌垂直向下刻蚀，在刻蚀后保留存储区11和逻辑区12刻蚀前的形貌(如图3e所示)。由于第一侧墙图形530、掩模图形700、第二氧化层32、第二氮化层22及第一芯轴材料层41的材质至少部分不同，即在刻蚀进程中需刻蚀多种材质，因此需要针对不同的材质选择不同的刻蚀气体，以刻蚀形成第一芯轴图形410，且各项异性刻蚀工艺不会对第一芯轴图形410的侧壁产生较大的影响，刻蚀后的第一芯轴图形410的形貌较好。
83.在本实施例中，为了保护第一芯轴图形410的顶部的完整性，在刻蚀形成第一开口63时不对第一芯轴图形410的顶部进行刻蚀，因此在形成第一开口63后，相邻两个第一开口63之间的第一芯轴材料层的顶部覆盖有部分厚度的第二停止材料层，在本实施例中相邻两个第一开口63之间的第一芯轴材料层的顶部覆盖有部分厚度的第二氮化层22，由于掩模图形700的顶部优选与第一侧墙图形530的顶部齐平，在刻蚀后，存储区11和逻辑区12中剩余的第二氮化层22的顶部齐平。
84.进而，在形成第一开口63后，采用湿法刻蚀工艺去除第一芯轴图形410的顶部的第二氮化层22。在本实施例中，由于第二氮化层22、第一氧化层31及第一芯轴图形410的材质均不同，需要选择高刻蚀选择比的刻蚀剂针对第二氮化层22进行刻蚀，避免对第一氧化层31及第一芯轴图形410的形貌产生影响，对于第二氮化层22，刻蚀剂可优选磷酸溶剂，但不限于此刻蚀剂，具体与第二停止材料层、第一停止材料层及第一芯轴图形410的材质有关，示实际情况而定。
85.在本实施例中，采用自对准成像工艺在逻辑区先形成第一侧墙图形，再在存储区形成掩模图形，然后采用自对准成像工艺在存储区和逻辑区中形成多个鳍结构，实现同步形成存储区和逻辑区的鳍结构，且逻辑区的鳍结构和存储区的鳍结构的间距不同，在满足不同器件对鳍结构间距的要求的同时且可以节省工序。
86.综上，在本发明提供的鳍式半导体器件的制备方法中，利用图形化的掩模层覆盖存储区，采用自对准成像工艺在逻辑区先形成第一侧墙图形，再采用自对准成像工艺在存储区和逻辑区中形成多个鳍结构；或者，采用自对准成像工艺在逻辑区先形成第一侧墙图形，再在存储区形成掩模图形，然后采用自对准成像工艺在存储区和逻辑区中形成多个鳍结构，以实现同步形成存储区和逻辑区的鳍结构，且存储区的鳍结构和逻辑区的鳍结构的间距不同，在满足不同器件对鳍结构间距的要求的同时且可以节省工序。
87.上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

技术特征：
1.一种鳍式半导体器件的制备方法，其特征在于，包括：提供衬底，所述衬底包括存储区和逻辑区，在所述衬底上依次形成第一停止材料层、第一芯轴材料层、第二停止材料层及第二芯轴材料层；刻蚀所述第二芯轴材料层以在所述存储区和所述逻辑区中均形成第二芯轴图形，在所述第二停止材料层及所述第二芯轴图形的表面形成第一侧墙材料层；在所述存储区的第一侧墙材料层上形成图形化的掩模层，以所述图形化的掩模层为掩模刻蚀去除所述逻辑区中的所述第二芯轴图形及部分所述第一侧墙材料层，保留所述第二芯轴图形侧壁上的所述第一侧墙材料层以形成多个第一侧墙图形；去除所述图形化的掩模层，顺形地向下刻蚀直至形成露出所述第一停止材料层的第一开口，相邻的所述第一开口之间的所述第一芯轴材料层露出以形成多个第一芯轴图形；在所述第一停止材料层及所述第一芯轴图形的表面形成第二侧墙材料层，刻蚀去除所述第一芯轴图形及部分所述第二侧墙材料层，保留所述第一芯轴图形侧壁上的所述第二侧墙材料层以形成多个第二侧墙图形；以及，顺形地向下刻蚀直至形成延伸至所述衬底内的第二开口，相邻的所述第二开口之间的所述衬底露出以形成多个鳍结构。2.如权利要求1所述的鳍式半导体器件的制备方法，其特征在于，形成所述第一开口时，相邻两个所述第一开口之间的所述第一芯轴材料层的顶部覆盖有部分厚度的所述第二停止材料层，形成所述第一开口之后，采用湿法刻蚀工艺去除所述第一芯轴图形的顶部的所述第二停止材料层。3.如权利要求1所述的鳍式半导体器件的制备方法，其特征在于，形成所述第一侧墙图形的步骤包括：以所述图形化的掩模层为掩模，采用第一各项异性刻蚀工艺刻蚀去除所述逻辑区中的所述第二芯轴图形的顶部以及所述第二停止材料层上的第一侧墙材料层；以及，以所述图形化的掩模层为掩模，采用第二各项异性刻蚀工艺刻蚀去除所述逻辑区中的所述第二芯轴图形，所述逻辑区中剩余的所述第一侧墙材料层形成多个所述第一侧墙图形。4.如权利要求3所述的鳍式半导体器件的制备方法，其特征在于，形成所述第二侧墙图形的步骤包括：采用第三各项异性刻蚀工艺刻蚀去除所述第一芯轴图形的顶部以及所述第一停止材料层上的第二侧墙材料层；以及，采用第四各项异性刻蚀工艺刻蚀去除所述第一芯轴图形，剩余的所述第二侧墙材料层形成多个所述第二侧墙图形。5.如权利要求4所述的鳍式半导体器件的制备方法，其特征在于，所述第一各项异性刻蚀工艺和所述第二项异性刻蚀工艺的刻蚀气体至少部分不同，或者，所述第三各项异性刻蚀工艺和所述第四各项异性刻蚀工艺的刻蚀气体至少部分不同。6.一种鳍式半导体器件的制备方法，其特征在于，包括：提供衬底，所述衬底包括存储区和逻辑区，在所述衬底上依次形成第一停止材料层、第一芯轴材料层、第二停止材料层及第二芯轴材料层；刻蚀所述第二芯轴材料层以在所述逻辑区中形成第二芯轴图形，在所述第二停止材料
层及所述第二芯轴图形的表面形成第一侧墙材料层；刻蚀去除所述第二芯轴图形和部分所述第一侧墙材料层，保留所述第二芯轴图形侧壁上的所述第一侧墙材料层以形成多个第一侧墙图形；在所述存储区的第二停止材料层上形成掩模图形，顺形向下刻蚀直至形成露出所述第一停止材料层的第一开口，相邻的所述第一开口之间的所述第一芯轴材料层露出以形成多个第一芯轴图形；在所述第一停止材料层及所述第一芯轴图形的表面形成第二侧墙材料层，刻蚀去除所述第一芯轴图形及部分所述第二侧墙材料层，保留所述第一芯轴图形侧壁上的所述第二侧墙材料层以形成多个第二侧墙图形；以及，顺形地向下刻蚀直至形成延伸至所述衬底内的第二开口，相邻的所述第二开口之间的所述衬底露出以形成多个鳍结构。7.如权利要求6所述的鳍式半导体器件的制备方法，其特征在于，在所述存储区的第二停止材料层上形成多个掩模图形之后，所述掩模图形的顶部与所述第一侧墙图形的顶部齐平，且相邻两个所述掩模图形之间的间隙与相邻两个所述第一侧墙图形之间的间隙不同。8.如权利要求6所述的鳍式半导体器件的制备方法，其特征在于，形成所述第一侧墙图形的步骤包括：采用第五各项异性刻蚀工艺刻蚀去除所述第二芯轴图形的顶部以及所述第二停止材料层上的第一侧墙材料层；以及，采用第六各项异性刻蚀工艺刻蚀去除所述第二芯轴图形，所述逻辑区中剩余的所述第一侧墙材料层形成多个所述第一侧墙图形。9.如权利要求8所述的鳍式半导体器件的制备方法，其特征在于，所述第五各项异性刻蚀工艺和所述第六项异性刻蚀工艺的刻蚀气体至少部分不同。10.如权利要求6所述的鳍式半导体器件的制备方法，其特征在于，形成所述第一开口时，相邻两个所述第一开口之间的所述第一芯轴材料层的顶部覆盖有部分厚度的所述第二停止材料层，形成所述第一开口之后，采用湿法刻蚀工艺去除所述第一芯轴图形的顶部的所述第二停止材料层。11.如权利要求1或权利要求6所述的鳍式半导体器件的制备方法，其特征在于，所述第一停止材料层包括依次形成于所述衬底上的第一氮化层和第一氧化层；和/或，所述第二停止材料层包括依次形成于所述第一芯轴材料层上的第二氮化层和第二氧化层。12.如权利要求11所述的鳍式半导体器件的制备方法，其特征在于，所述第一氮化层的厚度为所述第一氧化层的厚度为所述第二氮化层的厚度为所述第二氧化层的厚度为13.如权利要求1或权利要求6所述的鳍式半导体器件的制备方法，其特征在于，所述第一芯轴材料层的厚度为所述第二芯轴材料层的厚度为所述第一侧墙材料层的厚度为所述第二侧墙材料层的厚度为

技术总结
本发明提供了一种鳍式半导体器件的制备方法，包括：提供衬底，所述衬底包括存储区和逻辑区，在所述衬底上依次形成第一停止材料层、第一芯轴材料层、第二停止材料层及第二芯轴材料层；刻蚀形成第二芯轴图形，在所述第二停止材料层及所述第二芯轴图形的表面形成第一侧墙材料层；在所述存储区的第一侧墙材料层上形成图形化的掩模层，形成多个第一侧墙图形；去除所述图形化的掩模层，形成多个第一芯轴图形；在所述第一停止材料层及所述第一芯轴图形的表面形成第二侧墙材料层，形成多个第二侧墙图形；以及，顺形地向下刻蚀以形成多个鳍结构；本发明在满足不同器件对鳍结构间距的要求的同时且节省工序。同时且节省工序。同时且节省工序。


技术研发人员：耿金鹏 杨渝书
受保护的技术使用者：上海集成电路研发中心有限公司
技术研发日：2022.09.19
技术公布日：2023/7/11