功率器件及其制备方法、功率模块和车辆与流程

其中，每个所述长沟槽组包括两个相邻设置的长沟槽，所述长沟槽的深度大于所述短沟 槽的深度。
11.在本发明的一些实施例中，两个相邻设置的所述长沟槽之间的所述阱区的深度大于 所述长沟槽与所述短沟槽之间阱区的深度并且大于两个相邻的所述短沟槽之间所述阱 区的深度。
12.在本发明的一些实施例中，所述栅极与所述第一发射极之间设置有第一绝缘层；所 述第一绝缘层还覆盖相邻两个所述长沟槽之间的所述阱区以形成浮空区。
13.在本发明的一些实施例中，所述短沟槽深度s1的取值为2.5um≤s1≤5.5um，所述 长沟槽深度s2的取值为3.5um≤s2≤6.5um，沟槽宽度h的取值为1um≤h≤3um，槽间 距k的取值为1um≤k≤8um。
14.在本发明的一些实施例中，所述栅极包括多个子栅极，所述第二发射极包括多个子 发射极，多个所述子栅极与多个所述子发射极沿所在沟槽的所述沟槽宽度方向交错排 布。
15.在本发明的一些实施例中，所述栅极包括第一子栅极和第二子栅极，所述第二发射 极设置在所述第一子栅极与所述第二子栅极之间。
16.在本发明的一些实施例中，所述栅极与所述第二发射极之间具有第二绝缘层。
17.在本发明的一些实施例中，所述沟槽的内表面与所填设的所述栅极、所述第二发射 极之间具有第三绝缘层。
18.在本发明的一些实施例中，相邻两个所述沟槽结构之间设置有接触孔，所述接触孔 穿过所述第一绝缘层和所述源区且延伸至所述阱区，所述第一发射极通过所述接触孔与 所述源区和所述阱区接触。
19.在本发明的一些实施例中，所述栅极的沿所述沟槽宽度的方向延伸宽度与所述第二 发射极的沿所述沟槽宽度方向的延伸宽度相等或者不相等。
20.在本发明的一些实施例中，所述沟槽为矩形槽、梯形槽、u型槽和异形槽中至少一 种，所述栅极和所述第二发射极与所述沟槽的形状适配设置。
21.为了达到上述目的，本发明第二方面实施例提出的功率模块，包括至少一个如第一 方面实施例中的任一项所述的功率器件。
22.根据本发明实施例提出的功率模块，采用至少一个如上面任一项实施例的功率器件， 通过在功率器件中设置包含有栅极和部分发射极双电极的沟槽结构，能实现对栅极振荡 的抑制。提升功率模块的短路能力，进而能够保证车辆运行稳定性和安全性。此外，在 生产功率器件时，其中的沟槽结构能实现电子的单边注入，可以大大降低沟槽的密度， 降低饱和电流密度，实现更加安全的短路安全工作区。
23.为了达到上述目的，本发明第三方面实施例提出一种车辆，包括控制器和上面第二 方面实施例所述的功率模块，所述功率模块与所述控制器连接。
24.根据本发明实施例的车辆，采用控制器控制功率模块的工作状态，功率模块中的功 率器件设置包含有栅极和部分发射极双电极的沟槽结构，能实现对栅极振荡的抑制，提 升中设置功率模块的短路能力，进而能够保证车辆运行稳定性和安全性。
25.为了达到上述目的，本发明第四方面实施例还提出一种功率器件的制备方法，其中， 功率器件的制备方法包括：提供第一导电类型的衬底以形成漂移层；在所述漂移层的
正 面选择性刻蚀以形成至少一个沟槽，在每个沟槽的内表面形成第三绝缘层以及沉积栅极 材料；选择性刻蚀掉所述沟槽内设定宽度的栅极材料以形成栅极，在刻蚀掉栅极材料的 沟槽内沉积第二绝缘材料，并选择性刻蚀部分第二绝缘材料以形成第二绝缘层；在所述 漂移层上所述沟槽外区域选择性地进行离子注入以形成第二导电类型的阱区和第一导 电类型的源区；沉积第一绝缘材料并选择性地刻蚀以形成覆盖所述栅极的第一绝缘层； 向所述沟槽内沉积金属材料以形成第二发射极，以及沉积正面金属层以形成第一发射 极；在所述漂移层的背面至少制备集电极。
26.根据本发明实施例提出的功率器件的制备方法，通过在沟槽结构的沟槽中制备栅极 和第二发射极，且设置栅极和第二发射极沿沟槽宽度方向排布且沿沟槽深度方向延伸， 可以减小功率器件整体中的栅极的底部面积，进而减小整个功率器件的米勒电容。且第 二发射极与第一发射极连接以形成功率器件的正面的金属电极，还能增大栅极和功率器 件的正面的金属电极的正对面积，进而增大ge之间的寄生电容，且栅极和第二发射极 二者的协同作用能降低栅极短路时的电压峰值，实现对栅极振荡的抑制，提高器件稳定 性；此外，采用该设置有双电极的沟槽结构，还能实现电子的单边注入，既能大大降低 沟槽的密度，降低饱和电流密度，实现更加安全的短路安全运行区。
27.本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得 明显，或通过本发明的实践了解到。
附图说明
28.本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明 显和容易理解，其中：
29.图1为根据本发明一个实施例的功率器件的示意图；
30.图2为根据本发明另一个实施例的功率器件的示意图；
31.图3为根据本发明又一个实施例的功率器件的示意图；
32.图4为根据本发明一个实施例的功率模块的框图；
33.图5为根据本发明一个实施例的车辆的框图；
34.图6为根据本发明一个实施例的功率器件的制备方法的流程图；
35.图7为根据本发明一个实施例的制备功率器件的示意图；
36.图8为根据本发明另一个实施例的制备功率器件的示意图；
37.图9为根据本发明又一个实施例的制备功率器件的示意图；
38.图10为根据本发明又一个实施例的制备功率器件的示意图；
39.图11为根据本发明又一个实施例的制备功率器件的示意图；
40.图12为根据本发明又一个实施例的制备功率器件的示意图；
41.图13为根据本发明又一个实施例的制备功率器件的示意图；
42.图14为根据本发明又一个实施例的制备功率器件的示意图；
43.图15为根据本发明又一个实施例的制备功率器件的示意图。
44.附图标记：
45.车辆1000；
46.功率模块100、控制器200；
梯形槽、u型槽和异形槽中至少一种，如图1中沟槽为u型槽，沟槽贯穿源区106和阱 区104且沟槽的槽底延伸至漂移层103。沟槽内填设有沿沟槽深度方向延伸且沿沟槽宽 度方向排布的栅极105和第二发射极110，栅极105和第二发射极110与沟槽的形状适 配设置，第二发射极110与第一发射极107的材质可以相同例如可以包括alsi合金或 alsicu合金等，并且两者连接。
61.由上，本发明实施例中，在沟槽结构n的沟槽中设置栅极105和第二发射极110， 即在一个沟槽中设置双电极结构，设置栅极105和第二发射极110沿沟槽宽度方向排布 且沿沟槽深度方向延伸，相较于在沟槽结构n的沟槽中仅设置栅极105来说，相当于设 置第二发射极110占用原栅极105的一部分位置，进而能在一定程度上减小栅极105底 部面积，使得整个功率器件10的米勒电容减小。第二发射极110与第一发射极107连 接，即第二发射极110与第一发射极107共同组成功率器件10正面的发射极，也相当 于功率器件10正面的发射极的一部分延伸至沟槽结构n的沟槽中，因此能增大栅极105 和功率器件10正面的金属电极的正对面积，进而增大了栅极105与正面的金属电极之 间的ge电容，二者协同作用可以降低栅极105短路时的电压峰值，实现对栅极振荡的 抑制，防止产生电磁干扰，提升功率器件10的可靠性。此外，采用该设置双电极的沟 槽结构n，可以实现电子的单边注入，可以降低沟槽密度，也降低饱和电流密度，实现 更加安全的短路安全运行区(scsoa)。
62.其中，栅极105和第二发射极110与所在沟槽的内表面之间设置有第三绝缘层111， 栅极105与第二发射极110之间具有第二绝缘层109，以避免栅极105与第二发射极110 发生短路而故障。栅极105与第一发射极107之间设置有第一绝缘层108，设置第一绝 缘层108，一方面可以防止出现外部杂质进入栅极105而影响阈值电压的情况，另一方 面可将栅极105与第一发射极107隔离，防止发生短路而影响电气特性。
63.以及，在相邻两个沟槽结构n之间设置有接触孔，接触孔穿过第一绝缘层108和源 区106且延伸至阱区104，第一发射极107通过接触孔与源区106和阱区104接触，即 通过采用这种接触孔的方式，使第一发射极107与源区106和阱区104短接。
64.其中，栅极105可以采用多晶硅。第二绝缘层109可以采用sio2或者选用介电常数 更大的sion、si2n4和al2o3等，第二绝缘层109的厚度可以设置在0.2um-0.5um之间 例如0.3um、0.4um等。第一绝缘层108可以采用硅氧化物如二氧化硅，也可以是psg 或usg或bpsg或以上各种材料的组合等。
65.在一些实施例中，栅极105沿沟槽宽度方向的延伸宽度与第二发射极110沿沟槽宽 度方向的延伸宽度相等或者不相等。例如，图1中所示，沟槽中设置宽度1：1比例的 栅极105和第二发射极110。栅极105和第二发射极110的宽度的比例也可以为1：2 或者2：3等。其中，减小栅极105底部面积，可以减小整个功率器件的米勒电容，利 于抑制栅极105振荡。
66.在本发明的一些实施例中，如图2所示，为根据本发明另一个实施例的功率器件的 示意图，其中，至少一个沟槽结构n为多个，每个沟槽结构n包括多个短沟槽和至少一 个长沟槽组，其中，至少一个长沟槽组可以为两个，也可以为三个或更多，以及每个长 沟槽组包括两个相邻设置的长沟槽，也就是说，长沟槽的数量为成对设置，进而可以平 衡相邻的长沟槽之间的电压。设置长沟槽的深度大于短沟槽的深度，则长沟槽内的栅极 105与第二发射极110沿沟槽深度方向延伸沿沟槽深度方向延伸的长度比较长，可以进 一步增加功率器件10整体的栅极105与功率器件10的正面的金属电极的相对面积，从 而增大栅极105与正
面的金属电极之间的ge电容，利于降低栅极105短路时的电压峰 值，抑制栅极振荡。其中，以图2中示出的沟槽结构n包括4个短沟槽和一个长沟槽组 为例，将一个长沟槽组设置在功率器件10沿宽度方向的中央位置，将4个短沟槽平均 设置在功率器件10沿宽度方向的中边缘位置，能够平衡功率器件10沿宽度方向的中央 位置和边缘位置的电压。以及，将至少一个长沟槽组与多个短沟槽交错设置，可以平衡 长沟槽组与短沟槽之间的电压，进而平衡功率器件10整体的电压，不至于造成电压分 布不均。
67.具体地，短沟槽深度s1的取值可以为2.5um≤s1≤5.5um，例如，可以选择2.5um 或3um或3.5um或4um或5.5um或5.5um等。长沟槽深度s2的取值为3.5um≤s2≤6.5um， 例如，可选择3.5um或4.5um或5.5um或6.5um等。沟槽宽度h的取值可以为1um≤h ≤3um，例如可选择1um或1.5um或2um或2.5um或3um等。槽间距k的取值可以为1um ≤k≤8um，例如，可选择1um或3um或5um或6um或8um等。其中，长沟槽与长沟槽之 间间距和长沟槽与短沟槽之间间距可根据需要进行调整，例如如图2中示出的，可设置 长沟槽与短沟槽之间间距以及长沟槽与长沟槽之间间距小于短沟槽与短沟槽之间间距。 具体地，可以通过调整光刻板的尺寸，利用掩膜通过湿法刻蚀或干法刻蚀来获得所需间 距的沟槽。
68.进一步地，由于长沟槽的深度加长会增加饱和压降，为了克服设置长沟槽的该缺点， 在一些实施例中，如图2所示，设置相邻两个长沟槽之间的阱区104的深度大于长沟槽 与短沟槽之间阱区104的深度并且大于相邻的短沟槽之间阱区104的深度，以及，第一 绝缘层108还覆盖相邻两个长沟槽之间的阱区104以形成浮空区。通过设置浮空区可以 降低饱和压降，从而在增大ge电容的同时，不会造成饱和压降升高。
69.具体地，对于阱区104的深度调整可以通过选择性调整硼(b)离子注入能量和时间 以形成实现不同深度的阱区4，且设置长沟槽阱区104深度随长沟槽的深度而加深，可 以采用cvd(chemical vapor deposition，化学气相沉积)方法在长沟槽之间的阱区 104上，选择性沉积绝缘氧化层，以使得长沟槽之间的阱区104保持浮空状态。
70.根据本发明实施例提出的功率器件10，采用至少一个沟槽包括短沟槽和至少两个相 邻设置的长沟槽的设计方式，并设置长沟槽的深度大于短沟槽的深度，能增大第二发射 极110和栅极105之间的正对面积和减小两者正对距离，进而能进一步增大ge之间的 寄生电容，控制栅极105短路时的电压峰值以此抑制短路栅极105振荡现象，实现短路 能力的提升。通过在相邻两个长沟槽之间的阱区104与第一绝缘层108接触以形成浮空 区，能提高第二发射极110一侧的载流子浓度，进而能够降低饱和压降。
71.在本发明的一些实施例中，栅极105包括多个子栅极，第二发射极110包括多个子 发射极，子栅极和子发射极均沿沟槽深度方向延伸，多个子栅极与多个子发射极沿所在 沟槽的沟槽宽度方向交错排布。从而，可以使得栅极105与功率器件10的正面的发射 极的总的正对面积增大，增大ge之间的寄生电容，控制栅极105短路时的电压峰值以 此抑制短路栅极105振荡现象。其中，每个子发射极与相邻设置的子栅极之间设置有第 二绝缘层109以避免栅极与发射极短接。
72.如图3所示，为根据本发明又一个实施例的功率器件的示意图，其中，栅极105包 括第一子栅极a和第二子栅极b，第一子栅极a和第二子栅极b均沿沟槽延伸方向延伸， 第二发射极110设置在第一子栅极a与第二子栅极b之间。其中，第二发射极110与第 一子栅极a、第二子栅极b之间设置有第二绝缘层109，以避免短接。具体地，通过调 整氧化层和金属淀
积位置就可实现。将第二发射极110设置在第一子栅极a与第二子栅 极b之间，能进一步增大第二发射极110和栅极105之间的正对面积，进而能进一步增 大ge之间的寄生电容，从而利于控制短路时的栅极105电压峰值，抑制其振荡现象， 以及进一步提升功率器件10的短路能力。
73.以上对本发明实施例的功率器件10进行了说明，概括来说，本发明实施例的功率器 件10，通过在一个沟槽中设置栅极105和第二发射极110的双电极结构，可以减小栅极105底部面积，增大栅极105和发射极的正对面积，减小整个功率器件100的米勒电容 以及增大ge电容，可以实现对栅极振荡的抑制，以及，可以降低沟槽密度，也即降低 饱和电流密度，实现更加安全的短路安全运行区。
74.基于上面实施例的功率器件10，下面参照附图4描述根据本发明第二方面实施例的 功率模块100。
75.在本发明的一些实施例中，如图4所示，为根据本发明一个实施例的功率模块的框 图，其中，功率器模块100包括至少一个上面第一方面实施例中的功率器件10，其中， 功率器件10中每个沟槽结构n的沟槽中设置栅极105和部分发射极的双电极结构，功 率器件10的具体结构可以参照上面实施例的详细说明，在此不做赘述。
76.根据本发明实施例提出的功率模块100，采用至少一个如上面实施例的功率器件10， 通过在功率器件10中设置包含有栅极105和部分发射极双电极的沟槽结构n，能实现对 栅极105振荡的抑制。此外，在生产功率模块100时，其中的沟槽结构n能实现电子的 单边注入，可以大大降低沟槽的密度，降低饱和电流密度，实现更加安全的短路安全工 作区。
77.在本发明的一些实施例中，如图5所示，为根据本发明一个实施例的车辆的框图， 其中，车辆1000包括控制器200和功率模块100，功率模块100与控制器200连接。
78.根据本发明实施例的车辆1000，采用控制器200控制功率模块100的工作状态，功 率模块100中的功率器件10设置包含栅极105和部分发射极双电极的沟槽结构n，能实 现对栅极振荡的抑制，提升功率模块100的短路能力，进而能够保证车辆1000运行稳 定性和安全性。
79.在本发明的一些实施例中，还提出一种功率器件的制备方法，可结合图6-图15描 述本发明实施例的功率器件的制备方法，如图6所示，为根据本发明一个实施例的功率 器件的制备方法的流程图，其中，功率器件的制备方法包括步骤s1-s7，具体如下。
80.s1，提供第一导电类型的衬底以形成漂移层。其中，第一导电类型的衬底可选用n 型导电的单晶硅衬底，也可选用p型导电的单晶硅衬底。
81.s2，在漂移层的正面选择性刻蚀以形成至少一个沟槽，在每个沟槽的内表面形成第 三绝缘层以及沉积栅极材料。
82.具体地，如图7所示，为根据本发明一个实施例的制备功率器件的示意图。其中， 沟槽为矩形槽、梯形槽、u型槽和异形槽中至少一种，以图7中示出的u型槽为u型槽 为例，可在单晶硅衬底上即漂移层103的正面利用光刻胶对硅蚀刻的屏蔽及特定硅蚀刻 液对硅的蚀刻或干法刻蚀硅的方式以形成沟槽。第三绝缘层111为沟槽内部的氧化层， 可通过氧化或淀积的方式在沟槽内部淀积一层氧化绝缘层以作为第三绝缘层111。栅极 105设置在沟槽的内部，可进行多晶硅的淀积以及多晶硅刻蚀、或采用cmp(chemicalmechanical planarization，化学机械平坦化)等方式以在沟槽内部形成栅极105，并 且填充的栅极105
与沟槽的形状适配设置。
83.s3，选择性刻蚀掉沟槽内设定宽度的栅极材料以形成栅极，在刻蚀掉栅极材料的沟 槽内沉积第二绝缘材料，并选择性刻蚀部分第二绝缘材料以形成第二绝缘层。
84.其中，可结合图8-图10描述步骤s3，图8为根据本发明另一个实施例的制备功率 器件的示意图；图9为根据本发明又一个实施例的制备功率器件的示意图；图10为根 据本发明又一个实施例的制备功率器件的示意图。如图8和图9所示，可在形成的栅极 105部分选择性地刻蚀掉0.5um-0.8um的多晶硅，然后在该刻蚀后的区域淀积氧化物， 并对表面氧化层的刻蚀清洗，以形成绝缘介质层进行隔离。其中氧化物为绝缘材料，可 选用sio2，还可选用介电常数更大的sion、si2n4和al2o3等，其中，sio2、sion、si2n4和al2o3介电常数分别为3.9、7.8、9.4和11。
85.进一步地，如图10所示，形成氧化物绝缘介质层后，可再选择性刻蚀掉部分氧化层 并保留一定厚度，则保留一定厚度的氧化层即为第二绝缘层109，能用于对栅极105和 第二发射极110进行绝缘。其中，第二绝缘层109的厚度可以根据整个沟槽的厚度进行 调整，例如，可以设置第二绝缘层109的厚度为0.2um-0.5um。
86.s4，在漂移层上沟槽外区域选择性地进行离子注入以形成第二导电类型的阱区和第 一导电类型的源区。
87.具体地，如图11所示，为根据本发明又一个实施例的制备功率器件的示意图。其中， 可以采用注入、驱入或者扩散等方式先在漂移层103的正面形成阱区104即p-base区 或p-well区，例如注入硼离子，同样地，通过选择性注入离子的方式在阱区104上面 形成源区106，例如n+源区即n+发射极区。第二导电类型的阱区104和第一导电类型的 源区106在漂移层103的正面依次设置。
88.s5，沉积第一绝缘材料并选择性地刻蚀以形成覆盖栅极的第一绝缘层。
89.具体地，第一绝缘层108位于栅极105与第一发射极107之间为层间绝缘层，
90.如图12所示，为根据本发明又一个实施例的制备功率器件的示意图。其中，可在源 区106的正面淀积绝缘层并对绝缘层，以形成第一绝缘层108，其中，将第一绝缘层108 与制备第二发射极110对应的部分，进行选择性刻蚀以形成通孔，所形成的通孔的宽度 与第二发射极110沿功率器件10宽度方向延伸的长度相同，便于后期穿过通孔而制备 第二发射极110。也就是说，第一绝缘层108仅覆盖沟槽区的栅极105，因此在制备第 一发射极107时，用于将栅极105与第一发射极107进行隔离，可以防止出现由于外部 杂质进入栅极105而影响阈值电压的情况，以及防止发生短路而影响电气特性。但不会 影响第一发射极107能直接与阱区104、源区106以及第二发射极110的接触。
91.以及，将第一绝缘层108与两个相邻的沟槽结构n之间相对应的部分进行选择性刻 蚀，以形成接触孔，便于后期制备第一发射极107时，指直接对与接触孔相对应的源区 106部分进行刻蚀。第一绝缘层108所采用的绝缘材料可以为硅氧化物如二氧化硅，也 可以是psg或usg或bpsg或以上各种材料的组合等。
92.s6，向沟槽内沉积金属材料以形成第二发射极，以及沉积正面金属层以形成第一发 射极。
93.其中，可结合图13-图14描述步骤s6，如图13所示，为根据本发明又一个实施例 的制备功率器件的示意图。具体地，可采用蒸镀或溅射等方式，选择性地在沟槽内部的 第二
绝缘层109被刻蚀掉的部分淀积金属以形成第二发射极110，从而保证每一个沟槽 中均形成有双电极结构。第二发射极110中的金属成分可以包括alsi合金或alsicu合 金等，且淀积的金属的厚度为所设计沟槽的深度，并保证第二发射极110与沟槽的形状 适配设置。采用包含有双电极的沟槽结构n，能实现对栅极105振荡的抑制，并且该沟 槽结构n能实现电子的单边注入，既能大大降低沟槽的密度，即降低饱和电流密度，实 现更加安全的短路安全工作区。
94.更具体地，可以设置栅极105沿沟槽宽度方向的延伸宽度与第二发射极110沿沟槽 宽度方向的延伸宽度相等或者不相等。也就是说，制备的双电极沟槽结构n中的栅极105 的宽度和第二发射极110的宽度比不限于图1中示出的1：1的比例。
95.进一步地，如图14所示，为根据本发明又一个实施例的制备功率器件的示意图。 可以先从第一绝缘层108与两个相邻的沟槽结构n之间相对应接触孔处对源区106和阱 区104进行刻蚀，再在功率器件10的正面淀积金属以形成第一发射极107，使形成的第 一发射极107穿过第一绝缘层108和源区106且延伸至阱区104，即通过采用这种接触 孔的方式，使第一发射极107与源区106和阱区104短接。
96.其中，第一发射极107的金属成分可与第一发射极107中的金属成分保持一致，例 如可以包括alsi合金或alsicu合金等，也就是说，第二发射极110与第一发射极107 连接以形成正面金属电极，相当于正面金属电极的一部分延伸入至少一个沟槽中，使得 一个沟槽中包含有的双电极结构。
97.第一发射极107和第二发射极110接触形成的发射极可以包含两个类型导电类型， 其中，第一导电类型区为重掺杂，掺杂浓度为10
16-10
18
cm-3
，其掺杂杂质可以是磷(p) 或砷(as)，第二导电类型为轻掺杂，掺杂浓度为10
14-10
16
cm-3，掺杂杂质类型为硼 (b)，且其掺杂浓度为线性分布或者类高斯分布，例如可以通过选择性注入、扩散或 者驱入等工艺在阱区4的正面注入硼离子以形成第一发射极107发射极。
98.在沟槽结构n的沟槽中设置栅极105和第二发射极110，即在一个沟槽中设置双电 极结构，使得栅极105的底部面积较小，能减小整个功率器件10的米勒电容，同时大 大增大栅极105和发射极的正对面积，进而增大ge之间的寄生电容，且栅极105和第 二发射极110二者的协同作用能降低栅极105短路时的电压峰值，实现对栅极振荡的抑 制，防止产生电磁干扰，提升功率器件10的可靠性。
99.具体地，如式1-1所示，vg为短路能力测试所设置的栅极脉冲电压，vcc是测试回 路的母线电压，ton是待测功率器件10的导通时间，ls是测试回路的分布杂散电感， cgc是功率器件10的米勒电容，cge是功率器件10多晶栅极105与功率器件10的正面 的金属电极之间的寄生电容。采用包含有双电极的沟槽结构n，能实现对栅极105振荡 的抑制，并且该沟槽结构n能实现电子的单边注入，既能大大降低沟槽的密度，即降低 饱和电流密度，实现更加安全的短路安全工作区。
[0100][0101]
此外，采用该设置双电极的沟槽结构n，可以实现电子的单边注入，可以降低沟槽 的密度，也即降低饱和电流密度，实现更加安全的短路安全运行区(scsoa)。
[0102]
s7，在漂移层的背面至少制备集电极。
[0103]
其中，可结合图15和图11描述步骤s6，如图15所示，为根据本发明又一个实施 例的制备功率器件的示意图。还可以采用电场中止技术，在漂移层103和集电极101之 间可以设置缓冲层102，具体地，对第一导电类型衬底利用化学或物理方式进行减薄后 处理，可以采用注入、驱入或者扩散等方式，在漂移层103的背面注入氢离子或者其他 离子以形成缓冲层102。进一步地，还可以通过采用注入、激活等工艺注入p+，以在漂 移层103的背面形成第二导电类型的p+层(图中未示出)，最后可通过蒸镀或溅射金属 的形式形成背面金属电极即集电极101，最终形成如图1中所示的完整的功率器件10。
[0104]
根据本发明实施例提出的功率器件的制备方法，通过在沟槽结构n的沟槽内制备栅 极105和第二发射极110，且设置栅极105和第二发射极110沿沟槽宽度方向排布且沿 沟槽深度方向延伸，可以减小功率器件10整体中的栅极105的底部面积，减小整个功 率器件10的米勒电容。通过在栅极105和第二发射极110设置第二绝缘层109，且第二 发射极110与第一发射极107连接以形成正面金属电极，能大大增大栅极105和功率器 件10的正面的金属电极的正对面积，进而增大ge之间的寄生电容，且栅极105和第二 发射极110二者的协同作用能降低栅极105短路时的电压峰值。采用包含有双电极的沟 槽结构n，还能实现对栅极105振荡的抑制，并且该沟槽结构n能实现电子的单边注入， 既能大大降低沟槽的密度，即降低饱和电流密度，实现更加安全的短路安全工作区。
[0105]
根据本发明实施例的功率模块100和车辆1000的其他构成以及操作对于本领域普通 技术人员而言都是已知的，这里不再详细描述。
[0106]
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施 例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描 述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说 明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
[0107]
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱 离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型， 本发明的范围由权利要求及其等同物限定。

技术特征：
1.一种功率器件，其特征在于，包括：第一导电类型的漂移层；在所述漂移层的正面沿垂直于所述漂移层的方向依次设置有第二导电类型的阱区、第一导电类型的源区和第一发射极，在所述漂移层的背面至少设置有集电极；至少一个沟槽结构，每个所述沟槽结构包括沟槽，所述沟槽贯穿所述源区和所述阱区且所述沟槽的槽底延伸至所述漂移层，所述沟槽内填设有沿沟槽深度方向延伸且沿沟槽宽度方向排布的栅极和第二发射极，所述第二发射极与所述第一发射极连接。2.根据权利要求1所述的功率器件，其特征在于，所述至少一个沟槽结构为多个，多个所述沟槽结构包括多个短沟槽和至少一个长沟槽组，多个所述短沟槽与至少一个所述长沟槽组交错设置，其中，每个所述长沟槽组包括两个相邻设置的长沟槽，所述长沟槽的深度大于所述短沟槽的深度。3.根据权利要求2所述的功率器件，其特征在于，两个相邻设置的所述长沟槽之间的所述阱区的深度大于所述长沟槽与所述短沟槽之间阱区的深度并且大于两个相邻的所述短沟槽之间所述阱区的深度。4.根据权利要求3所述的功率器件，其特征在于，所述栅极与所述第一发射极之间设置有第一绝缘层；所述第一绝缘层还覆盖相邻两个所述长沟槽之间的所述阱区以形成浮空区。5.根据权利要求2所述的功率器件，其特征在于，所述短沟槽深度s1的取值为2.5um≤s1≤5.5um，所述长沟槽深度s2的取值为3.5um≤s2≤6.5um，沟槽宽度h的取值为1um≤h≤3um，槽间距k的取值为1um≤k≤8um。6.根据权利要求1所述的功率器件，其特征在于，所述栅极包括多个子栅极，所述第二发射极包括多个子发射极，多个所述子栅极与多个所述子发射极沿所在沟槽的所述沟槽宽度方向交错排布。7.根据权利要求1所述的功率器件，其特征在于，所述栅极包括第一子栅极和第二子栅极，所述第二发射极设置在所述第一子栅极与所述第二子栅极之间。8.根据权利要求1-7任一项所述的功率器件，其特征在于，所述栅极与所述第二发射极之间具有第二绝缘层。9.根据权利要求1-7任一项所述的功率器件，其特征在于，所述沟槽的内表面与所填设的所述栅极、所述第二发射极之间具有第三绝缘层。10.根据权利要求4所述的功率器件，其特征在于，相邻两个所述沟槽结构之间设置有接触孔，所述接触孔穿过所述第一绝缘层和所述源区且延伸至所述阱区，所述第一发射极通过所述接触孔与所述源区和所述阱区接触。11.根据权利要求1所述的功率器件，其特征在于，所述栅极沿所述沟槽宽度方向的延伸宽度与所述第二发射极沿所述沟槽宽度方向的延伸宽度相等或者不相等。12.根据权利要求1-7任一项所述的功率器件，其特征在于，所述沟槽为矩形槽、梯形槽、u型槽和异形槽中至少一种，所述栅极和所述第二发射极与所述沟槽的形状适配设置。13.一种功率模块，其特征在于，包括至少一个如权利要求1-12任一项所述的功率器件。14.一种车辆，其特征在于，包括控制器和权利要求13所述的功率模块，所述功率模块
与所述控制器连接。15.一种功率器件的制备方法，其特征在于，包括：提供第一导电类型的衬底以形成漂移层；在所述漂移层的正面选择性刻蚀以形成至少一个沟槽，在每个沟槽的内表面形成第三绝缘层以及沉积栅极材料；选择性刻蚀掉所述沟槽内设定宽度的栅极材料以形成栅极，在刻蚀掉栅极材料的沟槽内沉积第二绝缘材料，并选择性刻蚀部分第二绝缘材料以形成第二绝缘层；在所述漂移层上所述沟槽外区域选择性地进行离子注入以形成第二导电类型的阱区和第一导电类型的源区；沉积第一绝缘材料并选择性地刻蚀以形成覆盖所述栅极的第一绝缘层；向所述沟槽内沉积金属材料以形成第二发射极，以及沉积正面金属层以形成第一发射极；在所述漂移层的背面至少制备集电极。

技术总结
本发明公开一种功率器件及其制备方法、功率模块和车辆，功率器件包括：第一导电类型的漂移层；在漂移层的正面沿垂直于漂移层的方向依次设置有第二导电类型的阱区、第一导电类型的源区和第一发射极，在漂移层的背面至少设置有集电极；至少一个沟槽结构，每个沟槽结构包括沟槽，沟槽贯穿源区和阱区且沟槽的槽底延伸至漂移层，沟槽内填设有沿沟槽深度方向延伸且沿沟槽宽度方向排布的栅极和第二发射极，第二发射极与第一发射极连接。本发明的功率器件，能优化功率器件开关时栅极的震荡问题，提高器件稳定性。件稳定性。件稳定性。


技术研发人员：黄宝伟 李庆丰
受保护的技术使用者：比亚迪半导体股份有限公司
技术研发日：2021.12.28
技术公布日：2023/7/11