一种占空比调整电路及系统的制作方法

1.本技术涉及微电子技术领域，具体涉及一种占空比调整电路及系统。


背景技术：

2.占空比是指在一个脉冲循环内，通电时间相对于总时间所占的比例。
3.调节占空比的电路方案目前有多种，一种是利用某些数字延时单元，形成延迟锁定环(dll)延时链，再对时钟脉冲进行逻辑运算，从而调整占空比，一般情况下，此方法调节的单个延迟时间是比较固定的，对于略有偏离所需占空比的时钟脉冲，调的精度是有限的，最小延迟时间就是占空比调节的最小精度。另一种是采用某些具有边沿触发的数字电路模块，比如通过计数器控制触发器的翻转，或者是555定时器触发产生一定占空比的脉冲，这个方法本质上不是对已有的偏离所需占空比的脉冲进行校正，实质上是信号发生器，如果时间久了，容易出现老化情况，依然需要占空比调正电路进行占空比调节。第三种调节驱动和负载的nmos管和pmos管开关比例，优势开关一个mos管的延迟比较小，但是对于较大的延迟需求，需要用很多管子，浪费较多面积。
4.基于上述占空比调节方案存在的一些缺陷，有必要设计一种特定占空比的脉冲调节方法，应对时钟发生器或时钟产生电路在应用中，不断老化，占空比不断偏离预设值的场景，即在时钟发生器或时钟产生电路应用的前期出现小偏离时，实现高精度调节；在时钟发生器或时钟产生电路应用的后期出现大的偏离时，相对于固定延迟调节方案，节约电路占用面积。


技术实现要素：

5.本技术提供了一种占空比调整电路及系统，既可以在时钟发生器或时钟产生电路偏离前期实现高精度调节，又可以在时钟发生器或时钟产生电路偏离后期节约电路占用面积，该技术方案如下。
6.一方面，提供了一种占空比调整电路，所述电路包括：占空比减小电路，占空比增大电路及占空比无需调整的直接输出电路；
7.在所述占空比减小电路中，电源电压vdd通过第一压控电阻模块接入时钟输入信号clk_in的第一传输路径上的第一整流前临时时钟信号节点；所述第一压控电阻模块的控制端分别接入第一调控电压vnar_a及第二调控电压vnar_b；所述第一调控电压vnar_a还通过第一压控电容模块接入所述第一整流前临时时钟信号节点；所述占空比减小电路的输出端输出占空比减小的第一时钟输出信号；
8.在所述占空比增大电路中，接地电压gnd通过第二压控电阻模块接入时钟输入信号clk_in的第二传输路径上的第二整流前临时时钟信号节点；所述第二压控电阻模块的控制端分别接入第三调控电压vwid_a及第四调控电压vwid_b；所述第三调控电压vwid_a还通过第二压控电容模块接入所述第二整流前临时时钟信号节点；所述占空比增大电路的输出端输出占空比增大的第二时钟输出信号；
9.所述占空比无需调整的直接输出电路，用于直接输出所述时钟输入信号clk_in。
10.在一种可能的实施方式中，在所述占空比减小电路中，所述电源电压vdd分别通过所述第一压控电阻模块中的第八开关管q8以及第九开关管q9接入所述第一整流前临时时钟信号节点；所述第八开关管q8的控制端接入所述第一调控电压vnar_a，所述第九开关管q9的控制端接入第二调控电压vnar_b；
11.在所述占空比增大电路中，所述接地电压gnd分别通过所述第二压控电阻模块中的第五十一开关管q51以及第五十二开关管q52接入所述第二整流前临时时钟信号节点；所述第五十二开关管q52的控制端接入第三调控电压vwid_a，所述第五十一开关管q51的控制端接入第四调控电压vwid_b。
12.在一种可能的实施方式中，所述第一压控电容模块包括第十二开关管q12与第十三电容管q13；
13.所述第一调控电压vnar_a还依次通过所述第十三电容管q13与所述第十二开关管q12接入所述第一整流前临时时钟信号节点；所述第十二开关管q12的控制端接入第一开关控制信号；
14.所述第二压控电容模块包括第五十五开关管q55与第五十六电容管q56；
15.所述第三调控电压vwid_a还依次通过所述第五十五电容管q56与所述第五十五开关管q55接入所述第二整流前临时时钟信号节点；所述第五十五开关管q55的控制端接入第二开关控制信号。
16.在一种可能的实施方式中，所述第一压控电阻模块及所述第二压控电阻模块均为mos压控电阻结构；所述第一压控电容模块及所述第二压控电容模块均为mos压控电容开关结构；
17.所述第一压控电阻模块、所述第二压控电阻模块、所述第一压控电容模块及所述第二压控电容模块中的各个开关管的控制端为对应开关管的栅极。
18.在一种可能的实施方式中，所述占空比减小电路还包括有第一两级反相器结构；
19.所述第一两级反相器的输入端与所述第一整流前临时时钟信号节点连接，所述第一两级反相器的输出端输出整流后的所述第一时钟输出信号；所述占空比增大电路还包括有第二两级反相器结构；
20.所述第二两级反相器的输入端与所述第二整流前临时时钟信号节点连接，所述第二两级反相器的输出端输出整流后的所述第二时钟输出信号。
21.在一种可能的实施方式中，所述时钟输入信号clk_in的第一传输路径上还设有第一开关管q1、第二开关管q2及第七开关管q7；
22.所述时钟输入信号clk_in分别接入所述第一开关管q1的栅极及所述第二开关管q2的栅极；
23.所述第一开关管q1的漏极及所述第二开关管q2的漏极分别接入所述第七开关管q7的栅极，所述第七开关管q7的漏极与所述第一整流前临时时钟信号节点连接；
24.所述第一开关管q1的源极与所述第七开关管q7的源极分别接入所述接地电压gnd；所述第二开关管q2的源极接入所述电源电压vdd。
25.在一种可能的实施方式中，所述占空比减小电路还包括有第十开关管q10及第十一开关管q11；
26.所述时钟输入信号clk_in还接入所述第十开关管q10的栅极，所述第十一开关管q11接入所述第七开关管q7的栅极；
27.所述第十开关管q10的漏极及所述第十一开关管q11的漏极分别接入所述第一整流前临时时钟信号节点。
28.在一种可能的实施方式中，所述时钟输入信号clk_in的第二传输路径上还设有第四十四开关管q44、第四十五开关管q45及第五十开关管q50；
29.所述时钟输入信号clk_in分别接入所述第四十四开关管q44的栅极及所述第四十五开关管q45的栅极；
30.所述第四十四开关管q44的漏极及所述第四十五开关管q45的漏极分别接入所述第五十开关管q50的栅极，所述第五十开关管q50的漏极与所述第二整流前临时时钟信号节点连接；
31.所述第四十五开关管q45的源极与所述第五十开关管q50的源极分别接入所述电源电压vdd；所述第四十四开关管q44的源极接入所述接地电压gnd。
32.在一种可能的实施方式中，所述占空比减小电路还包括有第五十三开关管q53及第五十四开关管q54；
33.所述时钟输入信号clk_in还接入所述第五十四开关管q54的栅极，所述第五十三开关管q53接入所述第五十开关管q50的栅极；
34.所述第五十三开关管q53的漏极及所述第五十四开关管q54的漏极分别接入所述第二整流前临时时钟信号节点。
35.又一方面，提供了一种占空比调整系统，所述系统包括占空比检测电路、控制切换模块以及如上所述的占空比调整电路；
36.所述占空比检测电路，用于实现占空比的检测，以获取占空比偏差量；
37.所述控制切换模块包括选通器、电阻分压器及解码器，用于根据所述占空比偏差量对所述控制切换模块中的选通器、电阻分压器及解码器进行选择，以通过所述选通器控制所述占空比调整电路对所述占空比调整电路中的占空比减小电路，占空比增大电路及占空比无需调整的直接输出电路进行选择切换；通过所述电阻分压器控制所述占空比调整电路对第一调控电压vnar_a、第二调控电压vnar_b、第三调控电压vwid_a及第四调控电压vwid_b进行选择切换；通过所述解码器控制所述占空比调整电路对第一开关控制信号及第二开关控制信号进行选择切换；
38.其中，所述第一调控电压vnar_a及所述第二调控电压vnar_b为所述占空比减小电路中第一压控电阻模块的调控电压；所述第一开关控制信号为所述占空比减小电路中第一压控电容模块的开关控制信号；
39.所述第三调控电压vwid_a及所述第四调控电压vwid_b为所述占空比增大电路中第二压控电阻模块的调控电压；所述第二开关控制信号为所述占空比增大电路中第二压控电容模块的开关控制信号。
40.本技术提供的技术方案可以包括以下有益效果：
41.将压控电阻模块调解及压控电容模块调解结合起来，在压控电阻模块具备大的延迟变化调节能力的基础上，结合了压控电容模块较缓和的延迟调节特征，实现压控电阻模块对占空比的粗调节和压控电容模块对占空比的细调节，并且还绑定了两者的压控电压，
使得粗调和细调步调相对一致，这样在非线性的压控电阻模块强烈的延迟粗调区间上实现了相对精细调节，从而较好地满足了时钟发生器或时钟产生电路使用过程中随时间推移对脉冲占空比校正的不同需求，在时钟发生器或时钟产生电路使用的前期，略微偏离所需占空比时，精调的延迟间距会变得更加细腻，因为高的延迟调制精度(或占空比调制精度)，使得在占空比调制上尽可能处在优的状态，而到了时钟发生器或时钟产生电路老化的后期，时钟严重偏离所需占空比时，精调的延迟间距也会相应变大，此时只需要改变压控电压，使用有限的几个压控电容模块，就实现了大的延迟调整(细调的占空比间距扩大)，相比于固定延迟单元的调节方案，节省了一些面积。
附图说明
42.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
43.图1是根据一示例性实施例示出的一种占空比调整电路12的结构示意图。
44.图2是根据一示例性实施例示出的占空比调整电路12的实现框图。
45.图3是根据一示例性实施例示出的占空比减小电路121的结构示意图。
46.图4是根据一示例性实施例示出的占空比增大电路122的结构示意图。
47.图5是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.4v开关接通零个压控电容模块时，占空比对应的调节范围。
48.图6是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.5v开关接通零个压控电容模块时，占空比对应的调节范围。
49.图7是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.6v开关接通零个压控电容模块时，占空比对应的调节范围。
50.图8是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.4v开关接通一个压控电容模块时，占空比对应的调节范围。
51.图9是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.4v开关接通两个压控电容模块时，占空比对应的调节范围。
52.图10是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.4v开关接通三个压控电容模块时，占空比对应的调节范围。
53.图11是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.4v开关接通四个压控电容模块时，占空比对应的调节范围。
54.图12是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.5v开关接通一个压控电容模块时，占空比对应的调节范围。
55.图13是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.5v开关接通两个压控电容模块时，占空比对应的调节范围。
56.图14是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.5v开关接通三个压控电容模块时，占空比对应的调节范围。
57.图15是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.5v开关接通四
个压控电容模块时，占空比对应的调节范围。
58.图16是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.6v开关接通一个压控电容模块时，占空比对应的调节范围。
59.图17是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.6v开关接通两个压控电容时，占空比对应的调节范围。
60.图18是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.6v开关接通三个压控电容模块时，占空比对应的调节范围。
61.图19是根据一示例性实施例示出的常温典型工艺角下vnar_a＝0.6v开关接通四个压控电容模块时，占空比对应的调节范围。
62.图20是根据一示例性实施例示出的一种占空比调整系统的结构示意图。
63.图21是根据一示例性实施例示出的占空比调整电路12的内部信号流向图。
具体实施方式
64.下面将结合附图对本技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
65.应理解，在本技术实施例的描述中，术语“对应”可表示两者之间具有直接对应或间接对应的关系，也可以表示两者之间具有关联关系，也可以是指示与被指示、配置与被配置等关系。
66.图1是根据一示例性实施例示出的一种占空比调整电路12的结构示意图。如图1所示，该占空比调整电路12包括占空比减小电路121，占空比增大电路122及占空比无需调整的直接输出电路123。请参照图2示出的占空比调整电路12的实现框图，该占空比调整电路12的输入端输入时钟输入信号clk_in及其占空比对应的电压调控信号(即下述第一调控电压vnar_a、第二调控电压vnar_b、第三调控电压vwid_a及第四调控电压vwid_b)，该占空比调整电路12的输出端输出时钟输出信号。
67.该占空比减小电路121与占空比增大电路122将压控电阻模块调解及压控电容模块调解结合起来，在压控电阻模块具备大的延迟变化调节能力的基础上，结合了压控电容模块较缓和的延迟调节特征，实现压控电阻模块对占空比的粗调节和压控电容模块对占空比的细调节，请参照图3所示的占空比减小电路121的结构示意图。如图3所示，在该占空比减小电路121中，电源电压vdd通过第一压控电阻模块接入时钟输入信号clk_in的第一传输路径上的第一整流前临时时钟信号节点；该第一压控电阻模块的控制端分别接入第一调控电压vnar_a及第二调控电压vnar_b；该第一调控电压vnar_a还通过第一压控电容模块接入该第一整流前临时时钟信号节点；该占空比减小电路的输出端输出占空比减小的第一时钟输出信号。
68.其中，第八开关管q8以及第九开关管q9构成了上述第一压控电阻模块，电源电压vdd分别通过第一压控电阻模块中的第八开关管q8以及第九开关管q9接入时钟输入信号clk_in的第一传输路径上的第一整流前临时时钟信号节点(该第一整流前临时时钟信号节点为图3中的clk_temp)；该第八开关管q8的控制端接入第一调控电压vnar_a，该第九开关管q9的控制端接入第二调控电压vnar_b；该第一调控电压vnar_a还通过第一压控电容模块
(该占空比减小电路121中可设有多个第一压控电容模块，如图3中的q12与q13结构、q14与q15结构、、、q42与q43结构)接入该第一整流前临时时钟信号节点；该占空比减小电路121的输出端输出占空比减小的第一时钟输出信号(该第一时钟输出信号为图3中的clk_out)。
69.请参照图4所示的占空比增大电路122的结构示意图。如图4所示，在该占空比增大电路122中，接地电压gnd通过第二压控电阻模块接入时钟输入信号clk_in的第二传输路径上的第二整流前临时时钟信号节点；该第二压控电阻模块的控制端分别接入第三调控电压vwid_a及第四调控电压vwid_b；该第三调控电压vwid_a还通过第二压控电容模块接入该第二整流前临时时钟信号节点；该占空比增大电路的输出端输出占空比增大的第二时钟输出信号。
70.其中，第五十一开关管q51以及第五十二开关管q52构成了第二压控电阻模块，接地电压gnd分别通过第二压控电阻模块中的第五十一开关管q51以及第五十二开关管q52接入时钟输入信号clk_in的第二传输路径上的第二整流前临时时钟信号节点(该第二整流前临时时钟信号节点为图4中的clk_temp)；该第五十二开关管q52的控制端接入第三调控电压vwid_a，该第五十一开关管q51的控制端接入第四调控电压vwid_b；该第三调控电压vwid_a还通过第二压控电容模块(该占空比增大电路122中可设有多个第二压控电容模块，如图4中的q55与q56结构、q57与q58结构、、、q85与q86结构)接入该第二整流前临时时钟信号节点；该占空比增大电路122的输出端输出占空比增大的第二时钟输出信号(该第二时钟输出信号为图4中的clk_out)。
71.该占空比无需调整的直接输出电路123，用于直接输出该时钟输入信号clk_in，如图1所示，该占空比无需调整的直接输出电路123可通过一根导线实现输出占空比不变的时钟输出信号。
72.在一种可能的实施方式中，如图3所示，该占空比减小电路121中可设有多个第一压控电容模块，如图3所示，该占空比减小电路121中的第一个该第一压控电容模块包括第十二开关管q12与第十三电容管q13；该占空比减小电路121中的第二个该第一压控电容模块包括第十四开关管q14与第十五电容管q15；该占空比减小电路121中的第三个该第一压控电容模块包括第十六开关管q16与第十七电容管q17，该占空比减小电路121中的多个第一压控电容模块的结构可以此类推，此处不进行赘述。与该第一压控电容模块相同，在该占空比减小电路121中，也可以包括多个第一压控电阻模块，第一压控电阻模块的数量与该第一压控电容模块的数量与特定工艺挂钩，某些工艺可以挂20个压控电容模块，某些只能少挂，不可定论。
73.以该占空比减小电路121中的第一个该第一压控电容模块为例，该第一调控电压vnar_a还依次通过该第十三电容管q13与该第十二开关管q12接入该第一整流前临时时钟信号节点；该第十二开关管q12的控制端接入第一开关控制信号(第一开关控制信号为图3中的ctrl01a，当该占空比减小电路121中设有多个第一压控电容模块时，该第一开关控制信号还可以为ctrl01a-08a/ctrl01b-08b)；
74.如图4所示，与上述占空比减小电路121相同，该占空比增大电路122中也可设有多个第二压控电容模块，如图4所示，该占空比增大电路122中的第一个该第二压控电容模块包括第五十五开关管q55与第五十六电容管q56；该占空比增大电路122中的第二个该第二压控电容模块包括第五十七开关管q57与第五十八电容管q58；该占空比增大电路122中的
第三个该第二压控电容模块包括第五十九开关管q59与第六十电容管q60，该占空比增大电路122中的多个第二压控电容模块的结构可以此类推，此处不进行赘述。与该第二压控电容模块相同，在该占空比增大电路122中，也可以包括多个第二压控电阻模块，第二压控电阻模块的数量与该第二压控电容模块的数量也与特定工艺挂钩，不可定论。
75.以图4所示的该占空比增大电路122中的第一个该第二压控电容模块为例，该第二压控电容模块包括第五十五开关管q55与第五十六电容管q56；
76.该第三调控电压vwid_a还依次通过该第五十六电容管q56与该第五十五开关管q55接入该第二整流前临时时钟信号节点；该第五十五开关管q55的控制端接入第二开关控制信号(第二开关控制信号为图4中的ctrl01a，当该占空比增大电路122中设有多个第二压控电容模块时，该第二开关控制信号还可以为ctrl01a-08a/ctrl01b-08b)。
77.进一步的，如图3与图4所示，各个压控电容模块的开关的控制信号ctrl01a-08a/ctrl01b-08b选用了电源电压vdd和接地电压gnd，也可以通过控制开关电压为其他电压值来间接调控电容的充放电速度。
78.在一种可能的实施方式中，该第一压控电阻模块及该第二压控电阻模块均为mos压控电阻结构；该第一压控电容模块及该第二压控电容模块均为mos压控电容开关结构；
79.该第一压控电阻模块、该第二压控电阻模块、该第一压控电容模块及该第二压控电容模块中的各个开关管的控制端为各自开关管的栅极。
80.可选的，上述实施例采用mos压控电阻结构调节并结合mos压控电容调节，但是不仅限于mos压控电阻结构与mos压控电容开关结构，该第一压控电阻模块、该第二压控电阻模块、该第一压控电容模块及该第二压控电容模块的结构还可以替换成其他的压控非线性器件，比如双极结型晶体管bjt，闸流管等。
81.可选的，上述压控电容模块的开关结构可以采取若干个开关控制，该压控电容开关结构中的开关形式不局限于单mos开关，也可以是其他形式开关，如双极结型晶体管bjt、分立器件discrete device及传输门等，同样的，该压控电容开关结构中的变压电阻，不仅可以是mos电阻，而且可以是双极结型晶体管bjt，传输门等其他形式的变压电阻，还可以是各种电阻的串并联。
82.可选的，在单一占空比增大电路122或占空比减小电路121中都采取纯nmos或纯pmos的电容及开关的基础结构，也可以在其中任一个占空比电路中混用两者。另外，电容与开关组合的基础结构不唯一，可以是其他形式的电容与其他形式的开关的组合结构，比如mom电容加传输门，mim电容加bjt等形式，甚至是其他形式的电容的串并联。
83.可选的，上述方案通过数模混合的方式调节占空比或延迟rc delay(压控电容模块的开关是数字的控制方式，电阻和电容的实现则是模拟的控制方式)，以上采用压控电阻模块和压控电容模块的结合方式，以压控电阻模块粗调，压控电容模块细调，但也不排除一定条件下，压控电容模块更大非线性的区域调控为粗调，压控电阻模块相对小的非线性的间距为细调的情况。
84.在一种可能的实施方式中，该占空比减小电路121还包括有第一两级反相器结构；
85.该第一两级反相器的输入端与该第一整流前临时时钟信号节点连接，该第一两级反相器的输出端输出整流后的该第一时钟输出信号。
86.进一步的，如图3所示，该第一两级反相器结构中第一级反相器结构包括第三开关
管q3及第四开关管q4，该第一两级反相器结构中第二级反相器结构包括第五开关管q5及第六开关管q6；可选的，该第三开关管q3及第五开关管q5为nmos管，该第四开关管q4与该第六开关管q6为pmos管；
87.该第一整流前临时时钟信号节点分别接入该第三开关管q3及该第四开关管q4的栅极，该第三开关管q3的漏极分别接入该第五开关管q5及第六开关管q6的栅极，该第四开关管q4的漏极也分别接入该第五开关管q5及第六开关管q6的栅极；该第四开关管q4与该第六开关管q6的源极分别接入该电源电压vdd；该第三开关管q3与第五开关管q5的源极分别接入该接地电压gnd；该第五开关管q5及第六开关管q6的漏极输出整流后的该第一时钟输出信号。
88.在一种可能的实施方式中，该占空比增大电路122还包括有第二两级反相器结构；
89.该第二两级反相器的输入端与该第二整流前临时时钟信号节点连接，该第二两级反相器的输出端输出整流后的该第二时钟输出信号。
90.进一步的，如图4所示，该第二两级反相器结构中第一级反相器结构包括第四十六开关管q46及第四十七开关管q47，该第二两级反相器结构中第二级反相器结构包括第四十八开关管q48及第四十九开关管q49；可选的，该第四十六开关管q46及第四十八开关管q48为nmos管，该第四十七开关管q47与该第四十九开关管q49为pmos管；
91.该第二整流前临时时钟信号节点分别接入该第四十六开关管q46及第四十七开关管q47的栅极，该第四十六开关管q46的漏极分别接入该第四十八开关管q48及第四十九开关管q49的栅极，该第四十七开关管q47的漏极也分别接入该第四十八开关管q48及第四十九开关管q49的栅极；该第四十七开关管q47与该第四十九开关管q49的源极分别接入该电源电压vdd；该第四十六开关管q46与第四十八开关管q48的源极分别接入该接地电压gnd；该第四十八开关管q48及第四十九开关管q49的漏极输出整流后的该第二时钟输出信号。
92.在一种可能的实施方式中，如图3所示，该时钟输入信号clk_in的第一传输路径上还设有第一开关管q1、第二开关管q2及第七开关管q7，可选的，该第一开关管q1及第七开关管q7为nmos管，该第二开关管q2为pmos管；
93.该时钟输入信号clk_in分别接入该第一开关管q1的栅极及该第二开关管q2的栅极；
94.该第一开关管q1的漏极及该第二开关管q2的漏极分别接入该第七开关管q7的栅极，该第七开关管q7的漏极与该第一整流前临时时钟信号节点连接；
95.该第一开关管q1的源极与该第七开关管q7的源极分别接入该接地电压gnd；该第二开关管q2的源极接入该电源电压vdd。
96.在一种可能的实施方式中，如图3所示，该占空比减小电路121还包括有第十开关管q10及第十一开关管q11；可选的，该第十开关管q10为nmos管，该第十一开关管q11为pmos管；
97.该时钟输入信号clk_in还接入该第十开关管q10的栅极，该第十一开关管q11接入该第七开关管q7的栅极；
98.该第十开关管q10的漏极及该第十一开关管q11的漏极分别接入该第一整流前临时时钟信号节点。
99.在一种可能的实施方式中，如图4所示，该时钟输入信号clk_in的第二传输路径上
还设有第四十四开关管q44、第四十五开关管q45及第五十开关管q50；可选的，该第四十四开关管q44为nmos管，该第四十五开关管q45及该第五十开关管q50为pmos管；
100.该时钟输入信号clk_in分别接入该第四十四开关管q44的栅极及该第四十五开关管q45的栅极；
101.该第四十四开关管q44的漏极及该第四十五开关管q45的漏极分别接入该第五十开关管q50的栅极，该第五十开关管q50的漏极与该第二整流前临时时钟信号节点连接；
102.该第四十五开关管q45的源极与该第五十开关管q50的源极分别接入该电源电压vdd；该第四十四开关管q44的源极接入该接地电压gnd。
103.在一种可能的实施方式中，该占空比减小电路121还包括有第五十三开关管q53及第五十四开关管q54；可选的，该第五十三开关管q53为nmos管，第五十四开关管q54为pmos管；
104.该时钟输入信号clk_in还接入该第五十四开关管q54的栅极，该第五十三开关管q53接入该第五十开关管q50的栅极；
105.该第五十三开关管q53的漏极及该第五十四开关管q54的漏极分别接入该第二整流前临时时钟信号节点。
106.基于图3的占空比减小电路121与图4的占空比增大电路122的结构示意图，其工作原理可以如下所示：
107.以图3为例，第八开关管q8以及第九开关管q9构成了第一压控电阻模块，利用第一调控电压vnar_a和第二调控电压vnar_b控制第一压控电阻模块的变化，其中，vnar_b＝vdd-vnar_a，该第一压控电阻模块对占空比的调节属于粗调，在合适的电压下，比如第一调控电压vnar_a从0.4v起，电压每增加0.1v，对占空比起减小作用，并且，减小量随第一调控电压vnar_a的增大而减小，从单位电压的占空比减小量看，该第一压控电阻模块针对占空比调节量的非线性很显著，此处请参照图5至图7所示的常温典型工艺角下vnar_a＝0.4v、vnar_a＝0.5v及vnar_a＝0.6v开关接通零个压控电容模块时，占空比分别对应的调节范围，其中，vnar_a＝0.4v开关接通零个压控电容模块，占空比从50％调整到39.5％；当vnar_a＝0.5v时，占空比从50％减小为45.5％；当vnar_a＝0.6v时，占空比从50％减小为47.89％。图5至图7仿真验证了这个结论，此外，针对图5中的文字标记或标注，pluse_width表示脉冲宽度，则图5中clk_in的pluse_width＝125ps表示的是时钟输入信号的脉冲宽度为125ps，clk_out的pluse_width＝98.74ps表示的是在该图实验条件下，经调整后的输出时钟脉宽为98.74ps；m56表示的是标签56，即在该电路仿真的波形上打了个标签m56(mark 56)；500.5ps，450.0mv表示的是时刻500.5皮秒时，电压为450毫伏；脉宽的计算就是通过450毫伏的脉宽的两边沿时刻做减法得到，比如625.5ps-500.5ps＝125ps。图6至图7以及下述的图8至图19中的文字标记或标注的含义与图5相同，此处不再赘述。
108.显然仅靠该第一压控电阻模块调占空比，由于某些电压段强烈的非线性，不利于细调占空比，因此，考虑选取大小合适的压控电容模块，利用开关控制接入压控电容电路，构成压控电容模块的开关结构。如图3，第十二开关管q12与第十三电容管q13构成了一个基础的电容开关接入结构。利用此基础结构，在第一压控电阻模块粗调的基础上，实现档内压控电容模块的占空比细调。其次，如图3所示，该占空比减小电路121可以接入多个压控电容模块(如图3中的q12与q13结构、q14与q15结构、、、q42与q43结构)，利用编码器code来控制
压控电容模块接入的个数实现进一步地细调占空比。此处请参照图8至图11所示的常温典型工艺角下vnar_a＝0.4v开关分别接通一个压控电容模块、两个压控电容模块、三个压控电容模块及四个压控电容模块时，占空比分别对应的调节范围，vnar_a＝0.4v开关接通一个压控电容模块，占空比从50％调整到40％；vnar_a＝0.4v开关接通两个压控电容模块，占空比从50％调整到40.9％；vnar_a＝0.4v开关接通三个压控电容模块，占空比从50％调整到41.7％；vnar_a＝0.4v开关接通四个压控电容模块，占空比从50％调整到42.5％。图8至图11的仿真结果验证了这一结论，因此，可以利用压控电容模块个数的调控，来缓慢影响时钟输入信号clk_in传输路径上第一整流前临时时钟信号节点clk_temp接入点的延迟rc delay(delay指信号传输在时间上的延迟；rc delay和delay基本一样，只是在delay的基础上，强调一下延迟的本质是改变了接入电路节点的电阻或电容)，从而调节第一整流前临时时钟信号节点clk_temp接入点的波形上升沿。
109.最后利用第三开关管q3至第六开关管q6构成的两级反相器进行整流，调节了脉宽(或占空比)。重要的一点是压控电容模块接的电压也是第一调控电压vnar_a，和压控电阻模块调节一致，这是为了使粗调的档位和细调的档位变化一致，该控制机制把压控电阻模块和压控电压模块的控压实现一致，使二者在控压变化时能协调同向变化，此处不局限于本实施例所提出的结构，本实施例所提出的结构是直接采用相同的控压，还可以在两个控压之间通过分压或变压的某些结构建立起正相关的某一比例或倍数，以实现压控电阻模块和压控电压模块的控压一致。此处绑定了压控电阻模块和压控电压模块的压控电压，使得粗调和细调步调相对一致，这样在非线性的压控电阻模块强烈的延迟delay粗调区间上实现了相对精细调节。这较好地满足了时钟发生器或时钟产生电路使用过程中随时间推移对脉冲占空比校正的不同需求。
110.请参照图12至图15所示的常温典型工艺角下vnar_a＝0.5v开关分别接通一个压控电容模块、两个压控电容模块、三个压控电容模块及四个压控电容模块时，占空比分别对应的调节范围，以及图16至图19所示的常温典型工艺角下vnar_a＝0.6v开关分别接通一个压控电容模块、两个压控电容模块、三个压控电容模块及四个压控电容模块时，占空比分别对应的调节范围。vnar_a＝0.5v开关接通一个压控电容模块，占空比从50％调整到45.7％；vnar_a＝0.5v开关接通两个压控电容模块，占空比从50％调整到45.9％；vnar_a＝0.5v开关接通三个压控电容模块，占空比从50％调整到46.4％；vnar_a＝0.5v开关接通四个压控电容模块，占空比从50％调整到46.5％；vnar_a＝0.6v开关接通一个压控电容模块，占空比从50％调整到48％；vnar_a＝0.6v开关接通两个压控电容模块，占空比从50％调整到48％(调整量0.1ps)；vnar_a＝0.6v开关接通三个压控电容模块，占空比从50％调整到48.3％；vnar_a＝0.6v开关接通四个压控电容模块，占空比从50％调整到48.3％(调整量约0.04ps)；将图12至图15、图16至图19与上述图8至图11进行系列对比，可以看出压控电容模块调控的占空比随第一调控电压vnar_a的增大而减小，与压控电阻模块的规律一致。由此可见，上述方案实现了压控电阻模块粗调占空比和压控电容模块细调占空比，并且压控电容模块的细调对于压控电阻模块的粗调的自适应调整，当压控电阻模块占空比调节量随着单位间隔电压(如0.1v)的变化而变化时，压控电容模块对占空比的调节量也做同方向的变化。
111.如果把压控电阻模块对占空比的粗调看作一把尺的主刻度线，而压控电容模块对
占空比的细调看作次刻度线，那么相当于找到这样一把尺，当主刻度线间距发生变化时，次刻度线间距也会发生同方向的伸缩变化。这充分利用了压控电阻模块(优选mos压控电阻结构)和压控电容模块(优选mos压控电容结构)在延迟rc delay上非线性的优势，带来的好处是在时钟发生器或时钟产生电路使用的早期，占空比较少偏离所需特定占空比时，可以充分发挥高精度的细调占空比的优势(如图16至图19的vnar_a＝0.6v系列，平均每一压控电容模块调节脉宽约0.25ps，而在图12至图15的vnar_a＝0.5v系列，平均每一个压控电容模块调节脉宽约0.66ps，在图8至图11的vnar_a＝0.4v系列，平均每一个压控电容模块调节脉宽约2ps)，到时钟发生器或时钟产生电路使用的后期由于老化等各种原因，脉冲占空比较多偏离所需特定占空比时，也不需要增加更多的压控电容模块，只需要利用压控使每一个压控电容模块调节脉宽更宽，就可以调整，虽然会牺牲一些精度(比如图8至图11的系列，平均每一个压控电容模块调节脉宽约2ps)，但是相比于固定延迟rc delay单元的调节方案，节省了一些面积，此电路在集成电路设计中，可用于调节偏离所需占空比的时钟脉冲。对于图4的占空比减小电路121，其原理与图3的原理相同，此处不再赘述。
112.综上所述，将压控电阻模块调解及压控电容模块调解结合起来，在压控电阻模块具备大的延迟变化调节能力的基础上，结合了压控电容模块较缓和的延迟调节特征，实现压控电阻模块对占空比的粗调节和压控电容模块对占空比的细调节，并且还绑定了两者的压控电压，使得粗调和细调步调相对一致，这样在非线性的压控电阻模块强烈的延迟粗调区间上实现了相对精细调节，从而较好地满足了时钟发生器或时钟产生电路使用过程中随时间推移对脉冲占空比校正的不同需求，在时钟发生器或时钟产生电路使用的前期，略微偏离所需占空比时，精调的延迟间距会变得更加细腻，因为高的延迟调制精度(或占空比调制精度)，使得在占空比调制上尽可能处在优的状态，而到了时钟发生器或时钟产生电路老化的后期，时钟严重偏离所需占空比时，精调的延迟间距也会相应变大，此时只需要改变压控电压，使用有限的几个压控电容模块，就实现了大的延迟调整(细调的占空比间距扩大)，相比于固定延迟单元的调节方案，节省了一些面积。
113.图20是根据一示例性实施例示出的一种占空比调整系统的结构示意图。如图20所示，该系统包括占空比检测电路10、控制切换模块11以及图1中的占空比调整电路12；
114.该占空比检测电路10，用于实现占空比的检测，即根据输入的时钟输入信号clk_in及时钟基准信号clk_ref，获取占空比偏差量；
115.该控制切换模块11包括选通器、电阻分压器及解码器，用于根据该占空比偏差量对该控制切换模块11中的选通器、电阻分压器及解码器进行选择，以通过该选通器控制该占空比调整电路12对该占空比调整电路12中的占空比减小电路121，占空比增大电路122及占空比无需调整的直接输出电路123进行选择切换；通过该电阻分压器控制该占空比调整电路12对第一调控电压vnar_a、第二调控电压vnar_b、第三调控电压vwid_a及第四调控电压vwid_b进行选择切换；通过该解码器控制该占空比调整电路12对第一开关控制信号及第二开关控制信号进行选择切换。
116.其中，该第一调控电压vnar_a及该第二调控电压vnar_b为该占空比减小电路121中第一压控电阻模块的调控电压；该第一开关控制信号为该占空比减小电路121中第一压控电容模块的开关控制信号；
117.该第三调控电压vwid_a及该第四调控电压vwid_b为该占空比增大电路122中第二
压控电阻模块的调控电压；该第二开关控制信号为该占空比增大电路122中第二压控电容模块的开关控制信号。
118.进一步的，该占空比调整电路12包括占空比减小电路121，占空比增大电路122及占空比无需调整的直接输出电路123，其中，该占空比减小电路121用于输出占空比减小的时钟输出信号；占空比增大电路122用于输出占空比增大的时钟输出信号；该占空比无需调整的直接输出电路123用于直接输出占空比不变的时钟输出信号。
119.进一步的，该占空比检测电路10可以由鉴相器，模数转换器等模块构成，主要用于实现占空比的检测，并将占空比偏差量转化为一组数字编码code，如图20中的s1/s0/sr1/sr0/sc3/sc2/sc1/sc0，请参照图21示出的占空比调整电路12的内部信号流向图，s1/s0用于控制该控制切换模块11中的选通器，从而控制该占空比调整电路12对该占空比调整电路12中的占空比减小电路121，占空比增大电路122及占空比无需调整的直接输出电路123进行选择切换(如图21所示，不同编码s1/s0，对应不同的传输控制信号，示例性的，s1s0＝00对应选择占空比减小电路121，s1s0＝01对应选择占空比增大电路122，s1s0＝10对应选择占空比无需调整的直接输出电路123)；sr1/sr0用于控制该控制切换模块11中电阻分压器选择对应第一调控电压vnar_a、第二调控电压vnar_b、第三调控电压vwid_a及第四调控电压vwid_b输出到该占空比调整电路12；sc3/sc2/sc1/sc0通过该控制切换模块11中解码器code输出该占空比调整电路12中压控电容模块所需的第一开关控制信号及第二开关控制信号，即ctrl01a-08a/ctrl01b-08b。
120.由于该第一开关控制信号为该占空比减小电路121中第一压控电容模块的开关控制信号，而该占空比减小电路121中可设有多个第一压控电容模块，则该第一开关控制信号即为ctrl01a-08a/ctrl01b-08b中的任一个，如可以为ctrl02a，对应该占空比减小电路121中第二个第一压控电容模块。同样的，由于该第二开关控制信号为该占空比增大电路122中第二压控电容模块的开关控制信号，而该占空比增大电路122中可设有多个第二压控电容模块，则该第二开关控制信号即为ctrl01a-08a/ctrl01b-08b中的任一个，如也可以为ctrl02a，对应该占空比增大电路122中第二个第二压控电容模块。
121.综上所述，本技术将压控电阻模块调解及压控电容模块调解结合起来，在压控电阻模块具备大的延迟变化调节能力的基础上，结合了压控电容模块较缓和的延迟调节特征，实现压控电阻模块对占空比的粗调节和压控电容模块对占空比的细调节。
122.此外，上述方案还绑定了压控电阻模块与压控电容模块的压控电压，使得粗调和细调步调相对一致，实现压控电容模块的细调对于压控电阻模块的粗调的自适应调整，当压控电阻模块占空比调节量随着单位间隔电压(如0.1v)的变化而变化时，压控电容模块对占空比的调节量也做同方向的变化。这样在非线性的压控电阻模块强烈的延迟粗调区间上可以实现相对精细调节，从而较好地满足了时钟发生器或时钟产生电路使用过程中随时间推移对脉冲占空比校正的不同需求，在时钟发生器或时钟产生电路使用的前期，略微偏离所需占空比时，精调的延迟间距会变得更加细腻，因为高的延迟调制精度(或占空比调制精度)，使得在占空比调制上尽可能处在优的状态，而到了时钟发生器或时钟产生电路老化的后期，时钟严重偏离所需占空比时，精调的延迟间距也会相应变大，此时只需要改变压控电压，使用有限的几个压控电容模块，就实现了大的延迟调整(细调的占空比间距扩大)，相比于固定延迟单元的调节方案，节省了一些面积。
123.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本技术的其它实施方案。本技术旨在涵盖本技术的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本技术的一般性原理并包括本技术未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本技术的真正范围和精神由下面的权利要求指出。
124.应当理解的是，本技术并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本技术的范围仅由所附的权利要求来限制。

技术特征：
1.一种占空比调整电路，其特征在于，所述电路包括：占空比减小电路，占空比增大电路及占空比无需调整的直接输出电路；在所述占空比减小电路中，电源电压vdd通过第一压控电阻模块接入时钟输入信号clk_in的第一传输路径上的第一整流前临时时钟信号节点；所述第一压控电阻模块的控制端分别接入第一调控电压vnar_a及第二调控电压vnar_b；所述第一调控电压vnar_a还通过第一压控电容模块接入所述第一整流前临时时钟信号节点；所述占空比减小电路的输出端输出占空比减小的第一时钟输出信号；在所述占空比增大电路中，接地电压gnd通过第二压控电阻模块接入时钟输入信号clk_in的第二传输路径上的第二整流前临时时钟信号节点；所述第二压控电阻模块的控制端分别接入第三调控电压vwid_a及第四调控电压vwid_b；所述第三调控电压vwid_a还通过第二压控电容模块接入所述第二整流前临时时钟信号节点；所述占空比增大电路的输出端输出占空比增大的第二时钟输出信号；所述占空比无需调整的直接输出电路，用于直接输出所述时钟输入信号clk_in。2.根据权利要求1所述的电路，其特征在于，在所述占空比减小电路中，所述电源电压vdd分别通过所述第一压控电阻模块中的第八开关管q8以及第九开关管q9接入所述第一整流前临时时钟信号节点；所述第八开关管q8的控制端接入所述第一调控电压vnar_a，所述第九开关管q9的控制端接入第二调控电压vnar_b；在所述占空比增大电路中，所述接地电压gnd分别通过所述第二压控电阻模块中的第五十一开关管q51以及第五十二开关管q52接入所述第二整流前临时时钟信号节点；所述第五十二开关管q52的控制端接入第三调控电压vwid_a，所述第五十一开关管q51的控制端接入第四调控电压vwid_b。3.根据权利要求1所述的电路，其特征在于，所述第一压控电容模块包括第十二开关管q12与第十三电容管q13；所述第一调控电压vnar_a还依次通过所述第十三电容管q13与所述第十二开关管q12接入所述第一整流前临时时钟信号节点；所述第十二开关管q12的控制端接入第一开关控制信号；所述第二压控电容模块包括第五十五开关管q55与第五十六电容管q56；所述第三调控电压vwid_a还依次通过所述第五十六电容管q56与所述第五十五开关管q55接入所述第二整流前临时时钟信号节点；所述第五十五开关管q55的控制端接入第二开关控制信号。4.根据权利要求3所述的电路，其特征在于，所述第一压控电阻模块及所述第二压控电阻模块均为mos压控电阻结构；所述第一压控电容模块及所述第二压控电容模块均为mos压控电容开关结构；所述第一压控电阻模块、所述第二压控电阻模块、所述第一压控电容模块及所述第二压控电容模块中的各个开关管的控制端为对应开关管的栅极。5.根据权利要求1所述的电路，其特征在于，所述占空比减小电路还包括有第一两级反相器结构；所述第一两级反相器的输入端与所述第一整流前临时时钟信号节点连接，所述第一两级反相器的输出端输出整流后的所述第一时钟输出信号；
所述占空比增大电路还包括有第二两级反相器结构；所述第二两级反相器的输入端与所述第二整流前临时时钟信号节点连接，所述第二两级反相器的输出端输出整流后的所述第二时钟输出信号。6.根据权利要求1至5任一所述的电路，其特征在于，所述时钟输入信号clk_in的第一传输路径上还设有第一开关管q1、第二开关管q2及第七开关管q7；所述时钟输入信号clk_in分别接入所述第一开关管q1的栅极及所述第二开关管q2的栅极；所述第一开关管q1的漏极及所述第二开关管q2的漏极分别接入所述第七开关管q7的栅极，所述第七开关管q7的漏极与所述第一整流前临时时钟信号节点连接；所述第一开关管q1的源极与所述第七开关管q7的源极分别接入所述接地电压gnd；所述第二开关管q2的源极接入所述电源电压vdd。7.根据权利要求6所述的电路，其特征在于，所述占空比减小电路还包括有第十开关管q10及第十一开关管q11；所述时钟输入信号clk_in还接入所述第十开关管q10的栅极，所述第十一开关管q11接入所述第七开关管q7的栅极；所述第十开关管q10的漏极及所述第十一开关管q11的漏极分别接入所述第一整流前临时时钟信号节点。8.根据权利要求1至5任一所述的电路，其特征在于，所述时钟输入信号clk_in的第二传输路径上还设有第四十四开关管q44、第四十五开关管q45及第五十开关管q50；所述时钟输入信号clk_in分别接入所述第四十四开关管q44的栅极及所述第四十五开关管q45的栅极；所述第四十四开关管q44的漏极及所述第四十五开关管q45的漏极分别接入所述第五十开关管q50的栅极，所述第五十开关管q50的漏极与所述第二整流前临时时钟信号节点连接；所述第四十五开关管q45的源极与所述第五十开关管q50的源极分别接入所述电源电压vdd；所述第四十四开关管q44的源极接入所述接地电压gnd。9.根据权利要求8所述的电路，其特征在于，所述占空比减小电路还包括有第五十三开关管q53及第五十四开关管q54；所述时钟输入信号clk_in还接入所述第五十四开关管q54的栅极，所述第五十三开关管q53接入所述第五十开关管q50的栅极；所述第五十三开关管q53的漏极及所述第五十四开关管q54的漏极分别接入所述第二整流前临时时钟信号节点。10.一种占空比调整系统，其特征在于，所述系统包括占空比检测电路、控制切换模块以及如权利要求1-9任一项所述的占空比调整电路；所述占空比检测电路，用于实现占空比的检测，以获取占空比偏差量；所述控制切换模块包括选通器、电阻分压器及解码器，用于根据所述占空比偏差量对所述控制切换模块中的选通器、电阻分压器及解码器进行选择，以通过所述选通器控制所述占空比调整电路对所述占空比调整电路中的占空比减小电路，占空比增大电路及占空比无需调整的直接输出电路进行选择切换；通过所述电阻分压器控制所述占空比调整电路对
第一调控电压vnar_a、第二调控电压vnar_b、第三调控电压vwid_a及第四调控电压vwid_b进行选择切换；通过所述解码器控制所述占空比调整电路对第一开关控制信号及第二开关控制信号进行选择切换；其中，所述第一调控电压vnar_a及所述第二调控电压vnar_b为所述占空比减小电路中第一压控电阻模块的调控电压；所述第一开关控制信号为所述占空比减小电路中第一压控电容模块的开关控制信号；所述第三调控电压vwid_a及所述第四调控电压vwid_b为所述占空比增大电路中第二压控电阻模块的调控电压；所述第二开关控制信号为所述占空比增大电路中第二压控电容模块的开关控制信号。

技术总结
本申请提供了一种占空比调整电路及系统，该电路包括：占空比减小电路，占空比增大电路及占空比无需调整的直接输出电路；该占空比减小电路与该占空比增大电路中均包括压控电阻模块及压控电容模块，该占空比减小电路中的压控电阻模块及压控电容模块绑定第一调控电压Vnar_a，该占空比增大电路中的压控电阻模块及压控电容模块绑定第三调控电压Vwid_a。上述方案在压控电阻模块具备大的延迟变化调节能力的基础上，结合了压控电容模块较缓和的延迟调节特征，实现压控电阻模块对占空比的粗调节和压控电容模块对占空比的细调节，既可以在时钟发生器或时钟产生电路偏离前期实现高精度调节，又可以在时钟发生器或时钟产生电路偏离后期节约电路占用面积。期节约电路占用面积。期节约电路占用面积。


技术研发人员：徐忠 简汎宇 廖明亮 郑君华 马亚奇
受保护的技术使用者：合芯科技（苏州）有限公司
技术研发日：2023.03.28
技术公布日：2023/7/7