像素单元及其制作方法、微显示屏、像素级分立器件与流程

1.本技术涉及半导体装置技术领域，尤其涉及像素单元及其制作方法、微显示屏、像素级分立器件。


背景技术：

2.micro-led显示技术被普遍认为是下一代显示技术，不管是在可穿戴设备还是直显领域都具有极大的前景，目前彩色化显示还是非常具有挑战的问题。目前在彩色化的结构布局中主要包括红绿蓝子像素水平方向分布以及同轴垂直方向排布两种，这两种方案均有一定的缺陷。
3.在红绿蓝子像素水平分布结构中，水平方向三个子像素构成一个彩色像素单元。水平方向的像素单元的像素尺寸偏大，导致形成的微显示装置像素密度偏小，对于小型像素尺寸及高像素密度要求的微显示带来挑战。
4.在红绿蓝同轴垂直方向排布方案中，像素尺寸和像素密度能得到保证。但是，由于光致激发原因，作为短波长光源的蓝光和绿光具备较高的能量可以比较轻松的激发红光，导致在单独点亮短波长子像素（如蓝光子像素或绿光子像素），红光子像素会受光致激发效应的影响被点亮，造成杂色的问题。为解决光致激发问题，往往需要引入单向透光的膜层（如光筛层），但这样会导致整体性能的衰减，如公开号为cn114793476a的中国专利申请，微显示器包括红色化合物发光层、绿色化合物发光层及蓝色化合物发光层，其反射层均需要对上层子像素层进行屏蔽，但使得下层子像素层进行透过。这种结构实际上对不同波长的光均有吸收作用，导致下层光在通过时产生光损耗，影响微显示器的性能。
5.因此，需要寻找一种能有效克服上述缺陷的彩色化显示半导体装置。


技术实现要素：

6.本技术的目的在于提供像素单元及其制作方法、微显示屏、像素级分立器件，其能有效避免光致激发带来的杂色现象并有效避免光损耗。
7.为实现上述申请目的，本技术第一方面提供像素单元，所述像素单元包括驱动背板及设于所述驱动背板上的显示单元，所述显示单元包括沿远离所述驱动背板的方向依次垂直堆叠设置的第一器件层、第二器件层及第三器件层；
8.所述第一器件层、所述第二器件层及所述第三器件层中的任一器件层包括堆叠层，任一所述堆叠层包括至少一个子像素及至少一个导电层，任一所述子像素设于相应的所述导电层远离所述驱动背板的一侧；
9.任一所述子像素为半球形结构或半椭球型结构；
10.所述第一器件层、所述第二器件层及所述第三器件层中的任一器件层包括的任一所述子像素与其余器件层包括的任一所述子像素在所述驱动背板上的投影不重合；
11.所述第一器件层包括第一堆叠层、第一钝化层及第一欧姆层，所述第一堆叠层包括至少一个第一子像素及至少一个第一导电层，所述第一钝化层覆设于所有所述第一子像
素表面及所述驱动背板表面，所述第一欧姆层覆设于所述第一钝化层表面，所述第一欧姆层通过所述第一钝化层开设的开口与相应的所述第一子像素连接。
12.在一种较佳的实施方式中，所述驱动背板设有至少两个阳极，任一所述导电层与相应的所述阳极连接。
13.在一种较佳的实施方式中，
14.所述第二器件层包括第二堆叠层、第二钝化层及第二欧姆层，所述第二堆叠层包括至少一个第二子像素及至少一个第二导电层，所述第二钝化层覆设于所有所述第二子像素表面及所述第一器件层表面，所述第二欧姆层覆设于所述第二钝化层表面，所述第二欧姆层通过所述第二钝化层开设的开口与相应的所述第二子像素连接。
15.在一种较佳的实施方式中，所述第一器件层还包括至少一个第三导电层，所述第三导电层设于所述驱动背板上并与相应的阳极连接；
16.所述显示单元还包括第一阳极电气连接结构，所述第一阳极电气连接结构一端与所述第二导电层连接，另一端与所述第三导电层连接，所述第一阳极电气连接结构在所述驱动背板上的投影位于相应的所述第二导电层在所述驱动背板上的投影内。
17.在一种较佳的实施方式中，所述第一堆叠层和/或所述第二堆叠层包括至少一个大结构子像素，任一所述大结构子像素对应的导电层同时与两个所述阳极连接，所述大结构子像素的体积大于任一所述第一子像素或所述第二子像素的体积；和/或，
18.所述第一堆叠层包括至少两个所述第一子像素，和/或，所述第二堆叠层包括至少两个所述第二子像素。
19.在一种较佳的实施方式中，所述第一器件层还包括围设于任一所述第一子像素周向的至少一个第一增强结构，任一所述第一增强结构一端与所述第一欧姆层连接，另一端穿过所述第二钝化层与所述第二欧姆层连接。
20.在一种较佳的实施方式中，所述第一增强结构的厚度从靠近所述驱动背板的一端向另一端递增；或，
21.所述第一增强结构的厚度从靠近所述驱动背板的一端向另一端递减。
22.在一种较佳的实施方式中，任一所述第一子像素和/或任一所述第二子像素表面的纳米粗化尺寸不超过500nm。
23.在一种较佳的实施方式中，所述第一器件层还包括绝缘包裹层，所述绝缘包裹层填充在所述第一欧姆层与所述第二器件层之间；或，
24.所述第一器件层设有内空腔，所述内空腔形成于所述第一欧姆层与所述第二器件层之间。
25.第二方面，提供像素单元的制作方法，所述制作方法包括：
26.准备驱动背板；
27.制作显示单元，将第一目标化合物半导体与所述驱动背板键合并形成第一器件层；将第二目标化合物半导体与所述第一器件层键合并形成第二器件层；将第三目标化合物半导体与所述第二器件层键合并形成第三器件层；
28.其中，所述第一器件层、所述第二器件层及所述第三器件层中的任一器件层包括堆叠层，任一所述堆叠层包括至少一个子像素及至少一个导电层；任一所述子像素为半球形结构或半椭球型结构；所述第一器件层、所述第二器件层及所述第三器件层中的任一器
件层包括的任一所述子像素与其余器件层包括的任一所述子像素在所述驱动背板上的投影不重合；
29.将第一目标化合物半导体与所述驱动背板键合并形成第一器件层，包括：
30.将所述第一目标化合物与所述驱动背板键合，并去除所述第一目标化合物的衬底露出第一有源量子阱层；
31.对所述第一有源量子阱层进行图形化曝光形成至少一个第一子像素，对所述键合层及第一p型欧姆接触层进行图形化刻蚀至驱动背板表面以形成至少一个第一导电层；
32.在所有所述第一子像素所在侧镀整面透明介电材料以形成第一钝化层；
33.在所述第一钝化层表面覆设整面透明导电材料以形成第一欧姆层，所述第一欧姆层通过所述第一钝化层开设的开口与相应的所述第一子像素连接。
34.在一种较佳的实施方式中，所述将第一目标化合物半导体与所述驱动背板键合并形成第一器件层，还包括：
35.将所述第一目标化合物的p接触面制备形成所述第一p型欧姆接触层；
36.分别在所述第一目标化合物的所述第一p型欧姆接触层及所述驱动背板表面镀设键合层；
37.对所述键合层及所述第一p型欧姆接触层进行图形化刻蚀至驱动背板表面以形成至少一个第三导电层；
38.对所述第一钝化层采用图形化刻蚀形成分别对应于任一所述第一子像素的至少一个开口，以及形成分别对应于所述第三导电层的至少一个开口；
39.对所述第一欧姆层采用图形化刻蚀形成分别对应于所述第三导电层的至少一个开口。
40.在一种较佳的实施方式中，所述在所述第一钝化层表面覆设透明导电材料以形成第一欧姆层，并采用图形化刻蚀形成分别对应于所述第三导电层开口的至少一个开口之后，所述方法还包括：
41.构造第一阳极电气连接结构，所述第一阳极电气连接结构穿过所述第一欧姆层的开口及所述第一钝化层的开口与所述第三导电层连接；
42.构造第一增强结构，所述第一增强结构围设于任一所述第一子像素周向，所述第一增强结构一端与所述第一欧姆层连接。
43.在一种较佳的实施方式中，所述对所述第一有源量子阱层进行图形化曝光形成至少一个所述第一子像素之后，所述方法还包括：
44.对任一所述第一子像素表面进行糙化处理。
45.第三方面，提供微显示屏，所述微显示屏包括：
46.微显示屏背板，所述微显示屏背板包括驱动电路、输入接口及输出接口；
47.显示区域，所述显示区域设于所述微显示屏背板上，且所述显示区域包括至少两个如第一方面任意一项所述像素单元所包括的显示单元，至少两个所述显示单元呈阵列式排布；
48.外围共阴极，所述外围共阴极与每一所述显示单元分别电连接。
49.第四方面，提供像素级分立器件，所述像素级分立器件包括：
50.分立器件背板，所述分立器件背板包括至少两个阳极焊盘及至少一个阴极焊盘；
51.器件主体，所述器件主体设于所述分立器件背板上，且所述器件主体包括至少两个如第一方面任意一项所述像素单元所包括的显示单元，至少两个所述显示单元呈阵列式排布。
52.与现有技术相比，本技术具有如下有益效果：
53.本技术提供像素单元及其制作方法、微显示屏、像素级分立器件，像素单元包括驱动背板及设于驱动背板上的显示单元，显示单元包括沿远离驱动背板的方向依次垂直堆叠设置的第一器件层、第二器件层及第三器件层；第一器件层、第二器件层及第三器件层中的任一器件层包括堆叠层，堆叠层包括至少一个子像素及至少一个导电层，任一子像素设于相应的导电层远离驱动背板的一侧；任一子像素为半球形结构或半椭球型结构；第一器件层、第二器件层及第三器件层中的任一器件层包括的任一子像素与其余器件层包括的任一子像素在驱动背板上的投影不重合；本技术中的像素单元通过在驱动背板上堆叠至少三层器件层的方式实现多色化显示以提高像素密度的基础上，能进一步避免光致激发带来的杂色现象并有效避免光损耗，从而有效提高像素单元的性能；
54.进一步的，显示单元还包括第一阳极电气连接结构，第一阳极电气连接结构一端与第二导电层连接，另一端与第三导电层连接，第一阳极电气连接结构在驱动背板上的投影位于相应的第二导电层在驱动背板上的投影内，本技术中阳极电气连接结构的设置方式相较于现有技术中构造侧壁电气连接结构的方式，能有效减小像素单元在水平方向的面积并提高像素单元的出光面积占比，从而提高像素密度；
55.第一堆叠层和/或第二堆叠层包括至少一个大结构子像素，任一大结构子像素对应的导电层同时与两个阳极连接，大结构子像素的体积大于任一第一子像素或第二子像素的体积；和/或，第一堆叠层包括至少两个第一子像素，和/或，第二堆叠层包括至少两个第二子像素；本技术通过将任一器件层设置为大结构子像素或者设置冗余像素的形式增大发光面积，实现目标器件层的光性能增强，尤其能有效克服堆叠led彩色显示器件中红光性能受限的问题；
56.任一第一子像素和/或任一第二子像素表面的纳米粗化尺寸不超过500nm，本技术通过子像素的表面粗糙化设置从而避免子像素因表面光滑导致全反射的弊端，同时有效修复子像素表面的刻蚀损伤，从而提高光提取效率；
57.需要说明的是，本技术仅需实现上述至少一种技术效果即可。
附图说明
58.图1是实施例1中像素单元的俯视图；
59.图2是图1中a-b截面的剖视图；
60.图3是又一结构下图1中a-b截面的剖视图；
61.图4是又一结构下的像素单元a-b截面的剖视图；
62.图5是示例性的驱动电路结构图；
63.图6是又一示例性的驱动电路结构图；
64.图7是示例性的对应于一器件层的电路结构图；
65.图8是驱动背板10的俯视图；
66.图9是图8中a-b截面的剖视图；
67.图10是第一目标化合物的结构示意图；
68.图11是第一目标化合物与驱动背板键合后的结构示意图；
69.图12是构造第一子像素后的结构示意图；
70.图13是构造第一子像素后的又一结构示意图；
71.图14是构造第一子像素后的又一结构示意图；
72.图15是第一子像素糙化处理后的结构示意图；
73.图16是覆设第一钝化层后的结构示意图；
74.图17是第一钝化层开口后的结构示意图；
75.图18是覆设第一欧姆层后的结构示意图；
76.图19是构造阳极电气连接结构后的结构示意图；
77.图20是构造增强结构后的结构示意图；
78.图21是继图20后完成器件层平坦化后的结构示意图；
79.图22是完成器件层平坦化并构造通道后的结构示意图；
80.图23是继图22后完成阳极电气连接结构与增强结构的结构示意图；
81.图24是构造第二器件层后的一种结构示意图；
82.图25是构造第二器件层后的又一种结构示意图；
83.图26是构造第二器件层后的又一种结构示意图；
84.图27是又一结构下的像素单元a-b截面的剖视图；
85.图28是实施例2中微显示屏的结构示意图；
86.图29中是实施例3中像素级分立器件的结构示意图。
87.附图标记：
88.100-像素单元，10-驱动背板，11-阳极，20-显示单元，30-第一器件层，31-第一堆叠层，32-第一子像素，33-第一导电层，34-第一钝化层，35-第一欧姆层，37-大结构子像素，38-第三导电层，40-第二器件层，41-第二堆叠层，42-第二子像素，43-第二导电层，44-第二钝化层，441-互联通孔，45-第二欧姆层，50-绝缘包裹层，51-第一阳极电气连接结构，52-第二阳极电气连接结构，53-内空腔，61-第一增强结构，62-第二增强结构，80-第三器件层，81-第三堆叠层，82-第三子像素，83-第四导电层，84-第三钝化层，85-第三欧姆层，90-光学透镜，110-第一目标化合物半导体，111-第一p型欧姆接触层，112-衬底，113-第一有源量子阱层，114-键合层，200-微显示屏，300-微显示屏背板，400-显示区域，500-外围共阴极，600-外部io接口，700-像素级分立器件，710-分立器件背板，720-器件主体，730-阳极焊盘。
具体实施方式
89.为使本技术的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
90.在本技术的描述中，需要理解的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理
解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
91.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
92.实施例1
93.如图1至图4所示，本实施例提供一种像素单元100，该像素单元100用于半导体器件，半导体器件包括但不限于micro-led、micro-laser及其他光电器件。该像素单元100包括驱动背板10及设于驱动背板10上的显示单元20。
94.说明：图1为像素单元100的俯视图，图2、图3分别是不同结构下像素单元100如图1中a-b截面的剖视图，后续结构图也均为当前结构下的俯视图或者相应的a-b截面的剖视图。
95.本实施例中的驱动背板10可以是薄膜晶体管（tft）、ltps低温多晶硅、cmos集成电路、高迁移率晶体管（hemt）等一种或多种相结合的有源背板。具体地，驱动背板10设有驱动电路，驱动电路10设有至少一个阳极11，示例性的，驱动电路的电路结构图如图5或图6所示。需要说明的是，本实施例中展示的电路图仅为简单的示意图。驱动电路可包含主动式、被动式或半被动式的控制电路，如图7为任一层器件层的示例性电路图。驱动电路包括的所有阳极11可以是线性排布或者阵列式排布，任一阳极11位于驱动背板10的中间或者边缘，本实施例对此均不做限制。
96.为了便于描述，本实施例中驱动背板10中驱动电路包括的阳极11数量为四个，且四个阳极11成矩形阵列排布，如图8所示。
97.在一些实施方式中，驱动背板10包括至少一个顶部金属（top metal），顶部金属覆盖至少一个阳极11；或者，驱动背板10包括设于其上表面的原位反射镜，原位反射镜覆盖或裸露至少一个阳极11。原位反射镜可以是金属，如铝、金、银等；也可以是布拉格反射层，该布拉格反射层由两种及以上不同折射率的薄膜堆叠而成，如氧化硅与氧化钛的叠层，氧化硅与氧化铝的叠层，氧化硅与氮化硅的叠层等；也可以是是金属与介电质堆叠的odr全反射镜，如银和氧化硅、铝和氧化铝、金和氧化硅中的至少一种组合。当然，在一些实施方式中，驱动背板10包括与每一阳极11对应的顶部通孔（top via）。
98.继续参照图2至图4所示，显示单元20包括沿远离驱动背板10的方向依次垂直堆叠设置的三层或三层以上器件层。本实施例中提供的像素单元100为垂直堆叠像素（vertically stacked pixels，简称vsp），相较于不同像素在同一水平方向上布设的像素单元，vsp能有效增大像素密度。示例性的，如图2、图3所示，本实施例中的显示单元20包括依次垂直堆叠的第一器件层30、第二器件层40及第三器件层80，该像素单元100能实现多色化显示及白光显示。
99.第一器件层30包括第一堆叠层31，第一堆叠层31包括至少一个第一子像素32及至
少一个第一导电层33，任一第一子像素32设于相应的第一导电层33远离驱动背板10的一侧。即，任一第一导电层33贴设于驱动背板10上且与对应的阳极11连接，第一子像素32贴设于相应的第一导电层33上。在与第一导电层33连接的阳极11通电状态下，第一子像素32发出与半导体化合物材质相对应颜色的光线。
100.上述，任一第一子像素32为半球形结构或半椭球形结构。当然，第一子像素32也可以为柱体结构，且当其为柱体结构时，远离驱动背板10的一端为半球形结构或半椭球形结构。本实施例通过采用半球形或半椭球型结构的子像素，或者部分结构为半球形结构或半椭球形的柱体结构的子像素，从而有效增加光提取效率，提升光源亮度。
101.进一步，第一器件层30还包括第一钝化层34及第一欧姆层35。第一钝化层34覆设于所有第一子像素32表面、除第一子像素32表面位置外裸露的驱动背板10表面，第一欧姆层35覆设于第一钝化层34表面。第一钝化层34开设有至少一个开口，任一开口位于相应的第一子像素32表面，第一欧姆层35通过第一钝化层34开设的开口与相应的第一子像素32贴合连接。本实施例对此处涉及的开口的形状、位置及大小不做限定，开设位置为第一子像素32的外表面。当然，开口应避免暴露第一导电层33或任意的有源区，以免造成短路。作为优选的，任一开口开设于相应第一子像素32表面的顶部。其中，第一欧姆层35用于第一器件层30的阴极电气连接。
102.本实施例对于每一器件层的发光颜色不做限制。通常的，像素单元100的首层器件层即第一器件层30为红光器件层，第一堆叠层31在工作状态下发出红光。vsp通常存在红光器件层性能受限的问题，对此，本实施例通过增加红光子像素体积的方式提高红光器件层性能。在一种实现方式中，如图3所示，第一堆叠层31包括至少一个大结构子像素37，任一大结构子像素37设于第一导电层33上，第一导电层33同时与两个阳极11连接。其中，大结构子像素37的体积大于任一第一子像素32的体积。在又一种实现方式中，如图2所示，第一堆叠层31包括至少两个第一子像素32，任一第一子像素32设于对应的第一导电层33上，任一第一导电层33仅与对应的一个阳极11连接。其中，两个第二子像素32为相邻设置或间隔设置中的一种，本实施例对此不作限制。因此，通过增大单个像素体积或者增加冗余像素的方式能有效提高红光像素性能。
103.继续参照图2、图3所示，类似的，第二器件层40包括第二堆叠层41，第二堆叠层41包括至少一个第二子像素42及至少一个第二导电层43，任一第二子像素42设于相应的第二导电层43远离第一器件层30的一侧，第二导电层43与相应的阳极11连接。同样的，任一第二子像素42为半球形结构、半椭球形结构中的一种。第二器件层40还包括第二钝化层44及第二欧姆层45，第二钝化层44覆设于所有第二子像素42表面及第一器件层30远离驱动背板10的表面，第二欧姆层45覆设于第二钝化层44表面。
104.需要说明的是，本实施例中任一第一子像素32与任一第二子像素42在驱动背板10上的投影不重合，即，第二器件层40中的任一第二子像素42在垂直出光方向上对第一器件层30中的任一第一子像素32无遮挡。该结构下，当第一器件层30为红光器件层，第二器件层40为短波长子像素（蓝光子像素或绿光子像素），即便单独点亮第二器件层40也不会对未点亮的第一子像素32（红光子像素）造成光致激发而造成杂色问题，从而有效提高该像素单元100的光学性能。
105.上述，该第一器件层30还包括至少一个第三导电层38，任一第三导电层38用于后
续器件层的电气连接。具体的，第三导电层38设于驱动背板10上并与相应的阳极11连接。显示单元20还包括第一阳极电气连接结构51，第一阳极电气连接结构51一端与第二导电层43连接，另一端与第三导电层38连接，第一阳极电气连接结构51在驱动背板10上的投影位于相应的第二导电层43在驱动背板10上的投影内。因此，本实施例中第一阳极电气连接结构51位于第二导电层43即第二堆叠层41的正下方，相较于现有技术中电气连接结构设于堆叠层侧向而减小出光面积占比的设置方式，本实施例中的像素单元100有效提高出光面积占比，从而提高像素密度。当然，当该像素单元100还包括更多器件层时，第一器件层30则预留不少于上方器件层中堆叠层数量的第三导电层38。
106.为避免有源区的暴露，第一钝化层34及第一欧姆层35依次覆设于第三导电层38上，且第一钝化层34还设有开口，第一欧姆层35同样设有相应的开口，第一阳极电气连接结构51依次通过第一欧姆层35的开口及第一钝化层34的开口与第三导电层38连接。进一步的，第一阳极电气连接结构51与第一钝化层34、第一欧姆层35均不连接，以避免第三导电层38与第一欧姆层35导通而短路，优选的，第一欧姆层35的开口大于第一钝化层34的开口，以进一步提高安全性。
107.在一种实施方式中，与第一器件层30相类似的，为提高第二器件层40的光性能，同样通过设置大结构子像素37或者设置至少两个第二子像素42的方式实现。
108.上述，第一器件层30还包括围设于任一第一子像素32周向的至少一个第一增强结构61，任一第一增强结构61一端与第一欧姆层35连接，另一端穿过第二钝化层44与所述第二欧姆层45连接。第一增强结构61的设置，能有效避免各子像素之间可能造成的光学串扰以实现光学增强，并增强该像素单元100的可靠性。进一步的，本实施例中，第一欧姆层35及第二欧姆层45均用于阴极电气连接。为实现第一增强结构61与第二欧姆层45的连接，第二钝化层44设有互联通孔441，采用第一增强结构61延伸至该互联通孔441中的方式，或者采用互联通孔441设置金属填充材料的方式实现。可以理解，通过第一增强结构61与第二欧姆层45连接实现了第一欧姆层35与第二欧姆层45的连接，即本实施例中通过设置第一增强结构61的方式，实现了各器件层之间的阴极互联。进一步参照图3所示，作为优选，部分第一增强结构61嵌设于相邻的导电层之间。
109.进一步的，第二器件层40同样包括围设于第二子像素42周向的至少一个第一增强结构61。由于第二子像素42与第一子像素32在垂直方向上为错位设置，故各器件层之间的第一增强结构61至少部分错位设置。
110.继续参照图3所示，本实施例为进一步增强各器件层间的阴极互联并提高结构可靠性，在任一器件层构造与其余器件层中的第一增强结构61相对应的至少一个第二增强结构62，任一第二增强结构62与其余器件层中至少一个第一增强结构61在驱动背板10上的投影重合，即第二增强结构62与相应的第一增强结构61位于同一垂直方向上，且第二增强结构62在本器件层中并未围设于任何的子像素的周向。本实施例中相邻器件层中的第一增强结构61与第二增强结构62位于驱动背板10的同一垂直方向上，能有效减小所有的增强结构在该像素单元100发光面上的面积占比，进一步提高像素密度。
111.本实施例中，第一增强结构61、第二增强结构62及第一阳极电气连接结构51分别采用相同或不同的金属导电材料制成。在一种优选的实施方式中，第一增强结构61、第二增强结构62的厚度从靠近驱动背板10的一端至远离驱动背板10的一端递增，形成横截面为倒
梯形结构的约束型侧壁反射结构，约束减小形成可见光发出的角度，增强发出可见光的准直性。在另一种优选的实施方式中，第一增强结构61、第二增强结构62的厚度从靠近驱动背板10的一端至远离驱动背板10的一端递减，形成横截面为梯形结构的碗杯形状，可以有效增强对应子像素的发光强度。
112.上述，任一第一子像素32和/或任一第二子像素42表面的纳米粗化尺寸不超过500nm，优选为100nm~400nm。本实施例通过子像素的表面粗糙化设置从而避免子像素因表面光滑导致全反射的弊端，同时有效修复子像素表面的刻蚀损伤，从而提高光提取效率。
113.以及，如图2或图3所示，在一种实施方式中，第一欧姆层35与第二器件40之间形成第一器件层30的内腔体，至少部分内腔体中填充有绝缘包裹层50。该绝缘包裹层50采用透明介电材料制成。该结构下，上述的至少部分第一增强结构61及至少部分第一阳极电气连接结构51均嵌设在该绝缘包裹层50内。
114.第三器件层80叠设于第二器件层40上方，第三器件层80包括第三堆叠层81，第三堆叠层81包括至少一个第三子像素82及至少一个第四导电层83，任一第三子像素82设于相应的第四导电层83远离驱动背板10的一侧。显示单元20还包括第二阳极电气连接结构52，第四导电层83通过第二阳极电气连接结构52穿过第一器件层30及第二器件层40并与相应的阳极11连接，作为优选，第二阳极电气连接结构52分为上下两部分，上下两部分分别与第二导电层43分别连接的方式实现电气连接。以及，第二阳极电气连接结构52在驱动背板10上的投影位于相应的第四导电层83在驱动背板10上的投影内。
115.进一步的，任一第三子像素82与任一第一子像素32在驱动背板10的投影不重合，且任一第三子像素82与任一第二子像素42在驱动背板10的投影不重合，从而避免第三子像素82对第一子像素32或第二子像素42造成出光遮挡，且能有效避免光致激发现象。同样的，任一第三子像素82为半球形结构、半椭球形结构中的一种，且第三子像素82表面同样具有如前所述的纳米粗化尺寸。第三器件层80还包括第三钝化层84及第三欧姆层85，第三钝化层84覆设于所有第三子像素82表面及第二器件层40远离驱动背板10的表面，第三欧姆层85覆设于第三钝化层84表面。第三堆叠层81各层的具体设置关系与前述器件层一致，此处不作具体描述。
116.以及，第三器件层80同样包括围设于任一第三子像素82周向的至少一个第一增强结构61以及对应于其他器件层的第一增强结构61的至少一个第二增强结构62。
117.以及，在一种实施方式中，至少部分第三器件层80的内腔体填充有绝缘包裹层50。在另一种实施方式中，如图4所示，至少部分第三器件层80的内腔体中无任何填充，形成内空腔53。相类似的，至少部分第一器件层30、至少部分第二器件40内部同样形成有内空腔53。作为优选的，在该像素单元100任一子像素的正上方出光方向上，每一器件层分别设置有相应的内空腔53，以避免绝缘包裹层50对光源造成的发光损失。
118.进一步的，如2、图3所述，第三欧姆层85上方通过光学二次整合形成光学透镜90，光学透镜90可以是采用无机透明介电材料制成，也可以采用有机透明介电材料制成。光学透镜90优选为半球形结构或半椭球形结构中的一种。当然，在第三器件层80平坦化后再构造光学透镜90，也在本实施例的实施范围内。需要说明的是，如图4所示，当像素单元100中的任一器件层设置有内空腔53时，则因光学透镜90的透明介电材料可能渗漏入器件层中而无法设置光学透镜90。
119.当像素单元100包括三层器件层结构，为实现白光显示，三层器件层分别为红光器件层，绿光器件层及蓝光器件层，且作为优选，第一器件层30为红光器件层。示例性的，任一第一子像素32采用ingan三元材料体系或者gaas衬底的四元algainp红光化合物led外延，任一第二子像素42或任一第三子像素82采用ingan三元化合物。以及，第一导电层33及第三导电层38分别采用ito、zno等透明导电材料制成，也可以采用ni、au、ag等金属材料的叠层或者合金制成，第二导电层43及第四导电层83则优选采用ito、zno等透明导电材料制成。
120.对应于上述的像素单元100，本实施例进一步提供一种该像素单元的制作方法，该制作方法包括如下步骤：
121.s10、准备驱动背板10。如图8、图9所示，驱动背板10一表面设置有至少一个阳极11。
122.s20、制作显示单元20，包括：
123.s21、将第一目标化合物半导体110与驱动背板10键合并形成包括至少一个第一子像素32及至少一个第一导电层33的第一堆叠层31以形成第一器件层30。
124.具体的，步骤s21包括：
125.首选，如图10所示，准备第一目标化合物半导体110，第一目标化合物半导体110通常为化合物晶圆或者从化合物晶圆上切割下来的预设大小的晶圆区域。该化合物晶圆是指由两种或两种以上元素以确定的原子配比形成的化合物，并具有确定的禁带宽度和能带结构等半导体性质，包括晶态无机化合物(如iii-v族、ii-vi族化合物半导体)、有机化合物(如有机半导体)和氧化物半导体等。本实施例中，主要涉及绿光、蓝光ingan三元材料体系，其衬底材料可以是gan、si、sic、sapphire等，红光可以是ingan三元材料体系或者gaas衬底的四元algainp红光化合物led外延。
126.然后，将第一目标化合物半导体110的p接触面制备形成第一p型欧姆接触层111。其中，第一目标化合物半导体110包括衬底112及第一有源量子阱层113，第一有源量子阱层113远离衬底112的一侧为p接触面，靠近衬底112的一侧为n接触面。
127.具体的，在第一目标化合物半导体110的p接触面进行欧姆接触层制备时，接触材料可以是ito、zno等透明导电材料，也可以是ni、au、ag、be、zn等金属材料的叠层或者合金。在一种实施方式中，选取gaas基红光algainp化合物，通过蒸镀、溅射等方式进行aube合金镀膜，aube合金膜厚60nm，通过n2环境下410℃高温退火形成欧姆接触形成第一p型欧姆接触层111，该化合物表面镀膜接触层厚度和形成接触的条件可根据需求调整变化。
128.然后，分别在第一目标化合物半导体110的第一p型欧姆接触层111及驱动背板10表面镀设键合层114。键合层114采用导电材料制成，如ito、zno等金属氧化物材料，也可以是au、al、cu、sn等金属，或者合金，或者包括cr、ti等金属结构的黏附层。示例性的，在第一目标化合物半导体110的第一p型欧姆接触层111以及驱动背板10表面溅射或蒸镀cr10nm，au50nm。在一种优选的实施方式中，在进行键合之前，首先采用cmp进行表面平坦化处理后。利用等离子表面激活键合层表面，使得表面呈亲水性。其中，cmp平坦化处理后表面粗糙度≤5nm，等离子激活时，在功率为200w的o2等离子氛围中处理60s完成。
129.接着，如图11所示，将第一目标化合物半导体110与驱动背板10键合，并去除第一目标化合物半导体110的衬底112。
130.具体为，在低温条件下，然后在低温下进行第一目标化合物半导体110与驱动背板
10的键合。然后在150℃条件下，采用湿法刻蚀去除衬底112（如gaas衬底）。
131.当第一有源量子阱层113或任一器件层的有源量子阱层为红光化合物外延层时，具体结构如下表1所示：
132.表1
133.层名称材质p型欧姆接触层p-gap有源量子阱层algainpn型欧姆接触层n-gaas
134.以及，当第一有源量子阱层113或任一器件层的有源量子阱层为蓝光化合物外延或绿光化合物外延层时，具体结构如下表2所示：
135.表2
136.层名称材质p型欧姆接触层p-gan有源量子阱层ingan&gann型欧姆接触层n-gan
137.上述，键合后的键合层与第一p型欧姆接触层111合并形成导电层。
138.接着，如图12至图14所示，对第一有源量子阱层113进行图形化曝光或者图形化掩膜形成至少一个第一子像素32。如前所述，当第一器件层30为红光器件层时，第一堆叠层31中包括至少一个大结构子像素37的方式增大红光像素的发光面积以进行红光亮度提高（图14），或者第一子像素32包括至少两个，即通过冗余结构的方式进行红光亮度的翻倍（图13）。
139.上述，在一种优选的实施方式中，如图15所示，在完成至少一个第一子像素32的构造后，对任一第一子像素32表面进行糙化处理，以使第一子像素表面的纳米粗化尺寸不超过500nm，优选为100nm~400nm。
140.接着，对键合层114及第一p型欧姆接触层111进行图形化刻蚀至驱动背板10表面以形成至少一个第三导电层38及对应于任一第一子像素32的至少一个第一导电层33。其中，任一第三导电层38与任一第一子像素32均与各自对应的阳极11连接，且任一第三导电层38与任一第一子像素32之间不连接。
141.接着，如图16、图17所示，在所有第一子像素32所在侧镀整面透明介电材料以形成第一钝化层34，并采用图形化刻蚀形成分别对应于任一第一子像素32的至少一个开口，以及形成分别对应于第三导电层38的至少一个开口。具体地，通过ald、cvd、pvd等方式在任一第一子像素32表面制备第一钝化层34，第一钝化层34包括但不限于氧化铝、氧化硅、氮化硅、氮化铝形成的单层透明介电质层或多层的复合。上述预留的至少一个第一钝化层34的开口均作为本器件层或者其余器件层的电气连接通道预留暴露区。
142.最后，如图18所示，在第一钝化层34表面覆设透明导电材料以形成第一欧姆层35，并采用图形化刻蚀形成分别对应于第一钝化层34对应于第三导电层38开口的至少一个开口。具体地，通过电子束、离子束、溅射等方式制备透明导电薄膜作为第一欧姆层35。第一欧姆层35的材料采用ito、zno等透明导电金属氧化物，也可以是较薄的al、au、ge、ni、cr等金属的合金或叠层，也可以是金属氧化物与金属的混合物，如ito与al的混合物、ito与au的混
合物或者ito与ag的混合物等。通过该第一欧姆层35的制备，完成像素区共阴极的形成。需要说明的是，为避免第一欧姆层35对应于第三导电层38的开口的边缘在后续工序中因受热变形延展而与后续电气结构连接造成短路，通常的，对应于第三导电层38，第一欧姆层35的开口面积大于第一钝化层34的开口面积。
143.当然，该步骤s21还包括后续器件层的阳极电气连接以及预设增强结构的构造，具体为，采用al、au、cu、cr、ti、ni、w等金属，通过电子束、溅射、电镀、化镀等方案形成的单层金属或多层金属复合层，结合图形化工艺，如liftoff、刻蚀等，在后续堆叠所需的阳极区进行阳极电气连接结构制作。作为优选，同时，进行增强结构的制作。
144.在一种实施方式中，如图19至图21所示，首先依次构建获得至少一个第一阳极电气连接结构51，和/或至少一个围设于任一第一子像素32周向的第一增强结构61，和/或与其他器件层的第一增强结构61位于同一垂直方向上以构建各器件层之间阴极互联的第二增强结构62。其中，作为一种较佳的实施方式，首先构建阳极电气连接结构（图19），接着构建增强结构（图20）。然后，对第一器件层30进行透明介电材料填充以完成第一器件层30的制备，并进行表面平坦化以对后续器件层的堆叠作准备，如图21所示。该方式下形成的像素单元100，第一增强结构61、第二增强结构62的厚度从靠近驱动背板10的一端至远离驱动背板10的一端递减，形成横截面为梯形结构的碗杯形状，可以有效增强对应子像素的发光强度。
145.在另一种实施方式中，如图22、图23所示，首先进行透明介电材料填充并进行表面平坦化之后，采用图形化刻蚀构造与任一第一阳极电气连接结构51、第一增强结构61、第二增强结构62对应的通孔，然后采用金属对通孔进行填充以构造相应的第一阳极电气连接结构51、第一增强结构61、第二增强结构62。该方式下形成的像素单元100，第一增强结构61、第二增强结构62的厚度从靠近驱动背板10的一端至远离驱动背板10的一端递增，形成横截面为倒梯形结构的约束型侧壁反射结构，约束减小形成可见光发出的角度，增强发出可见光的准直性。
146.上述两种实施方式中，构造第一阳极电气连接结构51时，第一阳极电气连接结构51通过第一欧姆层35及第一钝化层34的开口与第三导电层38连接。在构造第一增强结构61时，第一增强结构61围设于任一第一子像素32周向，第一增强结构61一端与第一欧姆层35连接。
147.作为优选，上述构建的第一阳极电气连接结构51、第一增强结构61及第二增强结构62等，在驱动背板10的垂直方向高于任一子像素，高出部分至少为子像素高度的5%。
148.s22、如图24至图26所示，将第二目标化合物半导体与第一器件层30键合并形成包括至少一个第二子像素42及至少一个第二导电层43的第二堆叠层41以形成第二器件层40。
149.其中，任一第一子像素32与任一第二子像素42分别为半球形结构或半椭球形结构，任一第一子像素32与任一第二子像素42在驱动背板10上的投影不重合。
150.第二器件层40构建方法与第一器件层30的构建方法基本相同，相同部分将不作进一步的描述。
151.其中，制作的第二导电层43与预先构建的任一第一阳极电气连接结构51对应并连接。
152.作为优选，第二器件层40中的任一第一增强结构61与第一器件层30中预先设置的
第二增强结构62位于同一垂直方向上，第二器件层40中的第二增强结构62与第一器件层30中预先设置的第一增强结构61位于同一垂直方向上。以及，构造第二钝化层44的互联通孔441，通过第一增强结构61延伸至该互联通孔441中的方式，或者采用互联通孔441设置金属填充材料的方式实现第一钝化层34与第二钝化层44的连通，实现各器件层之间的阴极互联。
153.在步骤s22之后，还包括：
154.步骤s23、将第三目标化合物半导体与第二器件层40键合并形成包括至少一个第三子像素82及至少一个第四导电层83的第三堆叠层81以形成第三器件层80。其中，任一第三子像素82为半球形结构或半椭球形结构；任一第三子像素82与任一第二子像素42、任一第一子像素32在驱动背板10上的投影均不重合。
155.在完成所有器件层的构造后，在优选的实施方式中，选择性地对预设的器件层通过刻蚀的方式去除至少部分绝缘包裹层50形成内空腔53，以提高下层器件层的透光性，提高像素性能，如图4所示。
156.在完成显示单元20的构造后，如图2、图3所示，在像素单元100出光面通过光学二次整合形成光学透镜90，光学透镜通90过图形化曝光或者图形化掩膜工艺形成的半球形或半椭球形结构。
157.在一种优选的实施方式中，显示单元20最后一层器件层不进行填充平坦化，直接在欧姆接触层表面形成光学透镜90，如图27所示。
158.综上，本实施例提供的像素单元及其制作方法，像素单元通过在驱动背板上堆叠至少三层器件层的方式实现多色化显示以提高像素密度的基础上，能进一步避免光致激发带来的杂色现象并有效避免光损耗，从而有效提高像素单元的性能；以及，本实施例中阳极电气连接结构的设置方式相较于现有技术中构造侧壁电气连接结构的方式，能有效减小像素单元在水平方向的面积并提高像素单元的出光面积占比，从而提高像素密度；以及，本实施例通过将目标器件层中的子像素设置为大结构或者设置冗余像素的形式增大其发光面积，实现光性能增强，尤其能有效克服堆叠led彩色显示器件中红光性能受限的问题；
159.任一第一子像素32和/或任一第二子像素42表面的纳米粗化尺寸不超过500nm，本技术通过子像素的表面粗糙化设置从而避免子像素因表面光滑导致全反射的弊端，同时有效修复子像素表面的刻蚀损伤，从而提高光提取效率。
160.实施例2
161.本实施例提供一种微显示屏200，如图28所示，该微显示屏200包括：
162.微显示屏背板300，微显示屏背板300包括至少两个驱动电路、输入接口及输出接口；
163.显示区域400，显示区域400设于微显示屏背板300上，且显示区域400包括至少两个如实施例1中的像素单元100的显示单元20，至少两个显示单元20呈阵列式排布；
164.外围共阴极500，外围共阴极500与每一显示单元20的包括的任一欧姆层分别电连接，以使整个微显示屏200共阴极。需要说明的是，外围共阴极500为围设于显示区域400外围的金属围框结构。
165.外部io接口600，位于微显示屏背板300的任意位置。
166.进一步地，本实施例对于微显示屏200中阵列式相邻设置的每一像素单元100的排
布朝向不做限制。
167.本实施例中的微显示屏的具体结构及相应的技术效果，请参照实施例1的相关描述，本实施例中将不作进一步的详细描述。
168.实施例3
169.如图29所示，本实施例提供一种像素级分立器件700，该像素级分立器件700包括：
170.分立器件背板710，分立器件背板710包括至少四个阳极焊盘730及至少一个阴极焊盘（图未示）；
171.器件主体720，器件主体720设于分立器件背板710上，且器件主体720包括至少两个如实施例1中像素单元100所包括的显示单元20，至少两个显示单元20呈阵列式排布。
172.至少四个焊盘，包括一个阴极焊盘及至少两个阳极焊盘730，任一阳极焊盘730的至少部分及阴极焊盘的至少部分分别嵌设于分立器件背板710中，任一第一导电层33或任一第三导电层38与相应的阳极焊盘730连接，任一器件层的欧姆层与相应的阴极焊盘连接。
173.上述所有可选技术方案，可以采用任意结合形成本技术的可选实施例，即可将任意多个实施例进行组合，从而获得应对不同应用场景的需求，均在本技术的保护范围内，在此不再一一赘述。
174.需要说明的是，以上所述仅为本技术的较佳实施例，并不用以限制本技术，凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.像素单元，其特征在于，所述像素单元包括驱动背板及设于所述驱动背板上的显示单元，所述显示单元包括沿远离所述驱动背板的方向依次垂直堆叠设置的第一器件层、第二器件层及第三器件层；所述第一器件层、所述第二器件层及所述第三器件层中的任一器件层包括堆叠层，任一所述堆叠层包括至少一个子像素及至少一个导电层，任一所述子像素设于相应的所述导电层远离所述驱动背板的一侧；任一所述子像素为半球形结构或半椭球型结构；所述第一器件层、所述第二器件层及所述第三器件层中的任一器件层包括的任一所述子像素与其余器件层包括的任一所述子像素在所述驱动背板上的投影不重合；所述第一器件层包括第一堆叠层、第一钝化层及第一欧姆层，所述第一堆叠层包括至少一个第一子像素及至少一个第一导电层，所述第一钝化层覆设于所有所述第一子像素表面及所述驱动背板表面，所述第一欧姆层覆设于所述第一钝化层表面，所述第一欧姆层通过所述第一钝化层开设的开口与相应的所述第一子像素连接。2.如权利要求1所述的像素单元，其特征在于，所述驱动背板设有至少两个阳极，任一所述导电层与相应的所述阳极连接。3.如权利要求2所述的像素单元，其特征在于，所述第二器件层包括第二堆叠层、第二钝化层及第二欧姆层，所述第二堆叠层包括至少一个第二子像素及至少一个第二导电层，所述第二钝化层覆设于所有所述第二子像素表面及所述第一器件层表面，所述第二欧姆层覆设于所述第二钝化层表面，所述第二欧姆层通过所述第二钝化层开设的开口与相应的所述第二子像素连接。4.如权利要求1所述的像素单元，其特征在于，所述第一器件层还包括至少一个第三导电层，所述第三导电层设于所述驱动背板上并与相应的阳极连接；所述显示单元还包括第一阳极电气连接结构，所述第一阳极电气连接结构一端与所述第二导电层连接，另一端与所述第三导电层连接，所述第一阳极电气连接结构在所述驱动背板上的投影位于相应的所述第二导电层在所述驱动背板上的投影内。5.如权利要求3所述的像素单元，其特征在于，所述第一堆叠层和/或所述第二堆叠层包括至少一个大结构子像素，任一所述大结构子像素对应的导电层同时与两个所述阳极连接，所述大结构子像素的体积大于任一所述第一子像素或所述第二子像素的体积；和/或，所述第一堆叠层包括至少两个所述第一子像素，和/或，所述第二堆叠层包括至少两个所述第二子像素。6.如权利要求3所述的像素单元，其特征在于，所述第一器件层还包括围设于任一所述第一子像素周向的至少一个第一增强结构，任一所述第一增强结构一端与所述第一欧姆层连接，另一端穿过所述第二钝化层与所述第二欧姆层连接。7.如权利要求3所述的像素单元，其特征在于，所述第一增强结构的厚度从靠近所述驱动背板的一端向另一端递增；或，所述第一增强结构的厚度从靠近所述驱动背板的一端向另一端递减。8.如权利要求1所述的像素单元，其特征在于，任一所述第一子像素和/或任一所述第二子像素表面的纳米粗化尺寸不超过500nm。9.如权利要求3所述的像素单元，其特征在于，所述第一器件层还包括绝缘包裹层，所
述绝缘包裹层填充在所述第一欧姆层与所述第二器件层之间；或，所述第一器件层设有内空腔，所述内空腔形成于所述第一欧姆层与所述第二器件层之间。10.像素单元的制作方法，其特征在于，所述制作方法包括：准备驱动背板；制作显示单元，将第一目标化合物半导体与所述驱动背板键合并形成第一器件层；将第二目标化合物半导体与所述第一器件层键合并形成第二器件层；将第三目标化合物半导体与所述第二器件层键合并形成第三器件层；其中，所述第一器件层、所述第二器件层及所述第三器件层中的任一器件层包括堆叠层，任一所述堆叠层包括至少一个子像素及至少一个导电层；任一所述子像素为半球形结构或半椭球型结构；所述第一器件层、所述第二器件层及所述第三器件层中的任一器件层包括的任一所述子像素与其余器件层包括的任一所述子像素在所述驱动背板上的投影不重合；将第一目标化合物半导体与所述驱动背板键合并形成第一器件层，包括：将所述第一目标化合物与所述驱动背板键合，并去除所述第一目标化合物的衬底露出第一有源量子阱层；对所述第一有源量子阱层进行图形化曝光形成至少一个第一子像素，对所述键合层及第一p型欧姆接触层进行图形化刻蚀至驱动背板表面以形成至少一个第一导电层；在所有所述第一子像素所在侧镀整面透明介电材料以形成第一钝化层；在所述第一钝化层表面覆设整面透明导电材料以形成第一欧姆层，所述第一欧姆层通过所述第一钝化层开设的开口与相应的所述第一子像素连接。11.如权利要求10所述的制作方法，其特征在于，所述将第一目标化合物半导体与所述驱动背板键合并形成第一器件层，还包括：将所述第一目标化合物的p接触面制备形成所述第一p型欧姆接触层；分别在所述第一目标化合物的所述第一p型欧姆接触层及所述驱动背板表面镀设键合层；对所述键合层及所述第一p型欧姆接触层进行图形化刻蚀至驱动背板表面以形成至少一个第三导电层；对所述第一钝化层采用图形化刻蚀形成分别对应于任一所述第一子像素的至少一个开口，以及形成分别对应于所述第三导电层的至少一个开口；对所述第一欧姆层采用图形化刻蚀形成分别对应于所述第三导电层的至少一个开口。12.如权利要求10所述的方法，其特征在于，所述在所述第一钝化层表面覆设透明导电材料以形成第一欧姆层，并采用图形化刻蚀形成分别对应于所述第三导电层开口的至少一个开口之后，所述方法还包括：构造第一阳极电气连接结构，所述第一阳极电气连接结构穿过所述第一欧姆层的开口及所述第一钝化层的开口与所述第三导电层连接；构造第一增强结构，所述第一增强结构围设于任一所述第一子像素周向，所述第一增强结构一端与所述第一欧姆层连接。13.如权利要求11所述的方法，其特征在于，所述对所述第一有源量子阱层进行图形化
曝光形成至少一个所述第一子像素之后，所述方法还包括：对任一所述第一子像素表面进行糙化处理。14.微显示屏，其特征在于，所述微显示屏包括：微显示屏背板，所述微显示屏背板包括驱动电路、输入接口及输出接口；显示区域，所述显示区域设于所述微显示屏背板上，且所述显示区域包括至少两个如权利要求1至9任意一项所述像素单元所包括的显示单元，至少两个所述显示单元呈阵列式排布；外围共阴极，所述外围共阴极与每一所述显示单元分别电连接。15.像素级分立器件，其特征在于，所述像素级分立器件包括：分立器件背板，所述分立器件背板包括至少两个阳极焊盘及至少一个阴极焊盘；器件主体，所述器件主体设于所述分立器件背板上，且所述器件主体包括至少两个如权利要求1至9任意一项所述像素单元所包括的显示单元，至少两个所述显示单元呈阵列式排布。

技术总结
本申请公开像素单元及其制作方法、微显示屏、像素级分立器件，像素单元包括驱动背板及设于驱动背板上的显示单元，显示单元包括沿远离驱动背板的方向依次垂直堆叠设置的第一器件层、第二器件层及第三器件层；第一器件层、第二器件层及第三器件层中的任一器件层包括堆叠层，堆叠层包括至少一个子像素及至少一个导电层，任一子像素设于相应的导电层远离驱动背板的一侧；任一子像素为半球形结构或半椭球型结构；任一器件层包括的任一子像素与其余器件层包括的任一子像素在驱动背板上的投影不重合；本申请中的像素单元通过垂直堆叠至少三层器件层实现多色化显示以提高像素密度，且有效避免光致激发带来的杂色现象并避免光损耗，提高像素单元性能。高像素单元性能。高像素单元性能。


技术研发人员：王亚洲 杨志祥 邵明镜
受保护的技术使用者：诺视科技（苏州）有限公司
技术研发日：2023.05.10
技术公布日：2023/7/12