用于存储器系统的恢复的方法和采用所述方法的存储器系统与流程

1.本公开大体上涉及存储器系统，且更明确地说，涉及用于存储器系统的恢复的方法和采用所述方法的存储器系统。


背景技术：

2.存储器装置广泛地用于存储与例如计算机、无线通信装置、相机、数字显示器等各种电子装置相关的信息。通过编程存储器单元的不同状态来存储信息。存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、静态ram(sram)、动态ram(dram)、同步动态ram(sdram)等。存储器装置可为易失性或非易失性的。改进存储器装置通常可包含增加存储器单元密度、提高读取/写入速度或以其它方式减少操作时延、增加可靠性、增加数据保持、减少功率消耗或降低制造成本，以及其它度量。


技术实现要素：
附图说明
3.图1为示意性地说明根据本发明技术的实施例的存储器装置的简化框图。
4.图2至4为示意性地说明根据本发明技术的各种实施例的存储器系统的简化框图。
5.图5为说明根据本发明技术的实施例的操作存储器系统的方法的流程图。
具体实施方式
6.归因于制造变化，在堆叠中或在模块上封装在一起的存储器装置可具有截然不同的驱动强度。驱动强度的这种不匹配可导致封装或模块故障，尤其对于修改或调整内部数据速度的能力有限的封装和模块。当发生此类故障时，可通过停用存储器装置的子集以减小封装或模块的总存储器密度/存储器容量来“恢复”所述封装或模块。在没有关于哪些装置具有良好匹配的驱动强度的信息的情况下，即使在停用裸片的子集之后，常规的恢复操作也可能无法提供工作封装或模块。即使在通过好运，由恢复操作产生工作封装或模块的情况下，其余装置中的驱动强度的不匹配仍可不利地影响性能，即使未达到有资格作为故障的水平。
7.因此，本发明技术的若干实施例是针对存储器装置、包含存储器装置的系统及操作存储器装置和系统的方法，其中可测量封装、模块或其它存储器系统中的存储器装置的驱动强度或其它性能特性(例如，通过对由每一存储器装置在预定周期内产生的振荡的数目进行计数)且对应于这些所测量的性能特性的信息可在预期可能的恢复命令时存储或响应于恢复命令而产生，使得经选择用于停用的存储器装置的子集可为具有最不匹配的驱动强度的存储器装置的子集。因此，恢复后存储器系统保持那些具有最佳匹配驱动强度的存储器装置的功能性，以改进总体性能。
8.图1为示意性地说明根据本发明技术的实施例的存储器装置100的框图。存储器装
置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150可包含多个存储体(例如，图1的实例中的存储体0到15)，且每一存储体可包含多个字线(wl)、多个位线(bl)，和布置在字线与位线的交叉点处的多个存储器单元。字线wl的选择可由行解码器140执行，且位线bl的选择可由列解码器145执行。感测放大器(samp)可针对对应位线bl提供且连接到至少一个相应本地i/o线对(liot/b)，所述相应本地i/o线对继而可经由可充当开关的传送门(tg)耦合到至少一个相应主i/o线对(miot/b)。
9.存储器装置100可采用多个外部端子，所述外部端子包含耦合到命令总线和地址总线的命令和地址端子以分别接收命令信号cmd和地址信号addr。存储器装置可进一步包含用以接收片选信号cs的片选端子、用以接收时钟信号ck和ckf的时钟端子、用以接收数据时钟信号wck和wckf的数据时钟端子、数据端子dq、rdqs、dbi和dmi、电源端子vdd、vss、vddq和vssq，以及裸片上终止端子odt。
10.可从外部向命令端子和地址端子供应地址信号和存储体地址信号。供应到地址端子的地址信号和存储体地址信号可经由命令/地址输入电路105传送到地址解码器110。地址解码器110可接收地址信号且将经解码行地址信号(xadd)供应到行解码器140，且将经解码列地址信号(yadd)供应到列解码器145。地址解码器110也可接收存储体地址信号(badd)且将存储体地址信号供应到行解码器140和列解码器145两者。
11.可从存储器控制器向命令和地址端子供应命令信号cmd、地址信号addr和片选信号cs。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含存取命令，所述存取命令可包含读取命令和写入命令)。选择信号cs可用于选择存储器装置100以对提供到命令和地址端子的命令和地址作出响应。当将有源cs信号提供到存储器装置100时，可对命令和地址进行解码，且可执行存储器操作。可经由命令/地址输入电路105将命令信号cmd作为内部命令信号icmd提供到命令解码器115。命令解码器115可包含用以对内部命令信号icmd进行解码以产生用于执行存储器操作的各种内部信号和命令的电路，例如，用以选择字线的行命令信号和用以选择位线的列命令信号。内部命令信号还可包含输出和输入激活命令，例如定时命令cmdck。
12.当发布读取命令且随读取命令及时供应行地址和列地址时，可从存储器阵列150中的由这些行地址和列地址指定的存储器单元读取读取数据。可由命令解码器115接收读取命令，所述命令解码器115可将内部命令提供到输入/输出电路160，使得可根据rdqs时钟信号经由读取/写入放大器155和输入/输出电路160从数据端子dq、rdqs、dbi和dmi输出读取数据。可在由可编程于存储器装置100中，例如编程于模式寄存器(图1中未展示)中的读取时延信息rl定义的时间处提供读取数据。可在ck时钟信号的时钟循环方面定义读取时延信息rl。举例来说，读取时延信息rl可为当提供相关联读取数据时在存储器装置100接收到读取命令之后ck信号的时钟循环的数目。
13.当发布写入命令且随所述命令及时供应行地址和列地址时，可根据wck和wckf时钟信号将写入数据供应到数据端子dq、dbi和dmi。写入命令可由命令解码器115接收，所述命令解码器115可将内部命令提供到输入/输出电路160，使得写入数据可由输入/输出电路160中的数据接收器接收，且经由输入/输出电路160及读取/写入放大器155供应到存储器阵列150。写入数据可写入于由行地址和列地址指定的存储器单元中。可在由写入时延wl信息定义的时间处将写入数据提供到数据端子。写入时延wl信息可编程于存储器装置100中，
例如编程于模式寄存器(图1中未展示)中。可在ck时钟信号的时钟循环方面定义写入时延wl信息。举例来说，写入时延信息wl可为当接收到相关联写入数据时在存储器装置100接收到写入命令之后ck信号的时钟循环的数目。
14.可向电源端子供应电源电势vdd和vss。这些电源电势vdd和vss可供应到内部电压产生器电路170。内部电压产生器电路170可基于电源电势vdd和vss产生各种内部电势vpp、vod、vary、vperi等。内部电势vpp可用于行解码器140中，内部电势vod和vary可用于包含在存储器阵列150中的感测放大器中，且内部电势vperi可用于许多其它电路块中。
15.还可向电源端子供应电源电势vddq。可将电源电势vddq与电源电势vss一起供应到输入/输出电路160。在本发明技术的实施例中，电源电势vddq可为与电源电势vdd相同的电势。在本发明技术的另一实施例中，电源电势vddq可为与电源电势vdd不同的电势。然而，专用电源电势vddq可用于输入/输出电路160，使得由输入/输出电路160产生的电源噪声不会传播到其它电路块。
16.可向裸片上终止端子供应裸片上终止信号odt。裸片上终止信号odt可供应到输入/输出电路160以指示存储器装置100进入裸片上终止模式(例如，在存储器装置100的其它端子中的一或多个处提供预定数目的阻抗电平中的一个)。
17.可向时钟端子和数据时钟端子供应外部时钟信号和互补外部时钟信号。外部时钟信号ck、ckf、wck、wckf可供应到时钟输入电路120。ck和ckf信号可为互补的，且wck和wckf信号也可为互补的。互补时钟信号可具有相反的时钟电平且同时在相反的时钟电平之间转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
18.包含在时钟输入电路120中的输入缓冲器可接收外部时钟信号。举例来说，当通过来自命令解码器115的cke信号启用时，输入缓冲器可接收ck和ckf信号及wck和wckf信号。时钟输入电路120可接收外部时钟信号以产生内部时钟信号iclk。内部时钟信号iclk可供应到内部时钟电路130。内部时钟电路130可基于接收到的内部时钟信号iclk和来自命令/地址输入电路105的时钟启用信号cke提供各种相位和频率受控制的内部时钟信号。举例来说，内部时钟电路130可包含接收内部时钟信号iclk且将各种时钟信号提供到命令解码器115的时钟路径(图1中未展示)。内部时钟电路130可进一步提供输入/输出(io)时钟信号。io时钟信号可供应到输入/输出电路160，且可用作用于确定读取数据的输出定时和写入数据的输入定时的定时信号。可以多个时钟频率提供io时钟信号，使得可以不同数据速率从存储器装置100输出数据和将数据输入到存储器装置100。当需要高存储器速度时，较高时钟频率可为合乎需要的。当需要较低功率消耗时，较低时钟频率可为合乎需要的。内部时钟信号iclk也可供应到定时产生器135，且因此可产生各种内部时钟信号。
19.存储器装置100可进一步包含用于存储各种数据(例如，装置状态信息)的一或多个寄存器118。模式寄存器118可包含只读位、读写位、只写位或其任何组合。在一些实施例中，模式寄存器118可布置在字节大小的可寻址部分中，其中每一可个别寻址的模式寄存器含有8个位。可响应于模式寄存器写入(mrw)命令而写入读写和只写模式寄存器位，其中经由ca接口提供待写入的数据，且可响应于模式寄存器读取(mrr)命令而读取读写和只读模
式寄存器位，其中通过dq数据端子输出所存储数据。模式寄存器118还可由存储器装置100的各种组件在内部读取和写入(例如，用装置状态信息填充只读模式寄存器位、确定只写模式寄存器位的状态等)，而无需与存储器装置的端子交换数据。存储器装置100可进一步包含用于计数、比较和选择值的逻辑119，如下文更详细地描述。
20.根据本公开的一个实施例，例如存储器装置100的存储器装置可与其它类似存储器装置和任选地逻辑装置或控制器一起并入到更大的存储器系统中。图2为示意性地说明根据本发明技术的实施例的一个此类存储器系统200的简化框图。存储器系统200包含控制器装置202a，其上承载有存储器装置202b到202h的堆叠。根据本公开的一个方面，控制器装置202a可为存储器系统200中的多个存储器装置中的第一存储器装置(即，控制器装置202a可为“主”存储器装置，且存储器系统200中的其余存储器装置可为对应“从”存储器装置)。如图2中所说明，存储器系统200中的存储器装置的总数目可为2的幂(例如，2、4、8、16、32等)，例如图2中所说明的八个存储器装置202a到202h。控制器装置202a和存储器装置202b到202g包含硅穿孔(tsv)203，其允许存储器装置202b到202h垂直地堆叠且通过对应互连件204可操作地彼此耦合且耦合到控制器202a。在一些实施例中，如图2中所说明，存储器装置的垂直堆叠中的最上部存储器装置可省略tsv 203，因为没有上覆于堆叠顶部的任何额外装置避免了所述tsv 203。存储器系统200可进一步包含用于与较高层级系统(例如，并入有存储器系统200的计算系统中的系统板或母板)通信的外部触点205。存储器系统200可进一步包含包围存储器装置202b到202h和控制器202a以机械地和电气地保护它们的密封剂(例如，模制材料等的密封剂)。尽管未说明，但存储器系统200可任选地包含衬底，所述衬底上承载有控制器装置202a和存储器装置202b到202h，且控制器装置202a和存储器装置202b到202h通过所述衬底与外部触点205通信。
21.如上文所阐述，归因于制造变化(或其它潜在原因，本公开的实施例对其具有同等价值的应用)，控制器202a和存储器装置202b到202h的驱动强度可变化。变化的驱动强度可有助于较快或较慢的内部数据和/或命令速度。在这些速度由于太宽的容限而不匹配的情况下，可能发生故障(例如，在数据从系统中的一个装置到达得太慢以至于错过数据捕获的情况下)。这在经设计以在较高速度下操作的系统(例如，在6400mhz或高于6400mhz下操作的ddr5 dram)中可能尤其具有挑战性。为了解决这种故障(以及基于其它性能特性的其它故障)，本公开的实施例可利用具有多个存储器装置的系统的经修改的裸片恢复操作，以基于存储器系统200中的存储器装置202b到202g的子集的所测量的内部驱动强度如何彼此比较和/或与控制器202a的内部驱动强度进行比较来停用存储器系统200中的存储器装置202b到202g的子集。
22.举例来说，在图2中所说明的其中控制器装置202a为第一存储器装置(例如，“主”装置)的实施例中，控制器装置202a可包含计数逻辑，所述计数逻辑配置成对在预定周期内(例如，从计数开始命令直到计数停止命令，或在计数开始命令之后的固定数目的外部时钟循环内等)从存储器装置202a到202g中的每一个中的振荡器接收到的振荡的数目进行计数，且配置成将每一存储器装置202b到202h的计数与控制器装置202a的内部产生的计数进行比较，以便确定存储器装置202b到202h中的哪一个具有与控制器装置202a的驱动强度相差最大数量的驱动强度。每一装置的所确定计数可存储在模式寄存器中以供稍后检索(例如，响应于恢复命令)。所有装置的计数可存储在控制器装置201的一或多个模式寄存器中，
和/或每一装置的计数可存储在对应装置的模式寄存器中。在其它实施例中，除模式寄存器之外的其它存储位置可用于存储计数或其表示(例如，每一装置的计数与控制器装置201的计数的差，或每一装置的计数与所有装置的计数的均值的偏差等)，例如存储器系统200中的装置中的一或多个的存储器阵列的保留部分、存储器装置(未说明)中的专用存储器存储组件，例如eeprom，非易失性存储器等。
23.根据本公开的一个方面，通过测量存储器系统200中的每一存储器装置的内部驱动速度且将其存储以供稍后检索，存储器系统200可通过不停用存储器装置202b到202h的预定或随机选择的子集，而是通过停用具有与控制器装置202a(例如，当控制器装置201为第一或主存储器装置时)的驱动强度或与所有存储器装置的平均驱动强度相差最宽容限的驱动强度的存储器装置202b到202h的子集，或至少停用那些没有由于除驱动强度不匹配以外的原因而发生故障的子集来对恢复命令(例如，其在存储器装置中的一或多个发生故障之后停用存储器系统200中的存储器装置的子集)作出响应。
24.替代地，在另一实施例中，不是存储计数或关于计数的信息(例如，其与控制器装置202a的计数或与所有计数的均值的偏差)，而是在另一实施例中，可通过比较逻辑(例如，在控制器装置202a中)使用计数来确定将响应于恢复命令而停用的存储器装置202a到202h的子集，且存储识别所述子集的信息(例如，在控制器装置202a的模式寄存器中)。举例来说，以下表1展示模式寄存器的示范性值，所述示范性值指示将启用八存储器装置组合件中的哪些装置且哪些装置将保持启用以用于各种不同的恢复解决方案，仅使用两个模式寄存器中的七位信息：
25.表1
[0026][0027]
利用基于内部驱动强度的比较而预先计算的恢复解决方案，存储器系统200可通过例如响应于从连接的主机装置接收到恢复命令而熔断连接经选择用于停用的裸片子集的电路系统的保险丝来快速实施恢复操作。在这点上，在经选择用于停用的每一存储器装置中断开的电路系统可为所有电路系统，或在其它实施例中，少于每一装置的所有电路系统。举例来说，在图2的当前实例实施例中，其中经选择用于停用的存储器装置中的一或多个定位于将在tsv连接的堆叠中保持启用的两个存储器装置之间，经停用的一或多个存储器装置中的电路系统可不包括允许信号跨越经停用的存储器装置的tsv从一个经启用的存储器装置传送到另一个经启用的存储器装置的传输器和接收器电路系统。在其它实施例中，在不利用tsv来可操作地连接系统中的存储器装置(例如，在线接合封装或具有多个直接芯片附接(dca)存储器装置的模块等中)的情况下，经选择用于停用的存储器装置中的所有电路系统可从存储器系统断开(例如，通过熔断保险丝等)。
[0028]
根据本公开的另一方面，存储器系统可包含配置成管理存储器系统中的存储器装置(例如，“高带宽存储器”(hbm)装置或“混合存储器立方体”(hmc))的单独逻辑装置(例如，存储器控制器裸片、逻辑裸片等)，而非作为主存储器装置的控制器装置。图3中示意性地说明一个此类布置。如参考图3可见，系统中的存储器装置302a到302d的数目类似于图2中所说明的存储器系统200，为二的幂(例如，四)，且额外控制器装置301提供于系统300中以管理存储器装置302a到302d。控制器装置301和存储器装置302a到302d包含硅穿孔(tsv)303，其允许存储器装置302b到302d垂直地堆叠且通过对应互连件304可操作地彼此耦合且耦合到控制器301。存储器系统300可进一步包含用于与较高层级系统(例如，并入有存储器系统300的计算系统中的系统板或母板)通信的外部触点305。存储器系统300可进一步包含包围存储器装置302a到302d和控制器301以机械地和电气地保护它们的密封剂(例如，模制材料等的密封剂)。尽管未说明，但存储器系统300可任选地包含衬底，所述衬底上承载有控制器装置301和存储器装置302a到302d，且控制器装置301和存储器装置302a到302d通过所述衬底与外部触点305通信。另外，尽管控制器装置301经说明为承载存储器装置302a到302d的堆叠，但在其它布置(例如，2.5d存储器装置)中，控制器装置301可与存储器装置的堆叠横向间隔开且安装在公共中介层上，所述控制器装置301可通过所述中介层与存储器装置通信。
[0029]
控制器装置301可包含计数逻辑，所述计数逻辑配置成对在预定周期内(例如，从计数开始命令直到计数停止命令，或在计数开始命令之后的固定数目的外部时钟循环内等)从存储器装置302a到302d中的每一个中的振荡器接收到的振荡的数目进行计数，且配置成比较每一存储器装置302a到302d的计数，以便确定存储器装置302a到302d中的哪一个具有与其它存储器装置302a到302d的驱动强度相差最大数量的驱动强度(例如，通过将每一存储器装置的计数与均值计数进行比较，或确定具有最小偏差的存储器装置302a到302d的一半、四分之一等的子集)。每一装置的所确定计数可存储在模式寄存器中以供稍后检索(例如，响应于恢复命令)。所有装置的计数可存储在控制器装置301的一或多个模式寄存器中，和/或每一装置的计数可存储在对应装置的模式寄存器中。在其它实施例中，除模式寄存器之外的其它存储位置可用于存储计数或其表示(例如，每一装置的计数与所有装置的计数的均值的差等)，例如存储器系统300中的装置中的一或多个的存储器阵列的保留部分、存储器装置(未说明)中的专用存储器存储组件，例如eeprom，非易失性存储器等。
[0030]
根据本公开的一个方面，通过测量存储器系统300中的每一存储器装置的内部驱动速度且将其存储以供稍后检索，存储器系统300可通过不停用存储器装置302a到302d的预定或随机选择的子集，而是通过停用具有彼此相差最宽容限的驱动强度的存储器装置302a到302d的子集，或至少停用那些没有由于除驱动强度不匹配以外的原因而发生故障的子集来对恢复命令(例如，其在存储器装置中的一或多个发生故障之后停用存储器系统300中的存储器装置的子集)作出响应。
[0031]
替代地，在另一实施例中，不是存储计数或关于计数的信息，而是在另一实施例中，可通过比较逻辑(例如，在控制器装置301中)使用计数来确定将响应于恢复命令而停用的存储器装置302a到302d的子集，且存储识别所述子集的信息。举例来说，以下表2展示模式寄存器的示范性值，所述示范性值指示将停用四存储器装置组合件中的哪两个或三个装置且哪一个(用于1h恢复解决方案)或两个(用于2h恢复解决方案)将保持启用，在单个模式
寄存器中仅使用四位信息：
[0032]
表2
[0033][0034]
如参考以上表1和2可见，恢复解决方案可涉及停用存储器系统中的n个存储器装置的子集，使得在执行恢复操作之后经启用装置的剩余数目保持为二的幂。在这点上，经停用装置的子集可包括n个装置中的n-n/x个，其中x为二的幂(例如，对于八装置系统，经停用子集可包含其中x＝2的四个装置，或其中x＝4的六个装置，或其中x＝8的七个装置；对于四装置系统，子集可包含两个或三个装置，对于十六装置系统，子集可包含8、12、14或15个装置等)。当然，如所属领域的技术人员将容易显而易见，可能不必保持等于二的幂的经启用存储器装置的数目，且因此经停用子集中的装置的数目可不同于上述值。
[0035]
转向图4，根据本发明技术的实施例，以简化框图示意性地说明包含多个存储器装置(例如，图1的存储器装置100)的存储器系统。存储器系统400包含可操作地耦合到存储器模块420(例如，双列直插式存储器模块(dimm))的主机装置410。存储器模块420可包含可操作地耦合到主机装置410的连接器425(例如，边缘连接器)。存储器模块420可进一步包含通过数据线可操作地耦合到连接器425的多个存储器装置450，所述数据线说明为组织成数据总线460a和460b。存储器模块420可进一步包含存储器控制器430(例如，或寄存时钟驱动器(rcd))，其通过一或多个命令/地址总线(例如，c/a总线440-1和440-2)可操作地耦合到连接器425和多个存储器装置450两者。
[0036]
根据一个实施例，存储器系统400可配置成执行多个存储器装置450的测量操作以确定存储器装置450中的每一个的一或多个性能度量(例如，驱动强度、操作速度等)的值，如上文相对于图2和3所阐述。类似于上文所说明的存储器系统200及300，存储器系统400包含可配置成执行上文更详细地描述的测量、比较和确定功能的控制器430。替代地或另外，在其中终端用户参与(例如选择子集的成员或子集的大小)恢复操作的实施例中，这些功能中的一或多个可由主机装置410执行。举例来说，主机装置410可配置成：发布计数命令，所述计数命令触发用于确定存储器装置450中的一或多个在预定时间内的振荡的数目的计数操作；执行计数操作的结果的比较；确定待在恢复操作中停用的存储器装置450的子集(例如，自动地基于比较，或任选地基于响应于显示比较的结果的用户输入)；及发布恢复命令以触发恢复操作且停用所选择的子集。如上文所阐述，存储器装置450的所选择的子集的停
用可涉及通过保险丝或所属领域的技术人员已知的其它断开装置将其电路系统中的一些或全部从存储器系统400断开。
[0037]
尽管在前述实例实施例中，存储器系统中的存储器装置的子集已经说明且描述为响应于子集的成员与存储器系统中的其它装置(存储器装置和/或控制器)之间的驱动强度的不匹配而停用，但在本公开的其它实施例中，存储器装置的子集可基于其它原因(例如存储器装置中的一或多个的其它缺陷、针对不同容量而配置存储器系统等)而在恢复操作中停用。在又其它实施例中，可测量和比较除驱动强度或操作速度以外的其他性能度量，以确定哪些存储器装置将构成待在恢复操作中停用的子集。在这点上，在一些实施例中，可针对每一装置测量多于一个性能度量，且在确定子集中的成员关系时将其与一或多个阈值(例如，预定值、所测量的度量的均值等)进行比较。
[0038]
图5为说明根据本发明技术的实施例的操作存储器系统(例如，包含一或多个存储器装置的存储器模块)的方法的流程图。所述方法包含测量多个存储器装置中的每一个的性能度量(框510)。根据本公开的一个方面，可使用逻辑119、控制器202a、控制器301、控制器430或主机410实施框510的测量特征，如上文在图1至4中更详细地说明。所述方法进一步包含基于所测量的性能度量选择多个存储器装置的子集以响应于恢复命令而停用(框520)。根据本公开的一个方面，可使用逻辑119、控制器202a、控制器301、控制器430或主机410实施框520的选择特征，如上文在图1至4中更详细地说明。所述方法进一步包含将所存储的对应于所选择的子集的信息存储在模式寄存器中(框530)。根据本公开的一个方面，可使用模式寄存器118实施框530的存储特征，如上文在图1中更详细地说明。所述方法可进一步任选地包含响应于恢复命令而停用多个存储器装置的子集(框540)。根据本公开的一个方面，可使用控制器202a、控制器301、控制器430或主机410实施框540的停用特征，如上文在图2至4中更详细地说明。
[0039]
应注意，上文所描述的方法描述可能的实施方案，且操作和步骤可重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的实施例。
[0040]
尽管在前述实例实施例中已相对于dram装置说明和描述存储器模块和装置，但本发明技术的实施例可具有对其它存储器技术的应用，包含sram、sdram、nand和/或nor快闪、相变存储器(pcm)、磁性ram(mram)、铁电ram(feram)等。此外，尽管存储器模块已说明和描述为具有九个存储器装置的双列直插式存储器模块(dimm)，但本公开的实施例可包含更多或更少的存储器装置，和/或涉及其它存储器模块或封装格式(例如，单列直插式存储器模块(simm)、小轮廓dimm(sodimm)、单列直插式引脚封装(sipp)、定制存储器封装等)。
[0041]
可使用多种不同技艺和技术中的任一个来表示本文中所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。一些图式可将信号说明为单个信号；然而，所属领域的普通技术人员应理解，所述信号可表示信号总线，其中总线可具有各种位宽度。
[0042]
本文中所论述的包含存储器装置的装置可形成在半导体衬底或裸片，例如硅、锗、硅锗合金、砷化镓、氮化镓等上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体
材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。掺杂可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方式来执行。
[0043]
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。其它实例和实施方案在本公开及所附权利要求书的范围内。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。
[0044]
如本文中(包含在权利要求书中)所使用，如在项列表(例如，前面有例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含性列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。此外，如本文中所使用，短语“基于”不应被解释为指代一组封闭条件。举例来说，在不脱离本公开的范围的情况下，被描述为“基于条件a”的示例性步骤可基于条件a和条件b两者。换句话说，如本文所使用，短语“基于”应以与短语“至少部分地基于”相同的方式解释。
[0045]
从前文应了解，本文中已出于说明的目的描述了本发明的特定实施例，但可在不偏离本发明的范围的情况下进行各种修改。相反，在前述描述中，论述了许多特定细节以提供对本发明技术的实施例的透彻和启发性描述。然而，相关领域的技术人员将认识到，可在无具体细节中的一或多个的情况下实践本公开。在其它情况下，未展示或未详细地描述通常与存储器系统和装置相关联的众所周知的结构或操作，以避免混淆技术的其它方面。一般来说，应理解，除了本文中所公开的那些特定实施例之外的各种其它装置、系统和方法可在本发明技术的范围内。

技术特征：
1.一种设备，其包括：控制器；多个存储器装置，其可操作地连接到所述控制器；电路系统，其配置成测量所述多个存储器装置中的每一存储器装置的性能度量；及电路系统，其配置成基于所述所测量的性能度量选择所述多个存储器装置中的所述存储器装置的子集以响应于恢复命令而停用。2.根据权利要求1所述的设备，其进一步包括模式寄存器，所述模式寄存器配置成存储对应于所述所选择的子集的信息，所述信息由所述设备或主机装置或这两者存储且可读取或可写入或这两者。3.根据权利要求1所述的设备，其进一步包括电路系统，所述电路系统配置成响应于恢复命令而停用所述多个存储器装置的所述子集。4.根据权利要求3所述的设备，其中停用所述多个存储器装置的所述子集包含熔断一或多个保险丝以断开所述子集中的功能电路系统的至少一部分。5.根据权利要求4所述的设备，其中所述部分不包括用于所述子集的装置的传输器和/或接收器电路系统，所述装置包含可操作地连接不在所述子集中的所述多个存储器装置中的两个或更多个的硅穿孔tsv。6.根据权利要求1所述的设备，其中所述子集包括所述多个存储器装置中的n-n/x个，其中n为所述多个存储器装置中的装置的总数目，且x为2的幂。7.根据权利要求1所述的设备，其中所述性能度量为速度等级、驱动强度或这两者。8.根据权利要求1所述的设备，其进一步包括计数器逻辑，所述计数器逻辑配置成对由所述多个存储器装置中的每一个的时钟电路在预定周期内产生的振荡的数目进行计数。9.根据权利要求1所述的设备，其进一步包括配置成测量所述控制器的所述性能度量的电路系统。10.根据权利要求9所述的设备，其进一步包括配置成将所述多个存储器装置中的每一个的所述所测量的性能度量与所述控制器的所述所测量的性能度量进行比较的电路系统，及配置成基于所述比较选择所述子集的电路系统。11.一种方法，其包括：测量多个存储器装置中的每一个的性能度量；基于所述所测量的性能度量选择所述多个存储器装置的子集以响应于恢复命令而停用；及将所存储的对应于所述所选择的子集的信息存储在模式寄存器中。12.根据权利要求11所述的方法，其进一步包括响应于恢复命令而停用所述多个存储器装置的所述子集。13.根据权利要求12所述的方法，其中停用所述多个存储器装置的所述子集包含熔断一或多个保险丝以断开所述子集中的功能电路系统的至少一部分。14.根据权利要求13所述的方法，其中所述部分不包括用于所述子集的装置的传输器和/或接收器电路系统，所述装置包含可操作地连接不在所述子集中的所述多个存储器装置中的两个或更多个的硅穿孔tsv。15.根据权利要求11所述的方法，其中所述子集包括所述多个存储器装置中的n-n/x
个，其中n为所述多个存储器装置中的装置的总数目，且x为2的幂。16.根据权利要求11所述的方法，其中所述性能度量为速度或驱动强度中的一个。17.根据权利要求11所述的方法，其中测量所述性能度量包括对由所述多个存储器装置中的每一个的时钟电路在预定周期内产生的振荡的数目进行计数。18.根据权利要求11所述的方法，其进一步包括测量可操作地耦合到所述多个存储器装置的控制器的所述性能度量。19.根据权利要求18所述的方法，其中选择所述子集包括将所述多个存储器装置中的每一个的所述所测量的性能度量与所述控制器的所述所测量的性能度量进行比较，且其中选择所述子集至少部分地基于所述比较。20.一种设备，其包括：逻辑装置；及多个存储器装置，其可操作地连接到控制器；其中所述控制器配置成在接收到恢复命令之前测量所述多个存储器装置中的每一个的性能度量，且基于所述所测量的性能度量选择所述多个存储器装置的子集以响应于所述恢复命令而停用。

技术总结
提供一种设备，其包括：控制器；多个存储器装置，其可操作地连接到所述控制器；电路系统，其配置成测量所述多个存储器装置中的每一个的性能度量；及电路系统，其配置成基于所述所测量的性能度量选择所述多个存储器装置的子集以响应于恢复命令而停用。对应于所述所选择的子集的信息可存储在所述设备的模式寄存器中，且所述设备可进一步包括电路系统，所述电路系统配置成响应于恢复命令而停用所述多个存储器装置的所述子集。存储器装置的所述子集。存储器装置的所述子集。


技术研发人员：R
受保护的技术使用者：美光科技公司
技术研发日：2023.01.06
技术公布日：2023/7/13