一种半导体封装结构及封装方法与流程

1.本发明涉及一种半导体封装结构及封装方法，特别是获得多个不同高度器件具有均衡热阻、散热可靠且工艺简便的半导体封装结构和封装方法。


背景技术：

2.随着芯片集成度的提高，cpu芯片、gpu芯片、处理器芯片、功率器件芯片等散热需求较大的芯片类型，其散热问题也愈发突出。现有技术中，常在封装结构中引入散热盖增强散热，并在散热盖与芯片背面之间增设导热界面材料(thermalinterfacemateria，tim)加强散热通路的散热效率。
3.目前，随着晶圆级封装的发展，将多个芯片集成在同一基板上成为主流。当不同芯片之间具有不同的高度时，会对散热盖密封造成困扰。业界通常利用不同厚度的tim层来平衡不同芯片的高度差，以获得接触散热盖的统一高度。但使用不同厚度的tim层会直接导致各处的热阻不同，某些高度较低的芯片上覆盖很厚的tim层，导致散热效率低下，甚至导致该区域散热通道失效，整个封装结构烧毁。


技术实现要素：

4.为解决前述的现有技术中存在的，将不同高度的半导体器件统一封装时难以获得稳定有效的散热通路的技术问题，本发明提供以下技术方案：
5.一种半导体封装结构，该封装结构包括，
6.固定在电路板上的多个半导体器件，所述半导体器件中至少两个具有不同的高度；
7.散热金属层，具有接触所述半导体器件的部分；所述散热金属层还具有连接部，所述连接部对应于所述半导体器件之间的间隔处设置；
8.所述散热金属层中接触所述半导体器件的所述部分具有相同的厚度，且所述散热金属层中接触所述半导体器件的所述部分与所述连接部连续设置；
9.所述连接部包括具有高低落差的第一台阶结构，所述第一台阶结构对应于所述半导体器件的不同高度设置。
10.进一步，所述连接部中至少部分区域的厚度小于所述散热金属层中接触所述半导体器件的所述部分。
11.进一步，所述封装结构还包括罩设在所述半导体器件和所述散热金属层外侧的散热盖体，通过所述散热盖体的支架与所述电路板固定。
12.进一步，所述散热盖体还包括第二台阶结构，所述第二台阶结构贴合所述第一台阶结构的上表面设置。
13.进一步，所述散热盖体还包括第三台阶结构，所述第三台阶结构连接所述散热盖体的所述支架。
14.进一步，所述半导体器件包括小芯片模组、cpu芯片、gpu芯片、处理器芯片、功率芯
片、存储器芯片中至少一种。
15.一种半导体封装方法，包括制备半导体器件的步骤，以及制备散热金属层的步骤，其特征在于，
16.所述制备半导体器件的步骤，包括：将多个所述半导体器件固定至电路板的步骤，所述半导体器件中至少两个具有不同的高度；
17.所述制备散热金属层的步骤，包括：制备散热金属片材，所述散热金属片材的厚度保持一致；将所述散热金属片材进行整形以形成连接部，所述连接部对应于所述半导体器件之间的间隔处设置，整形完成后制成所述散热金属层；
18.将所述散热金属层的下表面贴合至所述半导体器件，形成散热金属层中接触所述半导体器件的部分；
19.所述散热金属层中接触所述半导体器件的所述部分与所述连接部连续设置；所述连接部包括具有高低落差的第一台阶结构，所述第一台阶结构对应于所述半导体器件的不同高度设置。
20.进一步，在所述整形步骤前还包括对所述连接部的减薄工艺，所述减薄工艺使得所述连接部的至少部分区域的厚度小于所述散热金属层中接触所述半导体器件的所述部分。
21.进一步，还包括在所述半导体器件和所述散热金属层外侧罩设散热盖体，通过所述散热盖体的支架与所述电路板固定。
22.进一步，还包括在所述散热盖体上形成第二台阶结构的整形步骤，所述第二台阶结构根据所述第一台阶结构设置，使得所述散热盖体罩设完成时，所述第二台阶结构贴合在所述第一台阶结构的上表面。
23.进一步，还包括在所述散热盖体上形成第三台阶结构的整形步骤，所述第三台阶结构与所述散热盖体的支架连接。
24.进一步，所述半导体器件包括小芯片模组、cpu芯片、gpu芯片、处理器芯片、功率芯片、存储器芯片中至少一种。
25.和现有技术相比，本发明具有以下有益效果：
26.1、本发明提供的封装结构和封装方法中，散热金属层直接贴合在不同高度的至少两个半导体器件的上表面，且与半导体器件上表面接触的部分具有相同的厚度，保证其在不同半导体器件上的散热金属层具有基本一致的热阻，使得不同高度的半导体器件表面均可以形成稳定可靠的散热通道。
27.2、本发明提供的封装结构和封装方法中，散热金属层通过设置连接部，不仅保证了散热金属层整体呈现片材结构，便于多半导体器件上一次性布设多个散热金属层，简化施加散热金属层的工艺；同时，该连接部包括的第一台阶结构，可以根据具体半导体器件之间的高度差设置台阶形貌，保证了封装工艺的灵活性。此外，第一台阶结构匹配较高半导体器件边缘的位置，会形成一向下凹陷的形貌，该凹陷位置可以方便整层散热金属层与半导体器件对准，进一步简化施加散热金属层的工艺。
28.3、本发明提供的封装结构和封装方法中，由于散热盖体主体原本保持一致的厚度，使得散热盖体的第二台阶结构贴合散热金属层的第一台阶结构时，散热盖体主体的其他部分可以贴合散热金属层中直接接触半导体器件的部分，保证散热盖体-散热金属层-半
导体器件形成紧密贴合的散热通道，确保各个半导体器件的散热效果。
附图说明
29.为了更清楚地说明发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
30.图1示出本发明提供的一封装结构，图1中的(a)是封装结构的俯视图，图1中的(b)是图1中的(a)中沿x
1-x1’
的剖面图；
31.图2示出本发明提供的封装结构分解结构图，图2中的(a)是散热盖体的剖面图，图2中的(b)是散热金属层的剖面图，图2中的(c)是半导体器件的剖面图；
32.图3示出本发明提供的一封装结构的剖面图；
33.图4示出本发明提供的一封装结构的剖面图；
34.图5示出本发明提供的一封装结构，图5中的(a)是封装结构的俯视图，图5中的(b)是图5中的(a)中沿x
2-x2’
的剖面图；
35.图6示出本发明提供的一封装结构，图6中的(a)是封装结构的俯视图，图6中的(b)是图6中的(a)中沿y
1-y1’
的剖面图；
36.图7示出了图6中封装结构中的散热金属层结构，图7中的(a)和图7中的(b)是不同散热金属层的俯视图；
37.图8示出本发明提供的一封装结构，图8中的(a)是封装结构的俯视图，图8中的(b)是图8中的(a)中沿y
2-y2’
的剖面图；
38.图9示出本发明提供的一封装结构，图9中的(a)是封装结构的俯视图，和图9中的(b)是图9中的(a)中沿z
1-z1’
的剖面图；
39.图10示出了图9中封装结构中的散热金属层结构，图10中的(b)、图10中的(c)是不同散热金属层的俯视图；
40.图11示出本发明提供的一封装结构，图11中的(a)是封装结构的俯视图，图11中的(b)是图11中的(a)中沿z
2-z2’
的剖面图；
41.图12示出本发明提供的散热金属层结构。附图中，1-散热金属层，11、111、11
2-连接部，121、122、123、12
4-镂空部；
42.2-散热盖体，21、21
’‑
支架；22、221、22
2-第二台阶部；23、231、23
2-第三台阶部；
43.31-第一半导体器件，32-第二半导体器件，33-第三半导体器件；
44.4-电路板。
具体实施方式
45.为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本技术的实施例及实施例中的特征可以相互组合。
46.在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的方式来实施，因此，本发明的保护范围并不受下面公开的具
体实施例的限制。
47.随着芯片集成度的急剧增加，在一个封装体内封装多个芯片的需求也越来越大，例如小芯片模组(chiplet)、晶圆级封装等，而随之而来的散热问题也愈发严重，通过在芯片背面施加额外的散热金属形成tim结构成为业界的普遍选择。tim结构通常选择散热效果佳的金属制成，但其厚度会极大影响散热通路的热阻，从而影响器件的散热效果。因此，将不同高度的多个芯片集成在同一基板上时，如何克服芯片的高度差异的同时保证整个封装组件的散热可靠性，确保其封装的灵活性和可靠性成为亟需解决的问题。
48.本说明书提供一种半导体封装结构和封装方法。下面结合附图，对本说明书的半导体封装结构和封装方法进行详细说明。在不冲突的情况下，下述的实施例及实施方式中的特征可以相互组合。
49.参见图1和图2所示，本实施例提供一种半导体封装结构，包括固定在电路板上的多个半导体器件31和32，半导体器件中至少两个具有不同的高度；散热金属层1，具有接触半导体器件的部分；散热金属层1还具有连接部11，连接部11对应于半导体器件之间的间隔处设置；散热金属层1中接触半导体器件的部分具有相同的厚度，且散热金属层1中接触半导体器件的部分与连接部11连续设置；连接部11包括具有高低落差的第一台阶结构，第一台阶结构对应于半导体器件的不同高度设置。
50.具体而言，该封装结构包括第一半导体器件31和第二半导体器件32，两者之间间隔设置，两者通过相同的工艺，如bga等封装工艺，固定至电路板4上。第一半导体器件31高度h1，第二半导器件32高度h2，其中，h1》h2。值得一提的是，电路板4上具有多种不同类型的半导体器件，除了在图1中的(a)中第一半导体器件31和第二半导体器件32以外，还可以具有至少一个其他半导体器件，上述各半导体器件可以是小芯片模组(chiplets)、cpu芯片、gpu芯片、处理器芯片、功率芯片、存储器芯片等不同器件种类、不同封装形态的半导体器件中的至少一种。第一半导体器件31和第二半导体器件32的高度不同，而固定在电路板4上的其他半导体器件的高度可以与第一半导体器件31、第二半导体器件32相同或不同。除了半导体器件高度以外的其他尺寸参数，如面积等，本发明中并不进行限制。
51.参考图1中的(b)和图2所示，在第一半导体器件31和第二半导体器件32上，以及第一半导体器件31与第二半导体器件32之间的间隔处，统一设置一散热金属层1。该散热金属层1直接贴合在第一半导体器件31和第二半导体器件32的上表面，且与第一半导体器件31和第二半导体器件32上表面接触的部分具有相同的厚度，保证其在第一半导体器件31和第二半导体器件32具有基本一致的热阻，使得不同高度的半导体器件表面均可以形成稳定的散热通道。
52.值得一提的是，该散热金属层1还包含连接部11，该连接部11对应于第一半导体器件31与第二半导体器件32之间的间隔处设置，并与直接接触半导体器件上表面的散热金属层的部分连续设置。该连接部11包括具有高低落差的第一台阶结构，该第一台阶结构的形貌匹配第一半导体器件31和第二半导体器件32之间的高度差。散热金属层通过设置连接部，不仅保证了散热金属层整体呈现片材结构，便于多半导体器件上一次性布设多个散热金属层，简化施加散热金属层的工艺；同时，该连接部包括的第一台阶结构，可以根据具体半导体器件之间的高度差设置台阶形貌，保证了封装工艺的灵活性。此外，第一台阶结构匹配较高半导体器件边缘的位置，会形成一向下凹陷的形貌，该凹陷位置可以方便整层散热
金属层与半导体器件对准，进一步简化散热金属层贴合至半导体器件表面的工艺。
53.在实际应用中，参考图1和图2所示，通常在半导体器件和散热金属层1外侧罩设一散热盖体2以形成稳定的物理保护。散热盖体2具有向电路板4方向投影上，覆盖全部半导体器件和散热金属层的散热盖体主体，以及从散热盖体主体边缘四周向下延伸的支架21、21’，形成可以容置半导体器件的腔体结构。当散热盖体2罩设至半导体器件后，通过支架21、21’与电路板4结合固定，在散热盖体2内形成一密封稳定的空间。可以理解的是，尽管剖面图中示出的支架为左右两侧的支架21、21’，但该支架应当是围绕在散热盖体2主体外一周。
54.需要说明的是，该散热盖体2的主体部分包含具有高低落差的第二台阶结构22，该第二台阶结构22贴合散热金属层1的连接部11中第一台阶结构的上表面设置。此时，由于散热盖体2主体原本保持一致的厚度，使得第二台阶结构22贴合散热金属层的第一台阶结构时，散热盖体2主体的其他部分可以贴合散热金属层中直接接触半导体器件的部分，保证散热盖体2-散热金属层1-半导体器件31或32形成紧密贴合的散热通道，确保各个半导体器件的散热效果。
55.散热盖体2作为半导体器件集成后的散热和保护部件，通常为散热性能较好的金属制成散热盖体2的本体，该散热性能较好的金属可以选择铜等其他金属，并在散热盖体2本体外表面设置金属镀层以提高本体与其他部件的结合性能，镀层的材料通常需要兼顾结合性能和散热性能，通常为镍等其他材料。
56.本发明还提供一种半导体封装方法，包括：s1：制备半导体器件的步骤，以及，s2：制备散热金属层的步骤，
57.其中，s1：制备半导体器件的步骤，包括：将多个半导体器件固定至电路板的步骤，半导体器件中至少两个具有不同的高度；
58.s2：制备散热金属层的步骤，包括：
59.s21：制备散热金属片材，散热金属片材的厚度保持一致；
60.s22：将散热金属片材进行整形以形成连接部，连接部对应于半导体器件之间的间隔处设置，整形完成后制成散热金属层；
61.s3:将散热金属层的下表面贴合至半导体器件，形成散热金属层中接触半导体器件的部分；
62.其中，散热金属层中接触半导体器件的部分与连接部连续设置；连接部包括具有高低落差的第一台阶结构，第一台阶结构对应于半导体器件的不同高度设置。
63.具体参照图1和图2，本发明提供的封装方法包括：
64.步骤s1：制备半导体器件的步骤，包括：将第一半导体器件31和第二半导体器件32间隔设置，两者通过相同的工艺，如bga等封装工艺，固定至电路板4上。第一半导体器件31高度h1，第二半导器件32高度h2，其中，h1》h2。
65.步骤s2：制备散热金属层1的步骤，包括：
66.步骤s21：制备散热金属片材，散热金属片材具有一致的厚度；
67.散热金属片材的材料选自，如铟、含铟化合物、锡、含锡化合物等，特别是锡银铜合金。
68.步骤s22：将散热金属片材进行整形以形成连接部11，连接部11对应于半导体器件
之间的间隔处设置，整形完成后制成散热金属层1；
69.步骤s3:将散热金属层1的下表面贴合至第一半导体器件31和第二半导体器件32，形成散热金属层中接触半导体器件的部分，该部分直接接触半导体器件，对半导体器件产生的热量进行传导；
70.其中，散热金属层中包含接触半导体器件的部分和连接部11，且两者连续设置；连接部11进一步包括具有高低落差的第一台阶结构，第一台阶结构对应于半导体器件的不同高度设置。
71.其中，通过预先对固定在电路板4上的不同半导体器件的高度进行获取，再通过相邻半导体器件之间的高度差，配合整形的工艺，对散热金属层的形貌进行加工，获得匹配相邻半导体器件高度差的第一台阶形貌。
72.进一步，该半导体封装方法还包括:
73.步骤s4:制备散热盖体2的步骤，包括：对散热盖体2进行整形步骤，以在散热盖体2的主体上形成第二台阶结构22，其中散热盖体主体为散热盖体向电路板4方向上进行投影，以覆盖全部半导体器件和散热金属层的部分。该第二台阶结构设置为完整贴合在第一台阶结构的整个上表面，即该第二台阶结构也匹配了不同半导体器件的高度差设置。
74.此外，散热盖体还包括从主体边缘四周向下延伸的支架21、21’，即支架21、21’的高度也匹配了不同半导体器件的高度差设置。该支架21、21’在散热盖体主体整形形成第二台阶结构22之后固定至主体边缘的四周。
75.进一步，该半导体封装方法还包括:
76.步骤s5:将散热盖体2罩设至半导体器件和金属导电层2外侧，通过散热盖体2的支架21、21’贴合固定至电路板4上，以在散热盖体2内形成一密封稳定的空间。
77.需要说明的是，步骤s1、s2、s4相对独立，其先后顺序并不进行限定。其中步骤s2和步骤s4中分别涉及散热金属片材和散热盖体主体进行整形的步骤，上述两次整形均针对金属材料进行，具体的整形方法包括，冲压、锻压、激光加工、热处理等加工方式。
78.特别地，可以将步骤s2和步骤s4中涉及的两次整形步骤进行合并，即将散热金属片材与散热盖体预先固定，使得散热金属片材的上表面与散热盖体主体部分的相应位置完整贴合，此处对两者的固定方式不进行限定。再对固定后的结构进行统一整形处理，一次性完成散热金属层1上的第一台阶结构和散热盖体2的第二台阶结构22。
79.需要说明的是，当步骤s2和步骤s4中的两次整形步骤进行合并时，本发明提供的封装方法将变形为，包括：
80.步骤s1：制备半导体器件的步骤，包括：将多个半导体器件固定至电路板的步骤，半导体器件中至少两个具有不同的高度；
81.步骤s2：制备散热金属层的步骤，包括：s21：制备散热金属片材，散热金属片材的厚度保持一致；
82.步骤s4:制备散热盖体2的步骤，包括：
83.步骤s41:将步骤s2中制得的散热金属片材，与散热盖体预先固定，使得散热金属片材的上表面与散热盖体主体内表面的相应位置完整贴合；
84.步骤s42：对步骤s41中固定后的结构进行整形步骤，固定后的结构进行统一整形处理，一次性完成散热金属层1上的第一台阶结构和散热盖体2的第二台阶结构22；在散热
盖体主体边缘的四周形成支架21、21’；
85.步骤s5:将步骤s4中制得的散热盖体2，罩设至半导体器件外侧，通过散热盖体2的支架21、21’贴合固定至电路板4上，以在散热盖体2内形成一密封稳定的空间，此时散热金属层1的下表面贴合至第一半导体器件31和第二半导体器件32，形成散热金属层中接触半导体器件的部分，以完成封装结构。
86.接下来参考图3和图4，示出了散热金属层1中连接部11结构的两种变形。由于连接部11对应于第一半导体器件31和第二半导体器件32之间的间隔处设置，通过针对至少连接部11的部分区域适当减少厚度，可以有效防止热工艺下连接部11的多余散热金属材料熔化外溢而滴落至电路板4上，而发生的电路板上电路结构短路等问题。图3和图4分别示出了在连接部11的中央部分均匀减薄或局部减薄的情况。
87.而对连接部11的减薄工艺上，可以通过切削、激光等方式进行，使得连接部11中的至少部分区域的厚度小于散热金属层1中接触半导体器件的部分。进一步，可以将该减薄工艺整合至形成散热金属层的整形步骤中，通过冲压、锻压、激光加工、热处理等方式，对散热金属层中预计形成连接部11的位置，整形的同时进行材料的去除或剥离，完成该位置上连接部的减薄。
88.接着参考图5示出了本发明提供的封装结构的一种常见变形，该封装结构在图1示出的基础上，在散热盖体2主体部分中与支架21连接的位置设置了第三台阶结构23，使得散热盖体2的支架21、21’可以保持一致的高度，同时在散热盖体2主体上至少在整个边缘处均保持一致的高度，以便于后续散热盖体2与电路板4通过治具进行热压固定时，进一步提高治具与散热盖体2的接触面积，整体上提高热压固定的均匀性和可靠性。同时可以进一步设置，散热盖体2主体上至少在整个边缘处和对应于最高的半导体器件处，均保持一致的高度。
89.在实际应用中，在一封装结构中可以具有超过2个高度不一的半导体器件，具体参考图6，在该封装结构中具有第一半导体器件31、第二半导体器件32和第三半导体器件33，两两之间间隔设置，三者通过相同的工艺，如bga等封装工艺，固定至电路板4上。第一半导体器件31高度h1，第二半导器件32高度h2，第三半导体器件33高度h3，其中，h1》h2》h3。
90.需要说明的是，电路板4上具有多种不同类型的半导体器件，除了在图6中第一半导体器件31、第二半导体器件32和第三半导体器件33以外，还可以具有至少一个其他半导体器件。上述各半导体器件可以是小芯片模组(chiplets)、cpu芯片、gpu芯片、处理器芯片、功率芯片、存储器芯片等不同器件种类、不同封装形态的半导体器件中的至少一种。
91.尽管该封装结构中示出了，第二半导体器件32和第三半导体器件33具有不同的高度，但对于本领域技术人员而言，本封装结构也可以简单变形为第二半导体器件32和第三半导体器件33具有相同高度的情形，即h1》h2＝h3。此外，固定在电路板4上的其他半导体器件的高度可以与第一半导体器件31、第二半导体器件32或第三半导体器件33相同或不同。除了半导体器件高度以外的其他尺寸参数，如面积等，本发明中并不进行限制。
92.参考图6中的(a)和图6中的(b)所示，散热金属层1在第一半导体器件31、第二半导体器件32和第三半导体器件33上，以及第一半导体器件31与第二半导体器件32之间的间隔处、第二半导体器件32与第三半导体器件33之间的间隔处延伸。该散热金属层1直接贴合在第一半导体器件31、第二半导体器件32和第三半导体器件33的上表面，且与第一半导体器
件31、第二半导体器件32或第三半导体器件33上表面接触的部分均具有相同的厚度，保证其在第一半导体器件31、第二半导体器件32和第三半导体器件33具有基本一致的热阻，使得不同高度的半导体器件表面均可以形成稳定的散热通道。
93.值得一提的是，该散热金属层1还包含两处连接部111和112，连接部111对应于第一半导体器件31与第二半导体器件32之间的间隔处设置，连接部112对应于第一半导体器件31与第三半导体器件33之间的间隔处设置，并与直接接触半导体器件上表面的散热金属层的部分连续设置。
94.该连接部111和112分别包括具有高低落差的第一台阶结构，对应于连接部111和112的两第一台阶结构的形貌，分别匹配第一半导体器件31和第二半导体器件32之间的高度差、第一半导体器件31与第三半导体器件33之间的高度差。
95.在实际应用中，参考图6所示，通常在半导体器件和散热金属层1外侧罩设一散热盖体2以形成稳定的物理保护。该散热盖体2的主体部分包含两个具有高低落差的第二台阶结构221和222，该第二台阶结构221贴合散热金属层1的连接部111中第一台阶结构的上表面设置，第二台阶结构222贴合散热金属层1的连接部112中第一台阶结构的上表面设置。此时，由于散热盖体2主体原本保持一致的厚度，使得第二台阶结构22贴合散热金属层的第一台阶结构时，散热盖体2主体的其他部分可以贴合散热金属层中直接接触半导体器件的部分，保证散热盖体2-散热金属层1-半导体器件31或32或33形成紧密贴合的散热通道，确保各个半导体器件的散热效果。
96.需要说明的是，当该封装结构的三个半导体器件之间的间隔处均对应设置有连接部111和112，可以选择对至少其中一个的至少部分区域进行减薄。特别地，散热金属层1可以如图7设置，对比图7中的(a)和图7中的(b)，可以根据需要在连接部111和112处从散热金属层1的边缘处向内形成开口，该连接部111和112保留的部分至少使得散热金属层1形成一个连续的整体。此外，保留在连接部111和112边缘处的形貌也可以根据需要变化。
97.接着参考图8示出了本发明提供的封装结构的一种常见变形，该封装结构在图6示出的基础上，在散热盖体2主体部分中分别与支架21和21’连接的位置分别设置了第三台阶结构231和232，使得在散热盖体2主体上至少在整个边缘处均保持与第一半导体器件31对应处一致的高度。
98.在实际应用的另一常见情形中，在一封装结构中可以具有多个高度不一的半导体器件，同时，不同高度的半导体器件的散热需求也不尽相同，需要按需在不同的半导体器件上选择设置或不设置散热金属层1。具体参考图9，在该封装结构中具有第一半导体器件31、第二半导体器件32和第三半导体器件33，两两之间间隔设置，三者通过相同的工艺，如bga等封装工艺，固定至电路板4上。第一半导体器件31高度h1，第二半导器件32高度h2，第三半导体器件33高度h3，其中，h1》h2》h3。
99.尽管该封装结构中示出了，第二半导体器件32和第三半导体器件33具有不同的高度，但对于本领域技术人员而言，本封装结构也可以简单变形为第二半导体器件32和第三半导体器件33具有相同高度的情形。此外，固定在电路板4上的其他半导体器件的高度可以与第一半导体器件31、第二半导体器件32或第三半导体器件33相同或不同。除了半导体器件高度以外的其他尺寸参数，如面积等，本发明中并不进行限制。
100.需要说明的是，电路板4上具有多种不同类型的半导体器件，除了在图9中示出的
第一半导体器件31、第二半导体器件32和第三半导体器件33以外，还可以具有至少一个其他半导体器件。上述各半导体器件可以是小芯片模组(chiplets)、cpu芯片、gpu芯片、处理器芯片、功率芯片、存储器芯片等不同器件种类、不同封装形态的半导体器件中的至少一种。其中，cpu芯片、功率芯片等类型的器件具有较大的散热需求，在封装有散热需求大的半导体器件时，需要设置散热金属层1，而其他散热需求不大的半导体器件不必设置散热金属层。在图9中示意出，第一半导体器件31和第二半导体器件32是散热需求大的芯片，需要在两者上方设置散热金属层，而第三半导体器件33散热需求不大，因此不必设置散热金属层。
101.参考图9中的(a)和图9中的(b)所示，散热金属层1在第一半导体器件31、第二半导体器件32，以及第一半导体器件31与第二半导体器件32之间的间隔处延伸。该散热金属层1直接贴合在第一半导体器件31和第二半导体器件32的上表面，且与第一半导体器件31、第二半导体器件32上表面接触的部分具有相同的厚度，保证其在第一半导体器件31、第二半导体器件32具有基本一致的热阻，使得不同高度的半导体器件表面均可以形成稳定的散热通道。
102.值得一提的是，该散热金属层1还包含连接部11，连接部11对应于第一半导体器件31与第二半导体器件32之间的间隔处设置，并与直接接触半导体器件上表面的散热金属层的部分连续设置。该连接部11包括具有高低落差的第一台阶结构，对应于连接部11的第一台阶结构的形貌匹配第一半导体器件31和第二半导体器件32之间的高度差设置。
103.在实际应用中，参考图9所示，通常在半导体器件和散热金属层1外侧罩设一散热盖体2以形成稳定的物理保护。该散热盖体2的主体部分包含两个具有高低落差的第二台阶结构221和222，该第二台阶结构221贴合散热金属层1的连接部111中第一台阶结构的上表面设置，而第二台阶结构222直接匹配第一半导体器件31上的散热金属层1上表面和第二半导体器件32上表面之间的高度差设置。此时，由于散热盖体2主体原本保持一致的厚度，使得第二台阶结构22贴合散热金属层的第一台阶结构时，散热盖体2主体的其他部分可以分别贴合散热金属层中直接接触第一半导体器件31、第二半导体器件32的部分和直接贴合第三半导器件33的上表面，保证散热盖体2-散热金属层1-第一半导体器件31或第二半导体器件32、散热盖体2-第三半导体器件33均形成紧密贴合的散热通道，确保各个半导体器件的散热效果，且根据不同半导体器件的具体散热需要灵活地设置不同的散热通道结构。
104.特别地，散热金属层1可以如图10设置，对比图10中的(a)、图10中的(b)和图10中的(c)，可以根据需要在连接部111和112处从边缘处向内形成开口，该连接部11保留的部分至少使得散热金属层1形成一个连续的整体。此外，保留在连接部11边缘处的形貌也可以根据需要变化。
105.接着参考图11示出了本发明提供的封装结构的一种常见变形，该封装结构在图10示出的基础上，在散热盖体2主体部分中分别与支架21和21’连接的位置分别设置了第三台阶结构231和232，使得在散热盖体2主体上至少在整个边缘处均至少在整个边缘处均保持一致的高度，以便于后续散热盖体2与电路板4通过治具进行热压固定时，进一步提高治具与散热盖体2的接触面积，整体上提高热压固定的均匀性和可靠性。同时可以进一步设置，散热盖体2主体上至少在整个边缘处和对应于最高的半导体器件处，均保持一致的高度。
106.下面对散热金属层1的一种特别设置进行详细说明，在前述针对附图4的描述中已经提及，在本发明的封装结构中，可以设置散热金属层1中的连接部11的局部厚度减小。在
实际应用中，可以进一步在局部形成穿通的镂空部12，具体如图12所示。在散热金属层1的连接部11的边缘处设置多个镂空部12，不仅可以在散热金属层的整形过程中释放应力，还可以在后续焊接散热金属层1的热工艺中率先断裂，并在断裂处形成收缩端，以在降温过程中降低散热金属层1从边缘向内回缩的程度，保证各半导体器件接触散热金属层的覆盖率。
107.图12中的(a)示出了针对全面铺设的散热金属层1，具体针对图7中的(a)中的散热金属层1进行的改进。在连接部111和112的边缘处，具体在实际整形的台阶结构边缘，布设镂空部121、122、123、124。镂空部可以均匀布设，也可以在弯折程度大的部分加大密度设置。
108.图12中的(b)示出了针对连接部向内形成开口的散热金属层1，具体针对图7中的(b)中的散热金属层1进行的改进。在连接部111和112的边缘处，具体在实际整形的台阶结构边缘，设置镂空部121、122、123、124。该实施方式中的镂空部与图12中的(a)最大区别在于，在连接部111和112的凸起处对应的镂空部121和123的布设密度小于凹陷处对应的镂空部122和124。此外，镂空部的形状也由矩形变化为圆形。需要说明的是，镂空部的形状还可以选择多边形、多种形状形成的复合图形。
109.图12中的(c)示出了针对部分铺设散热金属层1，具体针对图10中的(b)中的散热金属层1进行的改进。在本实施方式中，将镂空部121和123设置在连接部11的靠内远离台阶结构边缘的位置，该设置还可以使得在降温过程中，散热金属层收缩的余量进一步加大，确保半导体器件在靠近边缘处的散热金属层1的覆盖率。
110.需要说明的是，图12中的(a)、图12中的(b)和图12中的(c)中镂空部与散热金属层1的配合设置仅作为示例，并不对具体使用场景或范围进行限制，且可以根据需要在三种设置中选择至少一种。具体镂空部的形状、密度、位置等具体设置方案可以参考图12的三种示例，按照需要，在本发明提供的各封装结构中进行。
111.不难发现，本发明的细节分别对应产品和方法，产品中提到的相关技术细节在方法中依然有效，为了减少重复，方法未进行赘述。相应地，方法中提到的相关技术细节也可应用于产品中。
112.为了说明的目的，前述描述使用具体命名以提供对所述实施方案的透彻理解。然而，对于本领域的技术人员而言将显而易见的是，不需要具体细节即可实践所述实施方案。因此，出于例示和描述的目的，呈现了对本文所述的具体实施方案的前述描述。这些描述并非旨在是穷举性的或将实施方案限制到所公开的精确形式。对于本领域的普通技术人员而言将显而易见的是，鉴于上面的教导内容，许多修改和变型是可行的。另外，当在本文中用于指部件的位置时，上文和下文的术语或它们的同义词不一定指相对于外部参照的绝对位置，而是指部件的参考附图的相对位置。
113.此外，前述附图和描述包括许多概念和特征，其可以多种方式组合以实现多种有益效果和优点。因此，可组合来自各种不同附图的特征，部件，元件和/或概念，以产生未必在本说明书中示出或描述的实施方案或实施方式。此外，在任何特定实施方案和/或实施方式中，不一定需要具体附图或说明中所示的所有特征，部件，元件和/或概念。应当理解，此类实施方案和/或实施方式落入本说明书的范围。

技术特征：
1.一种半导体封装结构，该封装结构包括，固定在电路板上的多个半导体器件，所述半导体器件中至少两个具有不同的高度；散热金属层，具有接触所述半导体器件的部分；所述散热金属层还具有连接部，所述连接部对应于所述半导体器件之间的间隔处设置；其特征在于，所述散热金属层中接触所述半导体器件的所述部分具有相同的厚度，且所述散热金属层中接触所述半导体器件的所述部分与所述连接部连续设置；所述连接部包括具有高低落差的第一台阶结构，所述第一台阶结构对应于所述半导体器件的不同高度设置。2.如权利要求1所述的封装结构，其特征在于，所述连接部中至少部分区域的厚度小于所述散热金属层中接触所述半导体器件的所述部分。3.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括罩设在所述半导体器件和所述散热金属层外侧的散热盖体，通过所述散热盖体的支架与所述电路板固定。4.如权利要求3所述的封装结构，其特征在于，所述散热盖体还包括第二台阶结构，所述第二台阶结构贴合所述第一台阶结构的上表面设置。5.如权利要求3所述的封装结构，其特征在于，所述散热盖体还包括第三台阶结构，所述第三台阶结构连接所述散热盖体的所述支架。6.如权利要求1所述的封装结构，其特征在于，所述半导体器件包括小芯片模组、cpu芯片、gpu芯片、处理器芯片、功率芯片、存储器芯片中至少一种。7.一种半导体封装方法，包括制备半导体器件的步骤，以及制备散热金属层的步骤，其特征在于，所述制备半导体器件的步骤，包括：将多个所述半导体器件固定至电路板的步骤，所述半导体器件中至少两个具有不同的高度；所述制备散热金属层的步骤，包括：制备散热金属片材，所述散热金属片材的厚度保持一致；将所述散热金属片材进行整形以形成连接部，所述连接部对应于所述半导体器件之间的间隔处设置，整形完成后制成所述散热金属层；将所述散热金属层的下表面贴合至所述半导体器件，形成散热金属层中接触所述半导体器件的部分；其特征在于，所述散热金属层中接触所述半导体器件的所述部分与所述连接部连续设置；所述连接部包括具有高低落差的第一台阶结构，所述第一台阶结构对应于所述半导体器件的不同高度设置。8.如权利要求7所述的方法，其特征在于，在所述整形步骤前还包括对所述连接部的减薄工艺，所述减薄工艺使得所述连接部的至少部分区域的厚度小于所述散热金属层中接触所述半导体器件的所述部分。9.如权利要求7所述的方法，其特征在于，还包括在所述半导体器件和所述散热金属层外侧罩设散热盖体的步骤，通过所述散热盖体的支架与所述电路板固定。10.如权利要求9所述的方法，其特征在于，还包括在所述散热盖体上形成第二台阶结构的整形步骤，所述第二台阶结构根据所述第一台阶结构设置，使得所述散热盖体罩设完成时，所述第二台阶结构贴合在所述第一台阶结构的上表面。11.如权利要求9所述的方法，其特征在于，还包括在所述散热盖体上形成第三台阶结
构的整形步骤，所述第三台阶结构与所述散热盖体的支架连接。12.如权利要求7所述的方法，其特征在于，所述半导体器件包括小芯片模组、cpu芯片、gpu芯片、处理器芯片、功率芯片、存储器芯片中至少一种。

技术总结
本发明提供一种半导体封装结构及封装方法，该封装结构包括固定在电路板上的多个半导体器件，半导体器件中至少两个具有不同的高度；散热金属层，具有接触半导体器件的部分；散热金属层还具有连接部，连接部对应于半导体器件之间的间隔处设置；散热金属层中接触半导体器件的部分具有相同的厚度，且散热金属层中接触半导体器件的部分与连接部连续设置；连接部包括具有高低落差的第一台阶结构，第一台阶结构对应于半导体器件的不同高度设置。本发明保持接触半导体器件的散热金属层具有一致的厚度，而通过设置具有高低落差的台阶结构，来匹配不同高度的半导体器件，保证不同高度半导体器件可以获得均匀有效的散热效果，提高整个封装结构的可靠性。装结构的可靠性。装结构的可靠性。


技术研发人员：华菲 金英镇
受保护的技术使用者：宁波施捷电子有限公司
技术研发日：2023.04.10
技术公布日：2023/7/18