集成电路及其适用的变换器的制作方法

1.本案涉及一种集成电路及其适用的变换器，尤指一种可精确控制开关管的死区时间的集成电路及其适用的变换器。


背景技术：

2.近年来，能源消耗问题受到社会的广泛关注，节能环保的主旨越来越受到重视，因此减小功率变换器的损耗以提升其效率变得尤为重要。
3.对于半桥式dc-dc功率变换器而言，由于功率器件以及印刷电路板都存在一定的寄生参数，造成功率开关管的开通和关断会有一定的延时。此外，驱动芯片等外围电路也会给驱动信号带来一定的延时。这些延时极易造成半桥式dc-dc功率变换器的原边开关管和副边开关管同时开通，导致开关管发生直通现象，此时电源将直接接地并产生相当大的短路电流，进而导致功率开关管因热击穿而损坏。因此，为避免开关管发生直通现象，需在开关管的控制信号中引入死区时间。
4.此外，在现有的半桥dc-dc变换器中，其副边侧采用二极管进行整流输出。然而二极管具有正向导通压降过高的缺点，当整流电流较大时，二极管的导通损耗将变得不容忽视，并进而影响变换器的整体效率。为解决此问题，同步整流技术应运而生，此技术采用mosfet作为同步整流器件，利用其导通电阻较小的优点，极大地降低同步整流器件的功率损耗，从而大幅提升变换器的效率。然而，因mosfet属于主动器件，故需为其提供适当的控制信号以确保变换器的正常工作，而对于控制信号中死区时间的控制一向都是同步整流技术的应用难点之一。若对于死区时间的控制不够精确，将无法最大化变换器的效率，严重时甚至将造成副边电流倒灌至原边侧而使变换器无法正常工作。
5.因此，提供一种可改善上述现有技术的集成电路及其适用的变换器，实为目前迫切的需求。


技术实现要素：

6.本案的目的在于提供一种集成电路及其适用的变换器，通过采样集成电路中开关管上的电压获得该开关管的控制信号中的死区时间的时长并对应产生数字信号，从而可基于数字信号对死区时间的时长进行精确控制及调整，以减少因死区时间所造成的损耗，并提升变换器的效率。
7.为达到上述目的，本案提供一种集成电路，适用于包含第一开关管的变换器，且该集成电路包含第二开关管及采样处理电路。第二开关管的控制信号与第一开关管的控制信号互补且具有死区时间。采样处理电路采样第二开关管上的电压以获得死区时间的时长，并根据死区时间的时长产生数字信号，其中数字信号被用于调整死区时间的时长。
8.为达到上述目的，本案另提供一种变换器，包含输入正端、输入负端、输出正端、输出负端、第一开关管及如上所述的集成电路。输入正端和输入负端用于接收输入信号，输出正端和输出负端用于输出输出信号。第一开关管电连接于输入正端。集成电路中的第二开
关管电连接于输出负端，变换器用于将输入信号转换为输出信号。
附图说明
9.图1为本案第一实施例的变换器及其集成电路的电路结构示意图。
10.图2为图1的变换器中部分信号的波形示意图。
11.图3为图1中的采样处理电路及变换器的控制器的电路架构示意图。
12.图4a及图4b为图3中的比较电路的原理示意图。
13.图5为基于电压信号对死区时间的时长进行调整的流程示意图。
14.图6a及图6b为图3中的比较电路的变化例的原理示意图。
15.图7为本案第二实施例的变换器及其集成电路的电路结构示意图。
16.图8为图7的变换器中部分信号的波形示意图。
17.图9为本案第三实施例的变换器及其集成电路的电路结构示意图。
18.图10为图9的变换器中部分信号的波形示意图。
19.其中，附图标记说明如下：
20.1a：变换器
21.vin+：输入正端
22.vin-：输入负端
23.s1：第一原边开关管
24.s2：第二原边开关管
25.11：变压器
26.2a：集成电路
27.vo+：输出正端
28.vo-：输出负端
29.111：原边绕组
30.112：副边绕组
31.c1、c2：输入电容
32.co：输出电容
33.s3：第一副边开关管
34.s4：第二副边开关管
35.21：采样处理电路
36.pwm1、pwm2、pwm3、pwm4：控制信号
37.vsd3、vsd4：源极-漏极电压
38.d1、d2：驱动引脚
39.cs：电流引脚
40.temp：温度引脚
41.dt：数字信号引脚
42.dt：数字信号
43.t0、t1、t2、t3、t4、t5、t6、t7、t8：时刻
44.ts：开关周期
45.vf：二极管导通压降
46.pwm4_fall、pwm4_rise：脉冲信号
47.pwm3_fall、pwm3_rise：脉冲信号
48.211：采样电路
49.212：信号转换电路
50.213：比较电路
51.12：控制器
52.v3_fall、v3_rise、v4_fall、v4_rise：电压信号
53.vth_up：上限阈值
54.vth_down：下限阈值
55.214：比较器
56.215：寄存器
57.bit0、bit1、bit2、bit3、bit4、bit5、bit6、bit7：位元
58.s51、s52、s53、s54、s55、s56、s57：步骤
59.vstep：调整幅度
60.1b：变换器
61.c3：输入电容
62.s5、s6：开关管
63.2b：集成电路
64.lo：输出电感
65.pwm5、pwm6：控制信号
66.vsd6：源极-漏极电压
67.pwm6_fall、pwm6_rise：脉冲信号
68.1c：变换器
69.c4：输入电容
70.s7、s8、s9、s10：开关管
71.c5：中间电容
72.2c：集成电路
73.lo1、lo2：输出电感
74.pwm7、pwm8、pwm9、pwm10：控制信号
75.vsd10：源极-漏极电压
76.pwm10_fall、pwm10_rise：脉冲信号
具体实施方式
77.体现本案特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本案能够在不同的实施方式下具有各种的变化，其皆不脱离本案的范围，且其中的说明及图示在本质上仅用于说明，而非用以限制本案。
78.图1为本案第一实施例的变换器及其集成电路的电路结构示意图。如图1所示，变换器1a为半桥dc-dc变换器，且包含输入正端vin+、输入负端vin-、第一原边开关管s1、第二
原边开关管s2、变压器11、集成电路2a、输出正端vo+和输出负端vo-。输入正端vin+和输入负端vin-用于接收一输入信号，输出正端vo+和输出负端vo-用于输出一输出信号，变换器1a用于将该输入信号转换为该输出信号。第一原边开关管s1及第二原边开关管s2串联电连接于输入正端vin+与输入负端vin-之间，且第一原边开关管s1及第二原边开关管s2分别电连接于输入正端vin+及输入负端vin-。变压器11包含原边绕组111及副边绕组112，其中原边绕组111的第一端电连接于第一原边开关管s1与第二原边开关管s2间的连接点。变压器11可为例如但不限于隔离变压器。于一些实施例中，变换器1a还包含串联电连接于输入正端vin+与输入负端vin-之间的输入电容c1及c2，输入电容c1及c2所形成的电容桥臂与第一原边开关管s1及第二原边开关管s2所形成的开关桥臂相互并联连接，且变压器11的原边绕组111的第二端电连接于输入电容c1与c2间的连接点。于一些实施例中，变换器1a还包含电连接于输出正端vo+与输出负端vo-之间的输出电容co。
79.集成电路2a包含第一副边开关管s3、第二副边开关管s4及采样处理电路21，其中集成电路2a被集成于一个芯片中，从而极大程度地降低噪声对采样处理电路21的采样精度的影响。第一副边开关管s3及第二副边开关管s4用于进行副边同步整流。第一副边开关管s3电连接于副边绕组112的第一端与输出负端vo-之间，副边绕组112的第二端电连接于输出正端vo+，第二副边开关管s4电连接于副边绕组112的第三端与输出负端vo-之间。再者，如图2所示，第一副边开关管s3的控制信号pwm3与第一原边开关管s1的控制信号pwm1互补且具有一死区时间，第二副边开关管s4的控制信号pwm4与第二原边开关管s2的控制信号pwm2互补且具有一死区时间。采样处理电路21采样第一副边开关管s3上的电压以获得控制信号pwm3的死区时间(即第一副边开关管s3对应的死区时间)的时长，并采样第二副边开关管s4上的电压以获得控制信号pwm4的死区时间(即第二副边开关管s4对应的死区时间)的时长。根据第一副边开关管s3对应的死区时间的时长以及第二副边开关管s4对应的死区时间的时长，采样处理电路21产生数字信号dt，其中数字信号dt被用于对第一副边开关管s3及第二副边开关管s4分别对应的两个死区时间的时长进行精确控制及调整，以减少因死区时间所造成的损耗，并提升变换器1a的效率。
80.变换器1a中的开关管可为例如但不限于mosfet(metal-oxide-semiconductor field-effect transistor，金属氧化物半导体场效晶体管)、igbt(insulated gate bipolar transistor，绝缘栅双极晶体管)、sic(碳化硅)晶体管或gan(氮化镓)晶体管。于此实施例中，变换器1a中的开关管以mosfet为例，第一副边开关管s3的漏极和源极分别电连接于副边绕组112的第一端和输出负端vo-，第二副边开关管s4的漏极和源极分别电连接于副边绕组112的第三端和输出负端vo-。对应地，采样处理电路21所采样的第一副边开关管s3上的电压和第二副边开关管s4上的电压分别为第一副边开关管s3的源极-漏极电压vsd3和第二副边开关管s4的源极-漏极电压vsd4。
81.于一些实施例中，集成电路2a具有分别电连接于第一副边开关管s3及第二副边开关管s4的栅极的两个驱动引脚d1及d2，分别用以接收控制信号pwm3及pwm4并提供给第一副边开关管s3及第二副边开关管s4。于一些实施例中，集成电路2a具有两个漏极引脚(未图示)，第一副边开关管s3的漏极和第二副边开关管s4的漏极经由两个漏极引脚分别电连接于副边绕组112的第一端和第三端。于一些实施例中，集成电路2a具有电连接于采样处理电路21的数字信号引脚dt，其中数字信号引脚dt用于输出数字信号dt给外部控制器。
82.于一些实施例中，采样处理电路21包含电流采样电路(未图示)，集成电路2a具有电连接于电流采样电路的电流引脚cs，其中电流采样电路采样流经第一副边开关管s3的电流以及流经第二副边开关管s4的电流并产生电流信号，电流引脚cs用于输出电流信号。于一些实施例中，采样处理电路21包含温度检测电路(未图示)，集成电路2a具有电连接于温度检测电路的温度引脚temp，温度检测电路检测第一副边开关管s3及第二副边开关管s4的温度以产生温度信号，温度引脚temp用于输出温度信号。
83.图2为图1的变换器中部分信号的波形示意图。如图2所示，控制信号pwm1与pwm3互补，控制信号pwm2与pwm4互补，时刻t0至t8期间为一个开关周期ts。以第二副边开关管s4为例，当控制信号pwm4为高电平时(如图2所示的时刻t0至t4期间)，整流电流流经第二副边开关管s4的导电沟道，故第二副边开关管s4的源极-漏极电压vsd4为整流电流在第二副边开关管s4的导通电阻上形成的压降。于时刻t4，即控制信号pwm4自高电平转变为低电平时，第二副边开关管s4内的导电沟道关断，此时仍然有电流流经第二副边开关管s4的体二极管，故第二副边开关管s4的源极-漏极电压vsd4为体二极管的正向导通压降(以-vf表示)，而后第二副边开关管s4因承受反压而关断。于时刻t6，第二原边开关管s2关断，第二副边开关管s4承受正压，由于控制信号pwm4仍处于低电平，故在时刻t6至t7期间，整流电流流经第二副边开关管s4的体二极管，第二副边开关管s4的源极-漏极电压vsd4为体二极管的正向导通压降(-vf)。于时刻t7，控制信号pwm4由低电平转变为高电平，第二副边开关管s4的源极-漏极电压vsd4为整流电流在第二副边开关管s4的导通电阻上形成的压降。于此开关周期ts中，时刻t4至t5期间为位于控制信号pwm4的下降沿处的死区时间，时刻t6至t7期间为位于控制信号pwm4的上升沿处的死区时间。采样处理电路21通过采样第二副边开关管s4的源极-漏极电压vsd4以产生两个脉冲信号pwm4_fall及pwm4_rise，其中脉冲信号pwm4_fall反映位于控制信号pwm4的下降沿处的死区时间的时长，脉冲信号pwm4_rise反映位于控制信号pwm4的上升沿处的死区时间的时长。
84.第一副边开关管s3的运作与第二副边开关管s4相似，故于此不再赘述。同理，采样处理电路21通过采样第一副边开关管s3的源极-漏极电压vsd3以产生两个脉冲信号pwm3_fall及pwm3_rise，其中脉冲信号pwm3_fall反映位于控制信号pwm3的下降沿处的死区时间的时长，脉冲信号pwm3_rise反映位于控制信号pwm3的上升沿处的死区时间的时长。
85.图3为图1中的采样处理电路及变换器的控制器的电路架构示意图。如图3所示，采样处理电路21包含相互电连接的采样电路211、信号转换电路212及比较电路213，采样电路211采样集成电路2a中的开关管上的电压，以产生该开关管的控制信号中的死区时间的时长的脉冲信号。信号转换电路212将脉冲信号转换为反映死区时间的时长的电压信号。比较电路213将电压信号与阈值进行比较以产生数字信号dt。变换器1a的控制器12电连接于比较电路213，并根据数字信号dt调整变换器1a中的开关管的控制信号，从而调整死区时间的时长。
86.于此实施例中，采样处理电路21包含两个采样电路211及两个信号转换电路212。在第一副边开关管s3对应的采样电路211及信号转换电路212中，采样电路211采样第一副边开关管s3的源极-漏极电压vsd3以产生两个脉冲信号pwm3_fall及pwm3_rise，信号转换电路212将两个脉冲信号pwm3_fall及pwm3_rise分别转换为电压信号v3_fall及v3_rise并提供给比较电路213。类似地，在第二副边开关管s4对应的采样电路211及信号转换电路212
中，采样电路211采样第二副边开关管s4的源极-漏极电压vsd4以产生两个脉冲信号pwm4_fall及pwm4_rise，信号转换电路212将两个脉冲信号pwm4_fall及pwm4_rise分别转换为电压信号v4_fall及v4_rise并提供给比较电路213。电压信号v3_fall、v3_rise、v4_fall及v4_rise分别反映对应的死区时间的时长。实际上，采样电路211及信号转换电路212的数量不受限制，其数量可对应集成电路2a中的开关管的数量，亦可仅由同一采样电路211及同一信号转换电路212进行采样及信号转换。
87.此外，于此实施例中，信号转换电路212为积分电路，其通过积分将脉冲信号转换为电压信号，其中电压信号的大小与死区时间的时长成正比，具体而言，电压信号越大，则死区时间越长；反之，电压信号越小，则死区时间越短。然实际上，信号转换电路212的实施态样并不以此为限，其可为任一能将脉冲信号转换为反映死区时间的时长的电压信号的电路。
88.比较电路213接收所有电压信号v3_fall、v3_rise、v4_fall及v4_rise，并将各个电压信号与上限阈值vth_up和下限阈值vth_down进行比较，且依据所有比较结果产生数字信号dt。变换器1a的控制器12根据数字信号dt控制所有开关管的控制信号pwm1、pwm2、pwm3及pwm4，以调整各个死区时间的时长。
89.图4a及图4b为图3中的比较电路的原理示意图，其示出了数字信号dt的各位元。如图4a所示，比较电路213包含比较器214及寄存器215，比较器214用以对电压信号及阈值进行比较，并依据比较结果产生死区调节指令，其中死区调节指令被存储于寄存器215，且比较电路213所产生的数字信号dt包含寄存器215中的所有死区调节指令。
90.于此实施例中，比较电路213包含八个比较器214及一八位元寄存器215。每一比较器214将对应的电压信号(v3_fall、v3_rise、v4_fall或v4_rise)与对应的阈值(vth_up或vth_down)进行比较，以产生死区调节指令存储于寄存器215中的对应位元(bit0、bit1、bit2、bit3、bit4、bit5、bit6或bit7)。八个比较器214各自对应的电压信号、阈值及位元如图4a所示。由此可知，在寄存器215中，位元bit0及bit1代表的死区调节指令(bit0,bit1)对应位于控制信号pwm3的上升沿处的死区时间，位元bit2及bit3代表的死区调节指令(bit2,bit3)对应位于控制信号pwm3的下降沿处的死区时间，位元bit4及bit5代表的死区调节指令(bit4,bit5)对应位于控制信号pwm4的上升沿处的死区时间，位元bit6及bit7代表的死区调节指令(bit6,bit7)对应位于控制信号pwm4的下降沿处的死区时间。寄存器215中的所有位元(即所有死区调节指令)形成数字信号dt。
91.基于数字信号dt，控制器12通过控制各开关管的控制信号来调整各个死区时间的时长。由于对各个死区时间的时长的调整方式均相似，故于此仅以针对位于控制信号pwm4的下降沿处的死区时间为例。如图4b及表1所示，上限阈值vth_up大于下限阈值vth_down，当对应的电压信号v4_fall小于下限阈值vth_down时，位元bit6及bit7均为0，对应的死区调节指令为(0,0)，此时控制器12增加死区时间的时长。当电压信号v4_fall介于下限阈值vth_down与上限阈值vth_up之间时，位元bit6及bit7分别为0和1，对应的死区调节指令为(0,1)，此时控制器12不对死区时间的时长进行调整，即维持当前死区时间的时长。当电压信号v4_fall大于上限阈值vth_up时，位元bit6及bit7均为1，对应的死区调节指令为(1,1)，此时控制器12减少死区时间的时长。
92.表1
93.死区调节指令变换器的控制器采取动作(0,0)增加死区时间的时长(0,1)维持当前死区时间的时长(1,1)减少死区时间的时长
94.对应的调整流程例示于图5，且同样以针对位于控制信号pwm4的下降沿处的死区时间为例。首先，判断对应的电压信号v4_fall是否介于下限阈值vth_down与上限阈值vth_up之间(步骤s51)。若判断结果为是，即电压信号v4_fall介于下限阈值vth_down与上限阈值vth_up之间，则维持当前死区时间的时长(步骤s52)。若判断结果为否，即电压信号v4_fall小于下限阈值vth_down或大于上限阈值vth_up，则进一步判断电压信号v4_fall是否小于下限阈值vth_down(步骤s53)。
95.若步骤s53的判断结果为是，即电压信号v4_fall小于下限阈值vth_down，则增加死区时间的时长(步骤s54)。而后，判断电压信号v4_fall是否介于下限阈值vth_down与上限阈值vth_up之间(步骤s55)，若判断结果为是，则维持当前死区时间的时长(步骤s52)，若判断结果为否，则再次增加死区时间的时长(步骤s54)。借此，在电压信号v4_fall小于下限阈值vth_down的情况下，将逐渐增加死区时间的时长，直到电压信号v4_fall介于下限阈值vth_down与上限阈值vth_up之间。
96.若步骤s53的判断结果为否，即电压信号v4_fall大于上限阈值vth_up，则减少死区时间的时长(步骤s56)。而后，判断电压信号v4_fall是否介于下限阈值vth_down与上限阈值vth_up之间(步骤s57)，若判断结果为是，则维持当前死区时间的时长(步骤s52)，若判断结果为否，则再次减少死区时间的时长(步骤s57)。借此，在电压信号v4_fall大于上限阈值vth_up的情况下，将逐渐减少死区时间的时长，直到电压信号v4_fall介于下限阈值vth_down与上限阈值vth_up之间。
97.须注意的是，在增加或减少死区时间的时长时(步骤s54及s56)，每次的调整幅度为vstep，其中调整幅度vstep小于下限阈值vth_down与上限阈值vth_up之间的差值，而调整幅度vstep的具体大小可依据变换器1a的开关频率及各死区时间的时长来进行设计。借此，可实现对死区时间的时长的精确控制及调整，以减少因死区时间所造成的损耗，并提升变换器的效率。
98.在前述实施例中，比较电路213用于和电压信号比较的阈值包含上限阈值vth_up及下限阈值vth_down，对应地，数字信号dt被用于调整死区时间的时长落于预设范围内，然本案并不以此为限。于另一实施例中，比较电路213用于和电压信号比较的阈值为一阈值vth，对应产生的数字电路被用于调整死区时间的时长实质上等于一预设时长。具体而言，于此情况下，图6a及图6b为图3中的比较电路的变化例的原理示意图，其示出了数字信号dt的各位元。如图6a所示，比较电路213包含四个比较器214及一四位元寄存器215，其中，四个比较器214分别将电压信号v3_rise、v3_fall、v4_rise及v4_fall与阈值vth进行比较，以产生死区调节指令存储于寄存器215中的对应位元bit0、bit1、bit2及bit3。位元bit0代表的死区调节指令对应位于控制信号pwm3的上升沿处的死区时间，位元bit1代表的死区调节指令对应位于控制信号pwm3的下降沿处的死区时间，位元bit2代表的死区调节指令对应位于控制信号pwm4的上升沿处的死区时间，位元bit3代表的死区调节指令对应位于控制信号pwm4的下降沿处的死区时间。
99.以针对位于控制信号pwm4的下降沿处的死区时间为例，如图6b所示，当对应的电压信号v4_fall小于阈值vth时，位元bit3为0，此时控制器12增加死区时间的时长。当电压信号v4_fall大于阈值vth时，位元bit3为1，此时控制器12减少死区时间的时长。再者，于此实施例中，可在对电压信号与阈值vth的比较中加入回滞设计，以防止电压信号在阈值vth附近频繁变动。
100.另外，于前述实施例中，对于同一控制信号，以两个电压信号分别反映上升沿处及下降沿处的死区时间的时长，然本案并不以此为限。于另一些实施例中，亦可由同一电压信号同时反映上升沿处及下降沿处的死区时间的时长。
101.须注意的是，在比较电路213中，比较器214的数量及寄存器215的位元数量并不以图式中的示例为限，其取决于比较电路213用于比较的电压信号和阈值的数量。具体而言，比较器214的数量等于电压信号的数量与阈值的数量的乘积，而寄存器215的位元数量等于比较器214的数量。举例而言，于图4a所示实施例中，比较电路213将四个电压信号v3_rise、v3_fall、v4_rise及v4_fall分别与上限阈值vth_up和下限阈值vth_down进行比较，故比较器214的数量及寄存器215的位元数量为8。于图6a所示实施例中，比较电路213将四个电压信号v3_rise、v3_fall、v4_rise及v4_fall分别与阈值vth进行比较，故比较器214的数量及寄存器215的位元数量为4。
102.此外，若将变换器中非属集成电路的开关管均视为第一开关管，并将集成电路的开关管均视为第二开关管，实际上，第一开关管的数量及第二开关管的数量均不以前述实施例中的两个为限，其数量可为任意正整数。在变换器包含多个第一开关管的情况下，集成电路包含分别对应于多个第一开关管的多个第二开关管。相对应的第一开关管及第二开关管的控制信号互补且具有一死区时间，采样处理电路采样每一第二开关管上的电压以获得每一第二开关管对应的死区时间的时长，并根据所有第二开关管对应的死区时间的时长产生数字信号，其中数字信号被用于调整所有第二开关管对应的死区时间的时长。具体调整方法与前述相同，故于此不再赘述。
103.另外，本案的变换器的具体电路拓扑并不限于前述实施例所示拓扑，以下将另行例示两种可能的变换器拓扑，然本案亦不以此为限。
104.图7为本案第二实施例的变换器及其集成电路的电路结构示意图。如图7所示，变换器1b包含输入正端vin+、输入负端vin-、输入电容c3、开关管s5、集成电路2b、输出电感lo、输出电容co、输出正端vo+及输出负端vo-。输入电容c3电连接于输入正端vin+与输入负端vin-之间，开关管s5及输出电感lo串联电连接于输入正端vin+与输出正端vo+之间，输出电容co电连接于输出正端vo+与输出负端vo-之间。集成电路2b包含开关管s6及采样处理电路21，其中采样处理电路21的功能与结构于前述实施例相同，故于此不再赘述。开关管s6的第一端电连接于开关管s5与输出电感lo间的连接点，开关管s6的第二端电连接于输入负端vin-及输出负端vo-。
105.图8为图7的变换器中部分信号的波形示意图。如图8所示，开关管s5的控制信号pwm5与开关管s6的控制信号pwm6互补。采样处理电路21通过采样开关管s6的源极-漏极电压vsd6以产生两个脉冲信号pwm6_fall及pwm6_rise，其中脉冲信号pwm6_fall反映位于控制信号pwm6的下降沿处的死区时间的时长，脉冲信号pwm6_rise反映位于控制信号pwm6的上升沿处的死区时间的时长。采样处理电路21可基于脉冲信号pwm6_fall及pwm6_rise产生
数字信号，以供变换器1b的控制器根据数字信号调整控制信号pwm6中的死区时间的时长，具体过程与前述实施例中所述相似，故于此不再赘述。
106.图9为本案第三实施例的变换器及其集成电路的电路结构示意图。如图9所示，变换器1c包含输入正端vin+、输入负端vin-、输入电容c4、开关管s7和s8、中间电容c5、集成电路2c、输出电感lo1和lo2、输出电容co、输出正端vo+及输出负端vo-。输入电容c4电连接于输入正端vin+与输入负端vin-之间。开关管s7、中间电容c5及输出电感lo2串联电连接于输入正端vin+与输出正端vo+之间。开关管s8及输出电感lo1串联电连接于开关管s7与中间电容c5间的连接点与输出正端vo+之间。输出电容co电连接于输出正端vo+与输出负端vo-之间。集成电路2c包含开关管s9和s10及采样处理电路21，其中采样处理电路21的功能与结构于前述实施例相同，故于此不再赘述。开关管s9的第一端电连接于中间电容c5与输出电感lo2间的连接点，开关管s9的第二端电连接于输入负端vin-及输出负端vo-。开关管s10的第一端电连接于开关管s8与输出电感lo1间的连接点，开关管s10的第二端电连接于输入负端vin-及输出负端vo-。
107.图10为图9的变换器中部分信号的波形示意图。如图10所示，开关管s7的控制信号pwm7与开关管s9的控制信号pwm9互补，开关管s8的控制信号pwm8与开关管s10的控制信号pwm10互补。以开关管s10为例，采样处理电路21通过采样开关管s10的源极-漏极电压vsd10以产生两个脉冲信号pwm10_fall及pwm10_rise，其中脉冲信号pwm10_fall反映位于控制信号pwm10的下降沿处的死区时间的时长，脉冲信号pwm10_rise反映位于控制信号pwm10的上升沿处的死区时间的时长。采样处理电路21可基于脉冲信号pwm10_fall及pwm10_rise产生数字信号，以供变换器1c的控制器根据数字信号调整控制信号pwm10中的死区时间的时长，具体过程与前述实施例中所述相似，故于此不再赘述。
108.综上所述，本案提供一种集成电路及其适用的变换器，通过采样集成电路中的开关管上的电压获得该开关管的控制信号中的死区时间的时长并对应产生数字信号，从而可基于数字信号对死区时间的时长进行精确控制及调整，以减少因死区时间所造成的损耗，并提升变换器的效率。
109.须注意，上述仅是为说明本案而提出的较佳实施例，本案不限于所述的实施例，本案的范围由如附权利要求决定。且本案得由熟习此技术的人士任施匠思而为诸般修饰，然皆不脱如附权利要求所欲保护者。

技术特征：
1.一种集成电路，其特征在于，适用于包含一第一开关管的一变换器，该集成电路包含：一第二开关管，其中该第二开关管的控制信号与该第一开关管的控制信号互补且具有一死区时间；以及一采样处理电路，采样该第二开关管上的电压以获得该死区时间的时长，并根据该死区时间的该时长产生一数字信号，其中该数字信号被用于调整该死区时间的该时长。2.如权利要求1所述的集成电路，其中该采样处理电路包含相互电连接的一采样电路、一信号转换电路及一比较电路，该采样电路采样该第二开关管上的该电压以产生反映该死区时间的该时长的一脉冲信号，该信号转换电路将该脉冲信号转换为反映该死区时间的该时长的一电压信号，该比较电路将该电压信号与一阈值进行比较以产生该数字信号，该变换器的一控制器电连接于该比较电路，并根据该数字信号控制该第一开关管及该第二开关管的该控制信号，以调整该死区时间的该时长。3.如权利要求2所述的集成电路，其中该采样电路通过积分将该脉冲信号转换为该电压信号，该电压信号的大小与该死区时间的该时长成正比。4.如权利要求2所述的集成电路，其中该比较电路包含一比较器及一寄存器，该比较器用以对该电压信号及该阈值进行比较，并依据比较结果产生一死区调节指令，该死区调节指令被存储于该寄存器，且该比较电路所产生的该数字信号包含该寄存器中的所有该死区调节指令。5.如权利要求4所述的集成电路，其中该阈值包含上限阈值和下限阈值，该上限阈值大于该下限阈值；当该电压信号小于该下限阈值时，该控制器增加该死区时间的该时长；当该电压信号介于该下限阈值与该上限阈值之间时，该控制器不对该死区时间的该时长进行调整，即维持当前该死区时间的该时长；当该电压信号大于该上限阈值时，该控制器减少该死区时间的该时长。6.如权利要求4所述的集成电路，其中当该电压信号小于该阈值时，该控制器增加该死区时间的该时长；当该电压信号大于该阈值时，该控制器减少该死区时间的该时长；且该比较器中包含回滞电路。7.如权利要求2所述的集成电路，其中该电压信号包含一第一电压信号及一第二电压信号，该第一电压信号反映位于该第二开关管的该控制信号的上升沿处的该死区时间的该时长，该第二电压信号反映位于该第二开关管的该控制信号的下降沿处的该死区时间的该时长。8.如权利要求2所述的集成电路，其中该电压信号反映位于该第二开关管的该控制信号的上升沿处和下降沿处的该死区时间的该时长。9.如权利要求2所述的集成电路，其中该阈值为一预设值，对应产生的该数字信号被用于调整该死区时间的该时长实质上等于一预设时长。10.如权利要求2所述的集成电路，其中该阈值包含一上限阈值及一下限阈值，对应产生的该数字信号被用于调整该死区时间的该时长落于一预设范围内。11.如权利要求1所述的集成电路，其中该变换器包含多个该第一开关管，该集成电路包含分别对应于该多个第一开关管的多个该第二开关管，相对应的该第一开关管及该第二开关管的控制信号互补且具有一死区时间，该采样处理电路采样每一该第二开关管上的该
电压以获得每一该第二开关管对应的该死区时间的时长，并根据该多个第二开关管对应的该死区时间的该时长产生该数字信号，其中该数字信号被用于调整该多个第二开关管对应的该死区时间的该时长。12.如权利要求1所述的集成电路，具有电连接于该第二开关管的一驱动引脚，其中该驱动引脚用于接收该第二开关管的该控制信号；该集成电路还具有电连接于该采样处理电路的一数字信号引脚，其中该数字信号引脚用于输出该数字信号。13.如权利要求1所述的集成电路，其中该采样处理电路包含一电流采样电路，该集成电路具有电连接于该电流采样电路的一电流引脚，该电流采样电路采样流经该第二开关管的电流以产生一电流信号，该电流引脚用于输出该电流信号。14.如权利要求1所述的集成电路，其中该采样处理电路包含一温度检测电路，该集成电路具有电连接于该温度检测电路的一温度引脚，该温度检测电路检测该第二开关管的温度以产生一温度信号，该温度引脚用于输出该温度信号。15.一种变换器，其特征在于，包含：一输入正端、一输入负端、一输出正端及一输出负端，其中该输入正端和该输入负端用于接收一输入信号，该输出正端和该输出负端用于输出一输出信号；一第一开关管，电连接于该输入正端；以及如权利要求1至14中任一项所述的集成电路，其中该集成电路中的该第二开关管电连接于该输出负端，该变换器用于将该输入信号转换为该输出信号。16.如权利要求15所述的变换器，其中该变换器包含：两个该第一开关管，串联电连接于该输入正端与该输入负端之间，其中第一个该第一开关管及第二个该第一开关管分别电连接于该输入正端及该输入负端；两个输入电容，串联电连接于该输入正端与该输入负端之间；以及一变压器，包含一原边绕组及一副边绕组，其中该原边绕组的第一端电连接于该两个第一开关管间的连接点，该原边绕组的第二端电连接于该两个输入电容间的连接点；其中该集成电路包含两个该第二开关管，其中第一个该第二开关管电连接于该副边绕组的第一端与该输出负端之间，该副边绕组的第二端电连接于该输出正端，第二个该第二开关管电连接于该副边绕组的第三端与该输出负端之间，且该第一个第二开关管的控制信号与该第一个第一开关管的控制信号互补且具有一死区时间，该第二个第二开关管的控制信号与该第二个第一开关管的控制信号互补且具有一死区时间；以及该采样处理电路采样每一该第二开关管上的电压以获得每一该第二开关管对应的该死区时间的时长，并根据该两个第二开关管对应的该死区时间的该时长产生该数字信号，其中该数字信号被用于调整该两个第二开关管对应的该死区时间的该时长。17.如权利要求15所述的变换器，其中该变换器包含一输入电容、一输出电感以及一输出电容；其中，该输入电容电连接于该输入正端与该输入负端之间，该第一开关管及该输出电感串联电连接于该输入正端与该输出正端之间，该输出电容电连接于该输出正端与该输出负端之间，该集成电路中的该第二开关管的第一端电连接于该第一开关管与该输出电感间的连接点，该第二开关管的第二端电连接于该输入负端及该输出负端。18.如权利要求15所述的变换器，其中该变换器包含一输入电容、两个该第一开关管、
一中间电容、一输出电容、一第一输出电感以及一第二输出电感，该集成电路包含两个该第二开关管；该输入电容电连接于该输入正端与该输入负端之间，第一个该第一开关管、该中间电容及该第二输出电感串联电连接于该输入正端与该输出正端之间，第二个该第一开关管及该第一输出电感串联电连接于该第一个第一开关管与该中间电容间的连接点与该输出正端之间，该输出电容电连接于该输出正端与该输出负端之间；第一个该第二开关管的第一端电连接于该中间电容与该第二输出电感间的连接点，第一个该第二开关管的第二端电连接于该输入负端及该输出负端；第二个该第二开关管的第一端电连接于该第二个第一开关管与该第一输出电感间的连接点，第二个该第二开关管的第二端电连接于该输入负端及该输出负端；该第一个第二开关管的控制信号与该第一个第一开关管的控制信号互补且具有一死区时间，该第二个第二开关管的控制信号与该第二个一开关管的控制信号互补且具有一死区时间；该集成电路中的该采样处理电路采样每一该第二开关管上的电压以获得每一该第二开关管对应的该死区时间的时长，并根据该两个第二开关管对应的该死区时间的该时长产生该数字信号，其中该数字信号被用于调整该两个第二开关管对应的该死区时间的该时长。

技术总结
本案提供一种集成电路及其适用的变换器，其中变换器还包含第一开关管，集成电路包含第二开关管及采样处理电路。第二开关管的控制信号与第一开关管的控制信号互补且具有死区时间。采样处理电路采样第二开关管上的电压以获得死区时间的时长，并根据死区时间的时长产生数字信号，其中数字信号被用于调整死区时间的时长。时长。时长。


技术研发人员：杨仲望 常学良 单明杰
受保护的技术使用者：台达电子工业股份有限公司
技术研发日：2022.11.21
技术公布日：2023/7/22