电容等效电路及电子设备的制作方法

1.本技术涉及电子技术领域或者芯片技术领域，具体涉及一种电容等效电路及电子设备。


背景技术：

2.实际应用中，电容作为一种电路基础器件，其重要性不言而喻。而rc串联电路也经常应用于滤波、补偿等电路中。但是，在目前的集成电路应用中，电容的容值大而体积大的特性使得大电容难以集成在芯片内部，往往需要单独设置一个引脚来连接放置于芯片外部的电容，增加了实际生产成本。


技术实现要素：

3.本技术实施例提供了一种电容等效电路及电子设备，能够实现一种电容等效电路，该电容等效电路能够被集成到芯片内部。
4.第一方面，本技术实施例提供一种电容等效电路，所述电容等效电路包括：osc电路、比较器、运算放大器、第一充放电路、第二充放电路、电阻、电容；其中，
5.所述osc电路的输入端分别连接所述电阻的两端，以及所述osc电路的输出端连接所述第一充放电路的一个输入端和所述第二充放电路的一个输入端；所述电阻的两端还分别连接所述比较器的2个输入端，所述比较器的2个输出端还分别连接所述第一充放电路的另一个输入端以及所述第二充放电路的另一个输入端；
6.所述第一充放电路的输出端、所述第二充放电路的输出端均连接到所述电容的一端和所述运算放大器的正向输入端；所述电容的另一端接地，所述运算放大器的负输入端连接所述运算放大器的输出端以及所述比较器的负输入端；所述比较器的正输入端连接输入电流。
7.第二方面，本技术实施例提供一种电子设备，所述电子设备包括第一方面所述的电容等效电路。
8.实施本技术实施例，具有如下有益效果：
9.基于本技术实施例所提供的电容等效电路及电子设备，电容等效电路包括：osc电路、比较器、运算放大器、第一充放电路、第二充放电路、电阻、电容；其中，osc电路的输入端分别连接电阻的两端，以及osc电路的输出端连接第一充放电路的一个输入端和第二充放电路的一个输入端；电阻的两端还分别连接比较器的2个输入端，比较器的2个输出端还分别连接第一充放电路的另一个输入端以及第二充放电路的另一个输入端；第一充放电路的输出端、第二充放电路的输出端均连接到电容的一端和运算放大器的正向输入端；电容的另一端接地，运算放大器的负输入端连接运算放大器的输出端以及比较器的负输入端；比较器的正输入端连接输入电流，进而，上述电容等效电路采用一个小电容(小体积电容)实现大电容的效果，从而等效实现将大电容集成在芯片内部，一方面减少了外置器件的数量，降低了系统生产成本；另一方面，降低了外置电容因老化而容值减小的影响。
附图说明
10.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
11.图1是本技术实施例提供的一种常规集成电路中的rc串联电路的结构示意图；
12.图2是本技术实施例提供的一种电容等效电路的结构示意图；
13.图3是本技术实施例提供的另一种电容等效电路的结构示意图；
14.图4是本技术实施例提供的另一种电容等效电路的结构示意图；
15.图5是本技术实施例提供的一种电容等效电路相关波形示意图。
具体实施方式
16.为了本技术领域人员更好理解本技术的技术方案，下面结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术的部分实施例，而并非全部的实施例。基于本技术实施例的描述，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术所保护的范围。
17.本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、软件、产品或设备没有限定于已列出的步骤或单元，而是还包括没有列出的步骤或单元，或还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
18.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
19.下面结合附图对本技术实施例进行介绍，附图中相交导线的交叉处有圆点表示导线相接，交叉处无圆点表示导线不相接。
20.相关技术，如图1所示，当所需的电容容值较大时(在nf级别以上)，将电容集成在芯片内部需要占用芯片较大资源亦或者无法集成在内部。此时，通常需要设置一引脚并在外部连接所需的大电容。但是，单独设置的引脚将占用芯片内部资源，同时外置的大电容增加了系统的体积以及生产成本。
21.请参阅图2，图2是本技术实施例提供的一种电容等效电路的结构示意图，所述电容等效电路包括：osc电路、比较器、运算放大器、第一充放电路、第二充放电路、电阻r、电容c
p
；其中，
22.所述osc电路的输入端分别连接所述电阻r的两端，以及所述osc电路的输出端连接所述第一充放电路的一个输入端和所述第二充放电路的一个输入端；所述电阻r的两端还分别连接所述比较器的2个输入端，所述比较器的2个输出端还分别连接所述第一充放电路的另一个输入端以及所述第二充放电路的另一个输入端；
23.所述第一充放电路的输出端、所述第二充放电路的输出端均连接到所述电容c
p
的
一端和所述运算放大器的正向输入端；所述电容c
p
的另一端接地，所述运算放大器的负输入端连接所述运算放大器的输出端以及所述比较器的负输入端；所述比较器的正输入端连接输入电流i
in
。
24.可选的，具体实现中，本技术实施例中的电容等效电路能够实现如下功能：
25.所述osc电路，用于基于所述电阻r两端的电压，产生时钟信号；
26.所述比较器，用于判断所述电阻r的电压方向，并基于该电压方向生成对应的使能信号；
27.所述第一充放电路，用于在所述使能信号为第一预设使能信号时，基于所述时钟信号和所述第一预设使能信号对所述电容进行放电；
28.所述第二充放电路，用于在所述使能信号为第二预设使能信号时，基于所述时钟信号和所述第二预设使能信号对所述电容进行充电。
29.其中，第一预设使能信号、第二预设使能信号均可以预先设置或者系统默认。第一预设使能信号、第二预设使能信号为互为相反的使能信号。第一预设使能信号可以记作down使能信号，第二预设使能信号可以记作up使能信号。时钟信号可以记作clk。
30.本技术实施例中的电容等效电路采用一个小电容(小体积电容)实现大电容的效果，从而等效实现将大电容集成在芯片内部，一方面减少了外置器件的数量，降低了系统生产成本；另一方面，降低了外置电容因老化而容值减小的影响。
31.请参阅图3，图3是本技术实施例提供的一种电容等效电路的结构示意图，所述第一充放电路包括：第一开关控制单元4、第一脉冲生成电路8和第一受控电流源7；所述第二充放电路包括：第二开关控制单元5、第二脉冲生成电路9和第二受控电流源6；所述第一开关控制单元4连接所述第一脉冲生成电路8的一端，所述第一脉冲生成电路8的另一端连接所述第一受控电流源7的控制端；所述第二开关控制单元5连接所述第二脉冲生成电路9的一端，所述第二脉冲生成电路9的另一端连接所述第二受控电流源6的控制端；所述第一受控电流源7的电流输入端连接所述第二受控电流源6的电流输出端；所述第一受控电流源7的电流输出端接地；所述第二受控电流源6的电流输入端连接电源vcc；所述第二受控电流源6的电流输出端还连接所述电容c
p
以及所述运算放大器3的正向输入端。
32.具体实现中，该电容等效电路包括：osc电路1、比较器2、运算放大器3、第一开关控制单元4、第二开关控制单元5、第一脉冲生成电路8、第二脉冲生成电路9、第一受控电流源7、第二受控电流源6、电容c
p
；其中，所述osc电路的输入端分别连接电阻r的两端以及输出端连向所述第一开关控制单元4和所述第二开关控制单元5的一个输入端；所述电阻r的两端还分别连接所述比较器2的输入端，所述比较器2的反向输出端连接所述第一开关控制单元4的另一个输入端，以及正向输出端连接所述第二开关控制单元5的另一个输入端；所述第一脉冲生成电路8和所述第二脉冲生成电路9的输入端分别连接所述第一开关控制单元4和所述第二开关控制单元5的输出端；所述第一脉冲生成电路8和第二脉冲生成电路9的输出端分别连接所述第一受控电流源7和所述第二受控电流源6的控制端；所述第一受控电流源7的电流输入端和所述第二受控电流源6的电流输出端相连接，所述第一受控电流源7的电流输入端还与所述电容c
p
的一端以及所述运算放大器3的正向输入端相连接；所述第一受控电流源7的电流输出端接地，所述第二受控电流源6的电流输入端连接电源vcc；所述电容c
p
的另一端接地；所述运算放大器3的反向输入端与其输出端相连，所述运算放大器3的
输出端还连接所述电阻r的负端。
33.其中，所述第一开关控制单元4可以包括与门或者开关器件，所述第二开关控制单元5可以包括与门或者开关器件。
34.进一步的，在第一开关控制单元4、第二开关控制单元5均为与门时，如图4所示，即图3中的开关控制单元均可以替换为与门。电阻r为对应的串联电阻，即相当于rc电路中的电阻r。
35.可选的，所述osc电路1，用于采样所述电阻r的电阻电压并输出一频率与该电压的绝对值正相关的时钟信号。
36.具体实现中，osc电路1的输入端分别连接电阻r的两端，输出端连向与门4和与门5的一个输入端。具体的，osc电路1基于电阻r两端的电压vr，产生一频率与该电压相关的时钟信号clk。
37.可选的，所述比较器2，用于判断所述电阻r的电阻电压的方向，所述第一开关控制单元4和所述第二开关控制单元5基于所述比较器2的输出控制所述时钟信号的通路。
38.具体实现中，以第一开关控制单元4、第二开关控制单元5均为与门为例，电阻r的两端还分别连接比较器2的输入端，该比较器2的正向输出端连接与门5的一个输入端，反向输出端连向与门4的一个输入端。具体的，比较器2基于电压vr的极性产生对应的使能信号up和使能信号down，与门4、与门5基于使能信号up和使能信号down控制时钟信号的通路。
39.可选的，所述第一脉冲生成电路8以及所述第二脉冲生成电路9均基于输入的时钟信号产生相应的脉冲信号，所述脉冲信号控制所述第一受控电流源7与所述第二受控电流源6的开通与关断。
40.具体实现中，当vr为正时，up置高，down置零，与门5输出时钟信号；反之up置零，down置高，与门4输出时钟信号。
41.可选的，所述脉冲信号的脉冲时间恒定；
42.所述第一受控电流源7的电流恒定，且开通或关断时间与所述脉冲信号的脉冲时间相等；
43.和/或，
44.所述第二受控电流源6的电流恒定，且开通或关断时间与所述脉冲信号的脉冲时间相等。
45.可选的，所述第一受控电流源7开通时，所述电容c
p
放电；所述第二受控电流源6开通时，所述电容c
p
充电。
46.具体实现中，以第一开关控制单元4、第二开关控制单元5均为与门为例，第一脉冲生成电路8、第二脉冲生成电路9的输入端分别连接与门4和与门5的输出端，输出端分别连接第一受控电流源7和第二受控电流源6的控制端。具体的，第一脉冲生成电路8、第二脉冲生成电路9基于输入端的有效时钟信号的上升沿，产生一脉冲时间固定的脉冲信号，以此控制第一受控电流源7和第二受控电流源6的开通与关断。
47.具体实现中，第二受控电流源6的电流输出端和第一受控电流源7的电流输入端相连接，第一受控电流源7的电流输入端还连接电容c
p
的一端以及运算放大器3的正向输入端；第二受控电流源6的电流输入端连接电源vcc，第一受控电流源7的电流输出端接地；电容c
p
的另一端接地。
48.具体的，当第二受控电流源6或者第一受控电流源7控制端的脉冲信号到来时，相应的电流源开通并产生一固定电流为电容c
p
充电或放电，开通时间与脉冲信号时间一致；例如，当up-pulse脉冲信号产生时，第二受控电流源6开通固定时间，为电容c
p
充一固定电荷量。
49.可选的，所述运算放大器3构成电压跟随电路，所述电容c
p
的电压与所述电阻r负端的电压相等。
50.具体实现中，运算放大器3的反向输入端与其输出端相连，并连向电阻r的负端。具体的，运算放大器构成电压跟随电路，使得电容c
p
的电压v
cp
与电阻负端的电压v
cz
相等。
51.本技术实施例中，具体的电容等效原理如下：在如图1所示的常规rc串联电路中，电容上的电压vc与串联电路上的电流i
in
相关，同时由于电流i
in
又与电阻r上的电压vr相关，所以可以得到如下公式(1)：
[0052][0053]
而在图4所示的本技术实施例提出的电容等效电路中，osc电路1的输出时钟clk的频率f与输入端的电阻r的电阻电压vr的绝对值成正相关，即如下：：
[0054]
f＝k
·
|vr|
ꢀꢀ
(2)
[0055]
其中，比较器2检测电阻电压vr，用于检测电压的方向。当电流i
in
为正方向时，vr为正，则比较器2的正向输出信号up置高；反之，比较器2的反向输出信号down置高。
[0056]
其中，与门4和与门5用于选择时钟信号的通路，即当up信号有效时，与门5将输出时钟信号；当down信号有效时，与门4将输出时钟信号。
[0057]
其中，第一脉冲生成电路8和第二脉冲生成电路9接收输入端的时钟信号，并产生对应的脉冲信号。在本技术实施例中，第一脉冲生成电路8和第二脉冲生成电路9用于基于时钟信号的上升沿，产生脉冲时间固定的脉冲信号up-pulse和down-pulse，脉冲时间为t
pulse
。
[0058]
另外，脉冲信号用于控制第一受控电流源7、第二受控电流源6，第一受控电流源7、第二受控电流源6的电流恒定，电流大小为i
p
。当脉冲信号产生时，第一受控电流源7或者第二受控电流源6开通，开通时间为t
pulse
，并为电容c
p
充电或放电。对于单次脉冲信号，电容c
p
的电压变化量δv
cp
，可以由公式(3)表示。
[0059]
具体的，当up-pulse产生时，电容c
p
的电压v
cp
增加δv
cp
；当down-pulse产生时，电容c
p
的电压v
cp
减小δv
cp
，具体如下：
[0060][0061]
本技术实施例中，一方面，脉冲信号up-pulse和down-pulse的频率与时钟信号clk相等，所以也与串联电阻电压vr的绝对值正相关，电容c
p
的电压变化速度与脉冲信号的频率相关，可以推得电压v
cp
的变化速度与电压vr的绝对值相关；另一方面，单次脉冲信号产生时电压v
cp
的变化方向(增加或减小)与电压vr的方向相关，即电压vr为正时，v
cp
增加，反之减小。可得，电容电压v
cp
的变化速度与vr的绝对值相关，变化方向与vr的方向相关。综上，电容电压v
cp
可由公式(4)表示，具体如下：
[0062]vcp
＝δv
cp
k∫vrdt
ꢀꢀ
(4)
[0063]
进一步的，运算放大器3构成的电压跟随器，将电压v
cp
同步转换至电阻r的负端，即电压v
cz
与电压v
cp
相等。
[0064]
对比公式(1)所示的常规rc串联电路中的电容电压vc，当公式(5)成立时，电压v
cz
与图1中的电容电压vc相等。所以在图4中，从电阻r的负端看去，等效串联了一容值与图1电容c相同的大电容，其中，公式(5)如下：
[0065][0066]
进一步的，相关信号的波形示意图如图5所示。
[0067]
举例说明下，本技术实施例中，电阻r阻值为100kω，电容c
p
的容值为16pf，电流源的电流i
p
为0.2ua，脉冲信号的脉冲时间t
pulse
为20ns，则根据式3所示，单次脉冲对应的电容c
p
的电压变化量δv
cp
为0.25mv。
[0068]
其中，根据式5所示的关系，当时钟频率和电阻电压绝对值之间的比率k为20000000，即0.1v电压对应2mhz频率时，所等效的串联电容的容值为2nf。改变比率k可调整等效电容的大小，同样的改变电容c
p
、电流i
p
、脉冲时间t
pulse
等相关参数亦可改变等效电容的容值。
[0069]
本技术实施例中，基于串联电阻的电压实现电容的等效。具体的，电压的大小决定时钟的频率，即小电容c
p
上的充放电速度；电压的方向决定充电或放电。
[0070]
本技术实施例所提供的电容等效电路，电容等效电路包括：osc电路1、比较器2、运算放大器3、第一开关控制单元4、第二开关控制单元5、第一脉冲生成电路8、第二脉冲生成电路9、第一受控电流源7、第二受控电流源6、电容c
p
；其中，osc电路的输入端分别连接电阻r的两端以及输出端连向第一开关控制单元4和第二开关控制单元5的一个输入端；电阻r的两端还分别连接比较器2的输入端，比较器2的反向输出端连接第一开关控制单元4的另一个输入端，以及正向输出端连接第二开关控制单元5的另一个输入端；第一脉冲生成电路8和第二脉冲生成电路9的输入端分别连接第一开关控制单元4和第二开关控制单元5的输出端；第一脉冲生成电路8和第二脉冲生成电路9的输出端分别连接第一受控电流源7和第二受控电流源6的控制端；第一受控电流源7的电流输入端和第二受控电流源6的电流输出端相连接，第一受控电流源7的电流输入端还与电容c
p
的一端以及运算放大器3的正向输入端相连接；第一受控电流源7的电流输出端接地，第二受控电流源6的电流输入端连接电源vcc；电容c
p
的另一端接地；运算放大器3的反向输入端与其输出端相连，运算放大器3的输出端还连接电阻r的负端，进而，采用一个小电容(小体积电容)实现大电容的效果，从而等效实现将大电容集成在芯片内部，一方面减少了外置器件的数量，降低了系统生产成本；另一方面，降低了外置电容因老化而容值减小的影响。
[0071]
本技术实施例中，还可以提供一种电子设备，其包括上述电容等效电路。电子设备可以包括任意包括上述电容等效电路或者芯片的设备，例如，电子设备可以包括以下至少一种：充电器、手机、笔记本、台式机、芯片、车载设备、可穿戴设备、服务器等等，在此不做限定。进而，采用一个小电容(小体积电容)实现大电容的效果，从而等效实现将大电容集成在芯片内部，一方面减少了外置器件的数量，降低了系统生产成本；另一方面，降低了外置电容因老化而容值减小的影响。
[0072]
以上是本技术实施例的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术实施例原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本技术的保护范围。

技术特征：
1.一种电容等效电路，其特征在于，所述电容等效电路包括：osc电路、比较器、运算放大器、第一充放电路、第二充放电路、电阻、电容；其中，所述osc电路的输入端分别连接所述电阻的两端，以及所述osc电路的输出端连接所述第一充放电路的一个输入端和所述第二充放电路的一个输入端；所述电阻的两端还分别连接所述比较器的2个输入端，所述比较器的2个输出端还分别连接所述第一充放电路的另一个输入端以及所述第二充放电路的另一个输入端；所述第一充放电路的输出端、所述第二充放电路的输出端均连接到所述电容的一端和所述运算放大器的正向输入端；所述电容的另一端接地，所述运算放大器的负输入端连接所述运算放大器的输出端以及所述比较器的负输入端；所述比较器的正输入端连接输入电流。2.根据权利要求1所述的电容等效电路，其特征在于，所述osc电路，用于基于所述电阻两端的电压，产生时钟信号；所述比较器，用于判断所述电阻的电压方向，并基于该电压方向生成对应的使能信号；所述第一充放电路，用于在所述使能信号为第一预设使能信号时，基于所述时钟信号和所述第一预设使能信号对所述电容进行放电；所述第二充放电路，用于在所述使能信号为第二预设使能信号时，基于所述时钟信号和所述第二预设使能信号对所述电容进行充电。3.根据权利要求2所述的电容等效电路，其特征在于，所述第一充放电路包括：第一开关控制单元、第一脉冲生成电路和第一受控电流源；所述第二充放电路包括：第二开关控制单元、第二脉冲生成电路和第二受控电流源；所述第一开关控制单元连接所述第一脉冲生成电路的一端，所述第一脉冲生成电路的另一端连接所述第一受控电流源的控制端；所述第二开关控制单元连接所述第二脉冲生成电路的一端，所述第二脉冲生成电路的另一端连接所述第二受控电流源的控制端；所述第一受控电流源的电流输入端连接所述第二受控电流源的电流输出端；所述第一受控电流源的电流输出端接地；所述第二受控电流源的电流输入端连接电源；所述第二受控电流源的电流输出端还连接所述电容以及所述运算放大器的正向输入端。4.根据权利要求3所述的电容等效电路，其特征在于，所述时钟信号的频率与所述电压的绝对值正相关。5.根据权利要求4所述的电容等效电路，其特征在于，所述第一开关控制单元和所述第二开关控制单元均基于所述比较器的输出控制所述时钟信号的通路。6.根据权利要求3-5任一项所述的电容等效电路，其特征在于，所述第一脉冲生成电路以及所述第二脉冲生成电路均基于输入的时钟信号产生相应的脉冲信号，所述脉冲信号控制所述第一受控电流源与所述第二受控电流源的开通与关断。7.根据权利要求3-5任一项所述的电容等效电路，其特征在于，所述脉冲信号的脉冲时间恒定；所述第一受控电流源的电流恒定，且开通或关断时间与所述脉冲信号的脉冲时间相等；和/或，
所述第二受控电流源的电流恒定，且开通或关断时间与所述脉冲信号的脉冲时间相等。8.根据权利要求3-5任一项所述的电容等效电路，其特征在于，所述运算放大器构成电压跟随电路，所述电容的电压与所述电阻负端的电压相等。9.根据权利要求3-5任一项所述的电容等效电路，其特征在于，所述第一开关控制单元包括与门或者开关器件；和/或，所述第二开关控制单元包括与门或者开关器件。10.一种电子设备，其特征在于，所述电子设备包括如权利要求1-9任一项所述的电容等效电路。

技术总结
本申请提供了一种电容等效电路及电子设备，该电容等效电路包括：OSC电路、比较器、运算放大器、第一充放电路、第二充放电路、电阻、电容；OSC电路的输入端分别连接电阻的两端，以及OSC电路的输出端连接第一充放电路的一个输入端和第二充放电路的一个输入端；电阻的两端还分别连接比较器的2个输入端，比较器的2个输出端分别连接第一充放电路的另一个输入端以及第二充放电路的另一个输入端；第一充放电路的输出端、第二充放电路的输出端均连接到电容的一端和运算放大器的正向输入端；运算放大器的负输入端连接运算放大器的输出端以及比较器的负输入端；比较器的正输入端连接输入电流。本申请实施例能够提供一种电容等效电路。本申请实施例能够提供一种电容等效电路。本申请实施例能够提供一种电容等效电路。


技术研发人员：杨晨涛 陈伟 白瑞林
受保护的技术使用者：深圳英集芯科技股份有限公司
技术研发日：2023.03.24
技术公布日：2023/7/25