用于开关电路负载的电压调节器电路的制作方法

1.本发明总体上涉及一种电压调节器电路，并且特别地，涉及一种低压降(ldo)电压调节器电路。


背景技术：

2.图1示出了低压降(ldo)型的常规电压调节器电路10的电路图。该电路包括差分放大器电路12(用作误差放大器)、金属氧化物半导体场效应晶体管(mosfet)器件14和反馈电路16。差分放大器电路12的反相(－)输入被耦合以接收例如由带隙电压发生器电路生成的参考电压vref(即，vref＝vbg)。差分放大器电路12的非反相(+)输入被耦合以接收由反馈电路16输出的反馈电压vfb。差分放大器电路12由参考接地节点的电源节点vdd供电，并且根据电压vref和vfb之间的放大差生成控制电压vctrl。mosfet器件14是p沟道型器件(pmos晶体管)，其具有被耦合到(优选地被连接到)电源节点以接收电源电压vdd的源极端子，被耦合到(优选地被连接到)差分放大器电路12的输出以接收控制电压vctrl的栅极端子，并且漏极被耦合到(优选地被连接到)输出节点18，在输出节点18处生成经调节的输出电压vreg并且将其应用于负载电路20。反馈电路16由电阻性分压器电路形成，其包括第一电阻器r1，该第一电阻器r1在反馈节点22处与第二电阻器r2串联耦合，优选地串联。第一电阻器r1被耦合到(优选地被连接到)输出节点18，并且第二电阻器r2被耦合到(优选地被连接到)接地节点。反馈电压vfb在反馈节点22处产生，反馈节点22被耦合到(优选地被连接到)差分放大器电路12的非反相(+)输入。
3.存在许多应用，其中电压调节器电路10将经调节的输出电压vreg供应到负载电路20，负载电路20以大振幅电流尖峰下沉到接地的方式操作。这种负载电路20的示例是电荷泵，其操作以将经调节的输出电压vreg转换为泵浦输出电压vcp。响应于将电荷泵电路中的泵电容器到输出节点20的切换操作，产生大振幅电流。这种负载电路20的另一个示例是开关模式dc－dc转换器。电压调节器电路10必须为负载电路20生成稳定的经调节的输出电压vreg，而不管负载电路20的瞬时瞬态电流需求的变化。
4.一种解决方案是安装被耦合在输出节点20和接地之间的大电容滤波电容器，以平滑经调节的输出电压vreg。然而，在许多集成电路应用中，这种解决方案是不可接受的，因为滤波电容器占据了大量的集成电路面积。
5.另一种解决方案是用较大的静态电流偏置误差放大器的输出级。然而，在许多集成电路应用中，这种解决方案是不可接受的，因为较大的静态电流对应于功耗中不期望的增加。
6.确保足够低的输出电压降和小的静态电流两者对于设计用于向吸收大振幅电流尖峰的负载电路提供经调节的输出电压的电压调节器电路提出了重大挑战。
7.在本领域中需要解决传统电压调节器电路的上述问题。


技术实现要素：

8.在一个实施例中，电压发生器电路包括：被配置为接收参考电压并且生成经调节的输出电压的电压调节器电路，所述电压调节器电路包括金属氧化物场效应晶体管(mosfet)器件，其具有被配置为接收控制电压的栅极端子和被配置为产生用于生成经调节的输出电压的输出电流的漏极端子；以及电荷泵电路，其被配置为接收经调节的输出电压并且生成电荷泵输出电压，所述电荷泵电路由使能信号及时钟信号控制而操作，其中时钟信号响应于使能信号而被生成。电压调节电路包括：第一开关电容器电路，其被耦合到栅极端子并且被配置为响应于使能信号的断言而选择性地用第一电流对第一电容器充电并且在控制电压上施加第一电压降；以及第二开关电容器电路，其被耦合到栅极端子并且被配置为响应于时钟信号的一个逻辑状态而选择性地用第二电流对第二电容器充电并且在控制电压上施加第二电压降。
9.在一个实施例中，电路包括：被配置为接收参考电压并且生成经调节的输出电压的电压调节器电路，所述电压调节器电路包括金属氧化物场效应晶体管(mosfet)器件，其具有被配置为接收控制电压的栅极端子和被配置为产生用于生成经调节的输出电压的输出电流的漏极端子；以及负载电路，其被配置为接收经调节的输出电压，所述负载电路响应于负载电路控制信号而经受瞬态电流尖峰。电压调节器电路进一步包括开关电容器电路，其被耦合到栅极端子并且被配置为用充电电流选择性地对电容器充电并且响应于负载电路控制信号的断言而在控制电压上施加电压降。
附图说明
10.为了更好地理解实施例，现在将仅通过示例的方式参考附图，其中：
11.图1是驱动负载电路的常规低压降(ldo)型电压调节器电路的电路图；
12.图2是针对ldo型电压调节器电路的实施例的电路图；
13.图3是针对ldo型电压调节器电路的备选实施例的电路图；
14.图4是针对ldo型电压调节器电路的备选实施例的电路图；
15.图5是电压供应电路的框图；
16.图6示出了存储器设备；以及
17.图7示出了集成的片上系统(soc)设备。
具体实施方式
18.现在参考图2，其示出了针对ldo型电压调节器电路40的实施例的电路图。该电路包括差分放大器电路42(用作误差放大器)、金属氧化物半导体场效应晶体管(mosfet)器件44和反馈电路46。差分放大器电路42的反相(－)输入被耦合以接收例如由带隙电压发生器电路生成的参考电压vref(即，vref＝vbg)。差分放大器电路42的非反相(+)输入被耦合以接收由反馈电路46输出的反馈电压vfb。差分放大器电路42由参考接地节点的电源节点vdd供电，并且根据电压vref和vfb之间的放大差生成控制电压vctrl。mosfet器件44是p沟道型器件(pmos晶体管)，具有被耦合到(优选地被连接到)电源节点以接收电源电压vdd的源极端子，被耦合到(优选地被连接到)差分放大器电路42的输出以接收控制电压vctrl的栅极端子，并且漏极被耦合到(优选地被连接到)输出节点48，在输出节点48处生成经调节的输
出电压vreg以应用于负载电路(此处未图示，参见图5参考102)。反馈电路46由电阻性分压器电路形成，电阻性分压器电路包括第一电阻器r1，第一电阻器r1在反馈节点52处串联耦合(优选地连接)到第二电阻器r2。第一电阻器r1被耦合到(优选地被连接到)输出节点48，并且第二电阻器r2被耦合到(优选地被连接到)接地节点。反馈电压vfb在反馈节点52处生成，反馈节点52被耦合到(优选地被连接到)差分放大器电路42的非反相(+)输入。
19.电压调节器电路40进一步包括耦合在mosfet器件44的栅极端子和接地之间的第一开关电容器电路54。该第一开关电容器电路54包括与第一开关s1a串联耦合的第一电容器c1和在mosfet器件44的栅极端子和接地之间的第一电压限制电路m1。例如，第一电压限制电路m1可以由mosfet器件实现，该mosfet器件包括n沟道型器件(nmos晶体管)，该n沟道型器件具有耦合(优选连接)到mosfet器件44的栅极端子的漏极端子、由偏置电压vb偏置的栅极端子(使得nmos晶体管具有期望的漏极至源极电阻)、以及耦合(优选地连接)到第一开关s1a的第一端子的源极端子。第一开关s1a的第二端子被耦合(优选地被连接)到第一电容器c1的第一端子。第一电容器c1的第二端子被耦合(优选地被连接)到接地。第一开关电容器电路54进一步包括与第一电容器c1并联耦合(优选地连接)的第二开关s1b。
20.响应于第一控制信号ctrl1的逻辑状态，相反地控制第一开关和第二开关s1a和s1b的致动(闭合)和解除致动(断开)。具体地，响应于信号ctrl1的第一逻辑状态(例如，解除断言)，第一开关s1a断开并且第二开关s1b闭合，并且相反，响应于信号ctrl1的第二逻辑状态(例如，断言)，第一开关s1a闭合并且第二开关s1b断开。第一开关和第二开关s1a和s1b可以例如由mosfet器件实现。第二开关s1b的控制端子由控制信号ctrl1驱动，并且第一开关s1a的控制端子由反相器电路生成的控制信号ctrl1的逻辑反相驱动。当控制信号ctrl1处于第一逻辑状态中时，第二开关s1b闭合(其中第一开关s1a断开)，并且第一电容器c1被放电到接地，并且放大器42响应于电压vref和vfb的比较针对mosfet器件44设置控制电压vctrl。当控制信号ctrl1处于第二逻辑状态中时，第一开关s1a闭合(其中第二开关s1b断开)，第一电容器c1通过第一电压限制电路m1被耦合到mosfet器件44的栅极端子，并且第一电流i1使mosfet器件44的栅极端子放电并且对第一电容器c1充电。控制电压vctrl存在相对应的降低，导致mosfet器件44更难导通，并且响应于由放大器42在设置控制电压vctrl的电平时执行的电压vref和vfb的比较，向输出节点48提供更多的输出电流iout。由电容器c1汲取的电荷总量等于c1(vb－vth)，其中vth是形成第一电压限制电路m1的nmos晶体管的阈值电压。
21.电压调节器电路40进一步包括耦合在mosfet器件44的栅极端子和接地之间的第二开关电容器电路56。该第二开关电容器电路56包括与第三开关s2a串联耦合的第二电容器c2和mosfet器件44的栅极端子与接地之间的第二电压限制电路m2。第二电压限制电路m2可以例如由mosfet器件实现，该mosfet器件包括n沟道型器件(nmos晶体管)，该n沟道型器件具有被耦合(优选地被连接)到mosfet器件44的栅极端子的漏极端子由偏置电压vb偏置的栅极端子(使得nmos晶体管具有期望的漏极至源极电阻)、以及被耦合(优选地被连接)到第三开关s2a的第一端子的源极端子。第三开关s2a的第二端子被耦合(优选地被连接)到第二电容器c2的第一端子。第二电容器c2的第二端子被耦合(优选地被连接)到接地。第二开关电容器电路56进一步包括第四开关s2b，其与第二电容器c2并联耦合(优选地连接)到第二电容器c2。
22.第三开关和第四开关s2a和s2b的致动(闭合)和解除致动(断开)响应于第二控制信号ctrl2的逻辑状态而被反向控制。具体地，响应于信号ctrl2的第一逻辑状态(例如，解除断言)，第三开关s2a断开并且第四开关s2b闭合，并且相反地，响应于信号ctrl2的第二逻辑状态(例如，断言)，第三开关s2a闭合并且第四开关s2b断开。第三开关和第四开关s2a和s2b例如可以由mosfet器件实现。第四开关s2b的控制端子由控制信号ctrl2驱动，并且第三开关s2a的控制端子由反相器电路生成的控制信号ctrl2的逻辑反相驱动。当控制信号ctrl2处于第一逻辑状态中时，第四开关s2b闭合(其中第三开关s2a断开)，并且第二电容器c2放电到接地，并且放大器42响应于电压vref和vfb的比较来设置针对mosfet器件44的控制电压vctrl。当控制信号ctrl2处于第二逻辑状态中时，第三开关s2a闭合(其中第四开关s2b断开)，第二电容器c2通过第二限压电路m2被耦合到mosfet器件44的栅极端子，并且第二电流i2使mosfet器件44的栅极端子放电并且对第二电容器c2充电。控制电压vctrl存在相对应的降低，导致mosfet器件44更难导通，，并且响应于由放大器42在设置控制电压vctrl的电平时执行的电压vref和vfb的比较，将更多的输出电流iout提供给输出节点48。
23.第一电容器和第二电容器c1和c2的电容可以不同。特别地，可以根据操作需要来确定电容的大小，使得第一开关电容器和第二开关电容器电路54和56响应于处于第二逻辑状态的第一控制信号和第二控制信号ctrl1和ctrl2而对控制电压vctrl施加不同程度的降低。下面结合图5更详细地描述这样的示例。
24.在一个实施例中，如图3所示，调节器40中只需要包括一个开关电容器电路54’，而不是第一开关电容器和第二开关电容器电路54和56。在该开关电容器电路54’中的开关s1a和s1b的致动由控制信号ctrl控制。
25.在备选实施例中，如图4所示，第一电压限制电路和第二电压限制电路m1和m2可以从调节器40中被省略。
26.尽管在ldo型电压调节器的上下文中说明，但针对其它类型的电压调节器电路，可以在输出mosfet晶体管的栅极端子处利用开关电容器电路54’(图3)或第一开关电容器电路和第二开关电容器电路54和56两者(图2和图4)。
27.现在参考图5，图5示出了电压供应电路100的框图，电压供应电路100包括耦合到由电压电荷泵(cp)电路形成的负载电路102的电压调节器40(例如，类似于图2和4所示的电压调节器)。cp电路包括多级(即，一级或多级)电容器电路102a，其具有被配置为从电压调节器40接收经调节的输出电压vreg的电压输入节点和被配置为生成高于经调节的输出电压vreg的电荷泵输出电压vcp的电压输出节点104。多级电容器电路102a进一步包括被配置为接收时钟信号clk的控制输入。这种多级电容器电路102a的示例(没有限制或约束)是本领域技术人员公知的dickson型电路，其中每个级包括由对应于电荷输入阶段和电荷转移阶段的时钟信号clk的相反相位驱动的两个电容器。这种多级电容器电路102a的另一个示例(没有限制或约束)是本领域技术人员公知的倍压器型电路，其中时钟信号clk的相反相位驱动快速电容器被充电的电荷输入阶段和来自快速电容器的电荷被转移到输出电容器的电荷转移阶段的切换操作。
28.时钟信号clk由振荡器电路102b生成。应当理解，可以处理由振荡器电路102b生成的时钟信号clk，以生成控制多级电容器电路102a所需的多个时钟相位。响应于由调节器电路102c生成的使能信号en，振荡器电路102b被选择性地使能用于操作。调节器电路102c通
过反馈电路106被耦合以感测输出节点104处的电荷泵输出电压vcp。反馈电路106由电阻性分压器电路形成，该电阻性分压器电路包括第一电阻器r1out，该第一电阻器r1out在反馈节点处串联耦合(优选地连接)到第二电阻器r2out。第一电阻器r1out被耦合到(优选地被连接)到输出节点104，并且第二电阻器r2out被耦合到(优选地被连接)到接地节点。感测的输出电压在反馈节点处生成并且被应用于调节器电路102c。如果调节器电路检测到电荷泵输出电压vcp高于阈值电平，那么将使能信号en驱动到第一逻辑状态，第一逻辑状态控制振荡器电路102b以关断并且终止时钟信号clk的输出。相反，如果调节器电路通过感测的电压检测到电荷泵输出电压vcp低于某个阈值电平，则使能信号en被驱动到第二逻辑状态，该第二逻辑状态控制振荡器电路102b以接通并且生成时钟信号clk的输出。响应于时钟信号clk的振荡，多级电容器电路102a升高经调节的电压vreg以增加电荷泵电压vcp的电平。
29.电荷泵电路的使能信号en作为第一控制信号ctrl1被应用于电压调节器40。当使能信号en(第一控制信号ctrl1)处于对应于关断振荡器电路102b的第一逻辑状态中时，电压调节器40中的第一开关电容器电路54的第二开关s1b闭合(其中第一开关s1a断开)，并且第一电容器c1被放电到接地。然而，当使能信号en(第一控制信号ctrl1)是对应于接通振荡器电路102b的第二逻辑状态时，电压调节器40中的第一开关电容器电路54的第一开关s1a闭合(其中第二开关s1b断开)，并且第一电流i1从mosfet器件44的栅极端子流动以对第一电容器c1充电。结果，栅极电压下降，并且响应于负载102的电流尖峰，mosfet 44向调节器输出提供附加的电流以保持调节器输出电压vreg，这在电荷泵电路启动期间是可能发生的。
30.时钟信号clk作为第二控制信号ctrl2被应用于电压调节器40。当时钟信号clk(第二控制信号ctrl2)是第一逻辑状态时，电压调节器40中的第二开关电容器电路56的第四开关s2b闭合(其中第三开关s2a断开)，并且第二电容器c2被放电到接地。然而，当时钟信号clk(第二控制信号ctrl2)是第二逻辑状态时，电压调节器40中的第二开关电容器电路56的第三开关s2a闭合(其中第四开关s2b断开)，并且第二电流i2从mosfet器件44的栅极端子流动以对第二电容器c2充电。结果，响应于时钟信号clk的第二逻辑状态(相位)，栅极电压下降，并且响应于负载102的电流尖峰，mosfet 44向调节器输出提供附加的电流以保持调节器输出电压vreg，该电流尖峰可以响应于电荷泵电路的切换操作而发生。
31.再次参考为第一电容器和第二电容器c1和c2选择电容值的问题，应当注意在电荷泵电路启动时负载102的电流需求可能大于在每个电荷输入相位处负载的电流需求。因此，选择第一电容器c1的电容大于第二电容器c2的电容将是有利的。考虑到电容器c1的较大电容，在mosfet器件44的栅极端子处将存在相对应较大的电压降，导致mosfet器件44向负载提供相对较大的输出电流iout差，以补偿电流需求中的瞬态尖峰。
32.在任何情况下，应当注意，第一电容器和第二电容器c1和c2的电容将显著小于现有技术解决方案的必要滤波电容器的电容。这种具有小电容的电容器对集成电路的占用表面积具有可以忽略不计的影响。
33.还应当注意，本文描述的使用一个或多个开关电容器电路54’、54、56的解决方案消除了增加静态电流的需要，并且因此提供了改进的功耗，这在电池供电和无线供电的电路应用中是有利的。
34.现在参考图6，图6示出存储器设备200，其包括存储器阵列202、行解码器电路204、
列解码器电路206和编程电路208。存储器阵列202是需要对阵列内的存储器单元应用相对高的控制电压来进行写入操作或擦除操作中的一个或多个的类型。例如，在相变类型的电阻性存储器的情况下，这可以包括当激发相变以编程单元中的特定逻辑状态时应用高电压。存储器设备200可以进一步包括电压供应电路100以向编程电路108提供电荷泵输出电压vcp。
35.参靠图7，存储器设备200可以包括集成芯片上系统(soc)设备210内的嵌入式存储器，包括数字电路212(诸如微控制器)和模拟电路214。例如，soc设备210可以是诸如智能电话、平板计算机、个人计算机、电视、电池充电电路、通信设备等消费电子设备220的电路组件。更一般地，消费电子设备220可以包括由电池供电或无线供电的消费设备。
36.虽然已经在附图和前面的描述中详细说明和描述了本发明，但是这种说明和描述被认为是说明性的或示例性的而不是限制性的；本发明不限于所公开的实施例。通过研究附图、公开内容和所附权利要求，本领域技术人员在实践所要求保护的本发明时可以理解和实现所公开的实施例的其它变型。

技术特征：
1.一种电压发生器电路，包括：电压调节器电路，被配置为接收参考电压并且生成经调节的输出电压，所述电压调节器电路包括金属氧化物场效应晶体管mosfet器件，所述mosfet器件具有被配置为接收控制电压的栅极端子和被配置为提供用于生成所述经调节的输出电压的输出电流的漏极端子；以及电荷泵电路，所述电荷泵电路被配置为接收所述经调节的输出电压并且生成电荷泵输出电压，所述电荷泵电路由使能信号和时钟信号控制操作，其中所述时钟信号响应于所述使能信号而被生成；其中所述电压调节器电路包括：第一开关电容器电路，所述第一开关电容器电路被耦合到所述栅极端子，并且被配置为响应于所述使能信号的断言而选择性地利用第一电流对第一电容器充电并且在所述控制电压上施加第一电压降；以及第二开关电容器电路，所述第二开关电容器电路被耦合到所述栅极端子，并且被配置为响应于所述时钟信号的一个逻辑状态而选择性地利用第二电流对第二电容器充电并且在所述控制电压上施加第二电压降。2.根据权利要求1所述的电路，其中所述电荷泵电路的振荡器电路通过引起所述时钟信号的振荡来响应所述使能信号的断言。3.根据权利要求1所述的电路，其中所述第一开关电容器电路进一步被配置为响应于所述使能信号的解除断言而选择性地使所述第一电容器放电。4.根据权利要求1所述的电路，其中所述第二开关电容器电路进一步被配置为响应于所述时钟信号的另一逻辑状态而选择性地使所述第二电容器放电。5.根据权利要求1所述的电路，其中所述电荷泵电路包括多级电容器电路。6.根据权利要求5所述的电路，其中所述多级电容器电路的级被实现为迪克逊电路。7.根据权利要求5所述的电路，其中所述多级电容器电路的级被实现为倍压器电路。8.根据权利要求1所述的电路，其中所述第一开关电容器电路进一步包括在所述栅极端子与接地之间与所述第一电容器串联耦合的电压限制电路。9.根据权利要求8所述的电路，其中所述电压限制电路包括具有由偏置电压偏置的栅极端子的mosfet器件。10.根据权利要求1所述的电路，其中所述第二开关电容器电路进一步包括在所述栅极端子与接地之间与所述第二电容器串联耦合的电压限制电路。11.根据权利要求10所述的电路，其中所述电压限制电路包括具有由偏置电压偏置的栅极端子的mosfet器件。12.根据权利要求1所述的电路，其中所述电压调节器电路是低压降ldo型电路。13.一种电路，包括：电压调节器电路，被配置为接收参考电压并且生成经调节的输出电压，所述电压调节器电路包括金属氧化物场效应晶体管mosfet器件，所述mosfet器件具有被配置为接收控制电压的栅极端子和被配置为提供用于生成所述经调节的输出电压的输出电流的漏极端子；负载电路，所述负载电路被配置为接收所述经调节的输出电压，所述负载电路响应于负载电路控制信号而经受瞬态电流尖峰；以及
其中所述电压调节器电路包括开关电容器电路，所述开关电容器电路被耦合到所述栅极端子，并且被配置为响应于所述负载电路控制信号的断言而利用充电电流选择性地对电容器充电并且在所述控制电压上施加电压降。14.根据权利要求13所述的电路，其中所述负载电路是电荷泵电路，并且所述负载电路控制信号是控制电荷泵电路操作的使能信号，并且其中所述负载电路控制信号的断言对应于使能电荷泵电路操作。15.根据权利要求13所述的电路，其中所述负载电路是电荷泵电路，并且所述负载电路控制信号是控制所述电荷泵电路在第一相位与第二相位之间的切换的时钟信号，并且其中所述负载电路控制信号的断言对应于所述电荷泵电路在所述第一相位中的操作。16.根据权利要求13所述的电路，其中所述开关电容器电路进一步被配置为响应于所述负载电路控制信号的解除断言而选择性地使所述电容器放电。17.根据权利要求13所述的电路，其中所述电荷泵电路包括多级电容器电路。18.根据权利要求17所述的电路，其中所述多级电容器电路的级被实现为迪克逊电路或倍压器电路中的一项。19.根据权利要求13所述的电路，其中所述开关电容器电路进一步包括电压限制电路，所述电压限制电路在所述栅极端子与接地之间与所述电容器串联耦合。20.根据权利要求19所述的电路，其中所述电压限制电路包括具有由偏置电压偏置的栅极端子的mosfet器件。21.根据权利要求13所述的电路，其中所述电压调节器电路是低压降ldo型电路。

技术总结
本公开涉及用于开关电路负载的电压调节器电路。电压调节器接收参考电压并且使用具有被配置为接收控制电压的栅极端子的MOSFET生成经调节的电压。电荷泵接收经调节的电压并且响应于使能信号和响应于使能信号生成的时钟信号生成电荷泵电压。电压调节器进一步包括第一开关电容器电路，第一开关电容器电路被耦合到栅极端子并且被配置为响应于使能信号的断言，用第一电流选择性地对第一电容器充电，并且而在控制电压上施加第一电压降。电压调节器还包括第二开关电容器电路，第二开关电容器电路被耦合到栅极端子并且被配置为响应于时钟信号的一个逻辑状态，选择性地用第二电流对第二电容器充电并且在控制电压上施加第二电压降。降。降。


技术研发人员：M
受保护的技术使用者：意法半导体股份有限公司
技术研发日：2023.01.20
技术公布日：2023/7/26