DRAM行复制的制作方法

dram行复制
1.相关申请的交叉引用
2.本技术主张2022年1月22日申请的且标题为“计算高速链路(cxl)动态随机存取存储器(dram)行复制特征(compute express link(cxl)dynamic random-access memory(dram)row copy feature)”的第63/302,048号美国临时专利申请的权益，所述美国临时专利申请的公开内容以全文引用的方式并入本文中。另外，本技术涉及以下共同转让的美国专利申请：代理人案号为2021139975-us-3，标题为“存储器媒体激活偏置的高速缓存(memory media row activation-biased caching)”；代理人案号为2021140001-us-2，标题为“对操作系统的rhr中断(rhr interrupts to the operating system)”；代理人案号为2021140197-us-2，标题为“实用节省空间的行锤检测器(practical space saving row hammer detector)”；代理人案号为2021140206-us-2，标题为“cxl控制器的区域优化rhr解决方案(area optimized rhr solution for the cxl controller)”；代理人案号为2021140260-us-2，标题为“混叠行锤检测器(aliased row hammer detector)”；代理人案号为2021140514-us-2，标题为“高速缓存中运行的命令的优化控制(optimized control of commands running in a cache)”；代理人案号为2021140514-us-3，标题为“基于缓冲读取和写入条目的总数目的背压控制(control of the back pressure based on a total number of buffered read and write entries)”；以及代理人案号为2021140514-us-4，标题为“通过延迟写入命令取消排队来优先考虑读取命令取消排队的仲裁策略(arbitration policy to prioritize read command dequeing by delaying write command dequeing)”，所述美国专利申请中的每一个的内容以引用的方式并入本文中。
技术领域
3.本公开大体上涉及用于存储器的一或多个系统。本公开更具体地涉及在动态随机存取存储器(dram)内内部地复制数据。


背景技术：

4.存储器装置(也被称作“存储器媒体装置”)广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可以编程为通常对应于逻辑1或逻辑0的两种支持状态中的一种。在一些实例中，单个存储器单元可支持多于两个可能的状态，所述状态中的任一者可由存储器单元存储。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可以将存储器装置内的一或多个存储器单元写入或编程到对应状态。
5.专用集成电路(asic)可经设计并用于计算机、蜂窝电话和其它数字系统和控制系统中的许多不同目的。举例来说，asic可调节计算机的中央处理单元(cpu)或蜂窝电话的微处理器对动态随机存取存储器(dram)的存取。作为第二实例，第一快闪存储器控制器asic可将读取和写入操作调节到快闪存储器，例如可在固态硬盘中使用。
6.计算机、蜂窝电话或其它数字/控制系统可将多个服务请求发布到asic，包含例如存储器读取/写入请求、服务中断，或对asic的其它形式的服务请求(例如，用于asic输入/输出(i/o)活动的中断驱动的请求)。
7.在常规dram中，通常需要将数据从第一存储器位置复制到第二存储器位置。在传统系统中，此复制过程可能需要经由主机微处理器从dram读取数据，接着经由微处理器或经由主机存储器控制器将数据写入到新的存储器位置。需要在dram内进行更有效的数据传送，以在dram内复制或移动数据，而不需要使用主机微处理器或主机存储器控制器作为过程中的中间组件。


技术实现要素：

8.在一方面，本公开涉及提供一种设备，其包括：动态随机存取存储器(dram)阵列，其经配置有至少一个组；和双字线激活(dwla)模块，其经配置以：(i)激活第一字线以激活所述组的第一区段的第一存储器行；及(ii)激活第二字线以激活所述组的所述第一区段或所述组的第二区段中的一者的第二存储器行；其中：在并发时间间隔期间，由所述dwla模块并发地激活所述组的所述第一存储器行和所述第二存储器行。
9.在另一方面，本公开提供一种方法，在动态随机存取存储器模块(dram)中，所述方法包括：接收数据将从第一存储器行复制到第二存储器行的指示，且在接收到所述指示后：激活所述dram的第一组的第一区段中的所述第一存储器行；及激活所述组的所述第一区段或所述组的第二区段中的一者的所述第二存储器行；其中：在并发时间间隔期间，并发地激活所述组的所述第一存储器行和所述第二存储器行。
10.在另一方面，本公开涉及提供一种非暂时性计算机可读媒体，其上存储有计算机可执行指令，所述计算机可执行指令在由计算装置执行时使所述计算装置执行由包含存储器阵列的存储器系统的存储器控制器使用的方法，所述方法包括：接收数据将从第一存储器行复制到第二存储器行的指示，且在接收到所述指示后：激活dram的第一组的第一区段中的所述第一存储器行；及激活所述组的所述第一区段或所述组的第二区段中的一者的所述第二存储器行；其中：在并发时间间隔期间，并发地激活所述组的所述第一存储器行和所述第二存储器行。
附图说明
11.本公开的实施例的有利设计来自于独立权利要求项和附属权利要求项、描述和图式。在下文中，借助于附图详细解释本公开的实施例的优选实例。并入本文中并且形成说明书的部分的图式说明本公开，并且与描述一起进一步用以解释本公开的原理并且使得相关领域的技术人员能够制作和使用本公开。
12.图1a说明根据本发明的实施例的示例性dram模块。
13.图1b呈现可为示例性dram模块的部分的示例性存储器组的示意图。
14.图2a为说明快速行复制操作或正常行复制操作的示例性元件的过程图。
15.图2b呈现可为展示数据传送流指示的示例性dram模块的部分的示例性存储器组的示意图。
16.图2c呈现图2b的存储器组，其展示了数据传送路径线。
17.图3说明用于快速行复制操作的示例性信号时序。
18.图4说明可用于实施快速行复制操作的示例性数字电路。
19.图5说明存储器架构和支持正常行复制操作的存储器过程。
20.图6说明用于正常行复制操作的方法600的元件。
21.图7呈现列出示例性行复制模式和行复制状态的表。
22.本文中，说明性实施例可采取各种组件和组件布置的形式。说明性实施例展示于附图中，贯穿附图相同的参考标号可指示各图中的对应或类似零件。附图仅用于说明实施例的目的并且不应被解释为限制本公开。鉴于附图的以下启发性描述，本公开的新颖方面对于相关领域的一般技术人员来说应变得显而易见。
具体实施方式
23.当计算机系统执行存储器动作(例如，存储器复制、对象创建、存储器重新映射和用于行修复的软封装后修复(sppr))时，计算机系统通常需要首先起始数据备份操作以将行的数据移动到同一dram裸片110内的不同行。
24.在具有dram的当前系统中，且参看图1，主机处理器102和/或存储器控制器104需要读出源行{a}，且接着将其写入到目的地行，例如行{b}或{c}中的任一者，从而创建数据的临时复本作为过程中的中间阶段。整个操作将具有至少两个活动阶段、两个预充电状态以及一系列读取和写入阶段(例如，64个阶段，这取决于行大小)，以用于行到行数据复制。
25.在传统复制操作期间，系统数据总线103和存储器控制器104与dram裸片110之间的命令总线108将在上文所提及的操作期间忙碌。完成此操作的典型最少时间为约500纳秒(ns)(ddr4-3200，1k列寻址)。
26.dram模块100通常基于系统通道操作。举例来说，cxl模块在80位的cxl通道上操作。即使计算机系统仅想要在dram裸片110中的一者上复制数据(例如，用于sppr修复的数据复制)，那些操作也将在具有共享的相同系统通道/排的所有dram裸片110上发生。这通常包含十个或更多个裸片，尽管图1中仅展示八个裸片。
27.本发明的实施例显著地改善一些行复制操作的这些延迟，如下文中进一步论述。dram裸片110具有多个组145。每一组具有多个存储器区段120，其中所述区段120中的每一者具有多个数据行118。本发明的实施例需要行复制(rc)操作以在dram裸片110中的任一者内部的组145中的一者的数据行118内实现行复制。在不需要存储器控制器104与一个dram裸片110之间的数据传送的情况下执行示例性行复制操作。
28.本发明的实施例的rc操作经由基于硬件(栅极/晶体管电平)的连接将源行(例如，{a})直接复制到目的地行(例如，{b}或{c})。仅允许在某一范围的行地址内进行rc操作。(特定地址范围将由产品架构确定。)
29.出于本发明的实施例和架构的目的，由于本文中所说明的特定示例性架构，因此源行(例如，{a})和目的地行(例如，{b}或{c})在组145中的同一者内。然而，所属领域的技术人员将认识到，架构可扩展到dram裸片110中的一者内的两个不同组145(例如，如果出于此类传送的目的实施一个dram裸片内的额外数据总线)。
30.为方便起见，且如图1a和1b(和其它图)中所标注，在适用时，数据复制操作的源行将通常标注为{a}(例如，“源行{a}”)，且目的地行将标注为{b}(例如，“目的地行{b}”)或标
注为{c}(例如，“目的地行{c}”)。
31.将不启用从{a}、{b}或{c}到行{d}中的任一者的行复制操作，因为不提供从组145中的第一者到组145中的第二者的行复制。然而，在合适的额外硬件的情况下，可启用从{a}、{b}或{c}到行{d}中的任一者的行复制(再次，例如，在提供未展示的额外或扩展dram裸片数据总线的情况下)。
32.在实施例中，将不启用从{a}、{b}、{c}或{d}到行{e}(图1a)中的任一者的行复制操作；行{e}在单独的dram裸片上。不提供从第一dram裸片110到第二dram裸片110的行复制。然而，在替代实施例中，合适的总线或电路板105上的现有总线的扩展可利用合适的控制电路系统提供从{a}/{b}/{c}/{d}到{e}的此类直接复制。
33.在本文中描述了两种类型的行复制操作，即“快速行复制”和“正常行复制”操作。快速行复制仅允许区段120中的共同一者内的行复制。正常行复制允许跨越不同区段120的组145中的共同一者中的复制。所允许的行地址范围不在快速行复制与正常行复制之间重叠。
34.如上文部分地描述，图1a说明根据实施例的示例性dram模块100，其可为cxldram模块。示例性dram模块100可例如适合于安装在计算机服务器或膝上型计算机的pcie槽(图中未展示)中。多个dram裸片110可安装在电路板105上且经由电路板105连接到引脚130。
35.引脚130可与计算机的pcie总线形成电连接，进而经由主机存储器控制器104与计算机的主机处理器102形成数字通信连接。dram模块100还可具有经由命令总线(图中未展示)连接到dram裸片110的cxl控制器135。如相关领域的技术人员将了解，每一dram裸片110具有多个数据存储行118，每一行118具有所分配地址。
36.作为背景，数据可从一个dram芯片复制到另一dram芯片，例如从第一dram裸片的行{a}复制到任何第二dram裸片的行{e}。然而，本文中简称为“复制操作”的此类通用复制操作需要通过主机处理器102和/或主机存储器控制器104中的至少一者来处理所复制数据。
37.在实施例中，可改进数据复制或使数据复制更有效是在dram裸片110中的一者内复制行数据，并且在本文中被称为直接rc操作或简称为rc操作。
38.图1b呈现示例性存储器组145的示意图。如在图中可看出，组145中的每一者具有相关联的行复制模式寄存器(rcmr)160。rcmr 160具有用于建立对行复制操作的控制的寄存器位rcen和用于指示行复制操作的状态的寄存器位rcstatus。
39.同样在图1b中展示，组145中的每一者还具有专用行控制逻辑模块170，为简洁起见，本文中被称为rcl模块170。rcl模块170具有专用电子设备以选择组145中的存储器行118。rcl模块170还具有专用硬件和/或固件逻辑以实现rc操作，如下文进一步描述。
40.组145中的每一者具有其自身的专用列地址逻辑模块175，为简洁起见，本文中被称为cal模块175。cal模块175选择特定列位线183。
41.组145中的每一者还具有双字线激活模块(dwla模块)173。在传统dram裸片110中，在组145中的每一者内，可一次激活仅单个字线180。在实施例中，两个字线180可同时处于活动状态，即源行{a}的源字线240(参见图2)和目的地行{b}的目的地字线245(再次参见图2)。对于两个不同行{a}和{b}，同时激活两个字线180部分地促成从组145中的每一者内的源行{a}到目的地行{b}的硬件级数据传送。在一些实施例中，dwla模块173可为rc模块170
的部分。
42.dwla模块173可识别源行{a}与目的地行{b}之间的距离。dwla模块173可进一步基于所述距离识别是可应用快速rc操作、正常rc操作还是不应用rc操作。在一些实施例中，除dwla模块173外的模块可进行这些确定。
43.组145中的每一者具有用于数据传送的至少一个通用输入/输出(gio)总线190。共同gio总线190以通信方式与多个区段120耦合。在传统系统中，其为gio总线190，所述gio总线将数据位(图中未展示)从位线/感测放大器183/185载送到控制器104/135的gio总线190；且接着再次从控制器104/135载回到位线/感测放大器183/185。对于正常rc操作，gio总线190进一步将数据位从区段120中的第一者中的源行{a}或{b}复制到区段120中的第二者中的目的地行{c}。
44.图2a和图7的表1一起说明根据实施例的行复制操作程序和方法。
45.如本文所使用，术语用户是指软件模块、软件驱动程序或应用程序和/或实施其的硬件。用户根据实施例起始rc操作。对于一个实例，用户可为由主机处理器执行的软件驱动程序，且其使主机处理器发布将从dram的第一源存储器地址复制到dram的第二目的地存储器地址的对指定数据的请求。
46.根据实施例，且如图1b中所说明，组145中的每一者可具有行复制模式寄存器160，其具有多个位。在图1b中，用于设置行复制模式的模式寄存器位用白色背景上的黑色标记示出；用于指示行复制状态的模式寄存器位用黑色背景上的白色标记示出。
47.在实施例中，用户通过设置用于组145中的所选择一者的特定模式寄存器位rcen＝
‘1’
而启用用于相应dram裸片110的组145中的所选择一者的rc模式。设置rcen＝
‘0’
停用用于组145中的所选择的一者的rc模式。在一些实施例中，用户仅可在所选择组空闲时进入rc模式。一旦处于rc模式，用户便可经由合适的命令参数发布指示源行和目的地行的两个连续dram激活(act)命令。举例来说，源行可为{a}，且目的地行可为{b}，从而产生正执行的快速rc命令。
48.在另一实例中，源行可为{a}或{b}中的任一者，且目的地行可为{c}，从而产生正执行的正常rc命令。相对于所说明的行的源行和目的地行的选择是任意的。举例来说，{b}/{a}可为源行/目的地行，或{c}/{a}或{c}/{b}可为源行/目的地行。
49.如果rc模式处于活动状态，那么在发布用于目的地行的第二act命令后，源行和目的地行两者的字线180同时处于活动状态。在示例性情况下，第一act命令将使字线180源行{a}待命。第二act将使目的地行{b}的字线待命，其条件是源行/目的地行{a}/{b}在彼此的所允许的rc范围内。
50.如果行{a}/{b}超出由硬件架构确定的允许范围，那么不准许rc操作。在一些实施例中，行{a}和{b}必须在共同区段120中以起始快速rc操作。此处，如果{a}和{b}不在共同区段120中，那么行{a}和{b}两者必须仍在共同的共享组145中以起始正常rc操作。
51.在一些实施例中，快速rc与正常rc之间的选择还可取决于待复制的数据的大小。在一些实施例中，用于在快速rc与正常rc之间进行选择的准则可硬接线到dram裸片110上的rc操作的逻辑中。在其它实施例中，用于选择rc的类型的逻辑可由固件提供于dram裸片110中的一者上。在又其它实施例中，用户可能够发布指示是采用快速rc还是正常rc的命令。如果无法执行用户选择的选择(例如，快速rc)，那么dram硬件接着可仍超驰用户设置。
52.取决于(a)目的地行和源行状态以及(b)其是在快速复制范围还是正常复制范围内，rcstatus位将被更新为
‘
01’或
‘
10’。下文中图7的表1说明示例性rc状态。
53.在用于快速rc的目的地行的act命令之后，完整rc过程将在一个操作中自动发生，如下文所描述。其将在时间trc_fast内完成复制：在一些实施例中，约为100ns。一旦复制完成，便将rcstatus位更新为“00”。
54.对于正常rc，dram裸片将内部通过整个页，且一次一个位地将数据从源行{a}复制到目的地行{b}。这将需要更长的trc_normal时间，其可约为200ns或更久。一旦复制完成，便将rcstatus[1：0]更新为“00”。
[0055]
一旦由用户起始，且不管是采用快速rc还是正常rc，通过所选择的dram裸片110的电子设备内部地执行rc操作。临时数据不需要在操作期间首先传送到存储器控制器104或传送到主机处理器102，这是因为两者都不需要作为复制操作的中间物。换句话说，在不需要数据到dram外部的主机处理器或存储器控制器的中间传送的情况下执行rc操作(快速或正常)。这使得快速rc和正常rc两者均比传统的复制操作更快。
[0056]
在一些实施例中，一旦rc操作完成，用户便将预充电命令发布到组145中具有源行{a}和目的地行{b}的所选择一者。rc模式寄存器160可用于检查rc操作是否完成。替代地，如果用户知道已经起始rc操作，那么用户可以在发布预充电命令之前等待快速rc情况下的trc_fast时间或正常rc模式下的trc_normal时间。在其它实施例中，可由所选择的dram裸片110自动地执行行复制后预充电。
[0057]
以上示例性的非限制性操作指示使用且控制rc操作的方法。可以不同次序执行一些操作，且可在所附权利要求书的范围内添加或省略一些操作。可以设想起始实施例的rc操作的其它方式和操作。
[0058]
图2a为说明快速rc操作或正常rc操作的示例性元件的过程图200。
[0059]
在实施例中，rc模块170从用户接收块/行地址230。块/行地址230可包含两个地址，即源行{a}和目的地行{b}两者。地址还可指示所述行内的特定数据块(一系列字节或位)。rc模块170还可经由rc模式寄存器160确定rcen位是否已被设置为
‘1’
以启用rc操作。
[0060]
rc模块170还可接收是执行快速rc操作还是正常rc操作的复制类型指示235。举例来说，此复制类型指示235可从rc模式寄存器160中的逻辑接收。基于源行{a}和目的地行{b}的距离有多近(例如，在同一区段120内或外)，rc模块170作出关于是执行快速rc操作还是正常rc操作的确定235。响应于块/行地址230和复制类型指示235，rc模块首先激活源字线240，且接着激活目的地字线245，同时源字线240保持处于活动状态。
[0061]
在快速rc的情况下，此双但顺序字线激活足以起始快速rc操作。源字线240的激活使感测放大器185检测源行{a}中的位的值。目的地字线245的后续激活(同时仍将源字线240维持为处于活动状态)使目的地行{b}中的位采用感测放大器185的值。结果是从源行{a}到目的地行{b}的位值的有效传送，如图2b的示例性数据传送流指示270所指示。
[0062]
在快速rc的情况下，此种双但顺序字线激活为正常rc操作中的第一步骤。参看图2c，源行可为第一区段120的行{a}，且目的地行可为第二不同区段120的行{c}。对于正常rc操作且在激活用于目的地行{c}的字线245之后，rcl模块170可触发遍历列命令215以使cal模块175跨越源行遍历并复制每一列1到
‘
n’，且跨越目标行将读取值移动到适当位。(
‘
n’为每一行中的位数目，也就是说，列的总数目)。数据经由gio总线190从第一区段120传送到第
二区段120，如一般由图2c的数据传送路径线280指示。
[0063]
在快速rc操作的情况下，rc模块170经由位线183触发源行{a}中的所有块位到目的地行{b}中的对应位的并发并行传送。共享共同位线的两个不同行可将位线值从一行传送到另一行。此通过首先激活源字线，且接着在接下来激活目的地行字线的同时将源字线保持为处于活动状态来进行。当还激活共同位线时，经由内部电子设备将活动位从源行{a}传送到目的地行{b}。
[0064]
在正常rc操作的情况下，rc模块170触发源行{a}中的所有块位到目的地行{c}中的对应位的串行传送(经由gio总线190)。然而，在快速rc或正常rc中的任一者的情况下，这些位传送以及读取源列选择250和适当写入目的地列选择255经由组145的cal模块175的硬接线电路系统来完成。
[0065]
在传统dram技术中，一次仅一个字线可在组145内处于活动状态。实施例添加合适的电路系统以使两个不同行120中的两个不同字线180能够同时处于活动状态。因此，在重叠时间间隔期间，组的第一存储器行和第二存储器行由dwla模块173和/或rcl模块170并发地激活。
[0066]
图3说明用于快速rc操作的三个示例性信号时序300。在曲线图中，横轴为以纳秒为单位的时序且纵轴为电压。举例来说，在曲线图320中，源行{a}的字线180在时间(t1)经源行act命令首先激活。几乎即时地，且如曲线330中所见，源行中的单元电压初始地下降。但随后，如曲线310中所见，在时间(t2)，为用于快速rc的位线183供电。在曲线330中，指定用于在源行{a}中复制的单元的电压上升。
[0067]
在曲线图320中，目的地行{b}的字线180在时间(t3)经目的地行act命令激活。在时间(t3)，目的地字线180{b}的适当位的电压上升以匹配源字线180{a}的链接电压。也就是说，当源行{a}和目的地行{b}两者的字线180处于活动状态(例如，从约300ns到360)时的时间间隔345是当指定存储器位置的位线具有共享电荷电平时的时间间隔。结果是源行{a}的位被内部地复制到目的地行{b}。
[0068]
在一些实施例中，一对相应字线180上的两个存储器单元共享感测放大器185中的所选择一者。当初始地激活第一字线且接着激活第二字线时，第二字线的位值自动地激活到与第一字线相同的位值。由于组145的硬连线配置，因此示例性事件序列为：
[0069]
(1)第一字线{a}接通；
[0070]
(2)在des命令循环期间，感测第一字线{a}中的单元的电荷；
[0071]
(3)第二字线{b}接通(第一字线保持处于活动状态)；以及
[0072]
(4)经由所选择的感测放大器185的位线183中的所选择一者，将第二字线的单元自动地设置为第一字线的单元的相同电荷。
[0073]
图4说明可用以支持和实施上文所描述的方法的示例性数字电路410。数字电路410为使得源行地址能够保持处于活动状态且使得目的地行地址能够同时处于活动状态的电路的一个实例。举例来说，电路410可为rcl模块170的部分。
[0074]
数字电路410的详细描述超出本文的范围。然而，电路时序图420展示如电路410所允许的事件的时序：首先激活源行，接着des命令激活位线，且接着在源行还保持激活的同时激活目的地行。
[0075]
图5说明存储器架构和支持正常rc操作的存储器过程500。当源行{a}和目的地行
{c}是组145中的共同一者的部分但不是共同区段120的部分(源位和目的地位并不共享共同位线183)时，实施例采用正常rc操作。
[0076]
然而，行{a}的源地址和行{c}的目的地地址共享共同gio总线190。因此，与用于行{a}的第一源地址相关联的感测放大器185经由gio总线190与用于行{c}的第二目的地地址的感测放大器185链接。图5说明两个gio总线190，具体为：第一gio总线510，其连接相应的对应的偶数编号的感测放大器sa0、sa2、sa4、
…
、sa40等；以及第二gio总线515，其连接奇数编号的感测放大器sa1、sa3、
…
、sa41等。
[0077]
对于正常rc操作，nrc模块178以合适的顺序次序引导其它模块：dwla模块173、rcl模块170和cal模块175，以便引导正常rc操作的一系列事件。在实施例中，nrc模块178可引导dwla模块173和/或rcl模块170以激活源字线{a}，且接着激活目的地字线{c}(同时保持源字线{a}处于活动状态)。nrc模块178接着可引导cal模块175以顺序地读取每一源行{a}列位，将数据传送到gio总线190，接着将数据值(
‘0’
或
‘1’
)写入到目的地行{c}中的适当列位。
[0078]
在顺序时间(t1)、(t2)、(t3)等，经由数据传送路径线580在gio总线190上顺序地传送数据。为了执行此操作，可由dwla模块173、rcl模块170、cal模块175和/或nrc模块178中的一或多者实施一或多个硬件级操作。
[0079]
举例来说，可将新增行复制功能添加到各种模块的写入启用逻辑，以启用目的地行{c}与源行{a}一起经启用的指示。新增行复制功能可包含用于对准目的地行{a}/源行{c}的数据区段的合适参数。类似地，可将粘性行逻辑功能添加到各种模块的读取启用逻辑，以确保在激活源行{a}和目的地行{c}之后，将忽略任何其它后续行地址。
[0080]
各种rc功能和活动在不同模块之间的分布仅为示例性的(即，出于解释的目的)。实际上，所需逻辑和控制电路系统的元件可以不同方式封装、组织或分布于不同功能模块之中，或具有与本文中所描述的那些集成电路上的功能边界和/或物理结构边界相比不同、更少或额外的功能边界和/或物理结构边界。
[0081]
图6说明用于正常rc操作的包含示例性命令序列605的方法600的元件。还包含用于激活源字线和目的地字线的激活时间曲线图610、620，以及分别用于读取和写入感测放大器185的激活状态625、630。
[0082]
如上文的图1b、2c和5所示，源行{a}和目的地行{c}两者在组145中的所选择一者内共享同一gio总线190。因此，通过首先按rd-src
→
wr-dest发布合适的读取启用源命令wl1到wl2，将数据从源行{a}复制到目的地行{c}。
[0083]
在示例性命令序列605中，《act src》(激活源)命令起始源行{a}的激活。出于时序目的，此可后接《nop》(无操作)命令。随后，《act des》(激活目的地)命令可起始目的地行{c}的激活，同时源行{a}仍保持处于活动状态。《nop》命令可出于时序目的而发布。
[0084]
一旦行{a}的源地址和行{c}的目的地地址均具有活动字线，便发布一系列读取命令和写入命令《rd csn src》、《wrt csn des》以：经由连续位线183从行{a}的源地址顺序地存取数据625；经由gio总线510、515传送数据；及将目的地数据630顺序地写入到行{c}的目的地地址。
[0085]
举例来说，在命令《rd csn src》、《wrt csn des》中：
[0086]
rd＝“读取”；wrt＝“写入”；cs＝“列选择”(用于选择位线183，或等效地选择感测
放大器185)；
‘
n’＝0，...，[编号最高的感测放大器]；src＝“源”，且des＝“目的地”。举例来说，命令《re cs2 src》为读取用于所述行中的第二位线的源行{a}中的位值(
‘0’
或
‘1’
，可视具体情况而定)的命令。命令《wrt cs2 des》为将仅读取的位值写入到所述行中的第二位线的目的地行{c}的命令。
[0087]
实施例提供dram模块100相对于本文所公开的rc操作的各种操作模式和状态模式。图7呈现列出一些示例性模式和状态的表1。
[0088]
如图1b、2b、2c和表1中所展示，存储器组145(或组群组，这取决于灵活性水平要求)中的每一者将具有带有rc寄存器位的集合770的存储器寄存器(mr)。rc启用(rcen)位760具有两个可能值775(即，
‘0’
或
‘1’
)。可包含dram模块100的装置驱动器的客户端程序可将rcen设置为
‘1’
或
‘0’
以分别进入或退出rc复制模式。rc模式是特定于组或组群组的，这意味着rcen位设置为等于
‘1’
的存储器组145或组群组中的仅一者将进入rc模式。不影响其它组或组群组的正常操作。
[0089]
可仅在组空闲时执行rc操作。在行复制模式下，不允许对组执行用户读取/写入/刷新。(允许其它众所周知的命令，其并不“接触”或改变存储器阵列，如mrr/mrw/mpc。)
[0090]
针对rc状态(rcstatus)755分配两个或更多个位。rcstatus 995将指示在进行何种类型的rc以及是否完成最后一行复制。表1说明仅两个示例性位，但可添加更多位以提供更多信息。rcstatus＝“00”是rcen恰好设置为
‘1’
时的默认状态。
[0091]
提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。对于所属领域的技术人员来说，对本公开的各种修改将变得显而易见，并且本文所定义的一般原理可在不脱离本公开范围的情况下应用于其它变化形式。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征以及所附权利要求书的范围一致的最广泛范围。
[0092]
上文已经借助于说明特定功能及其关系的实施的功能构建块描述了本公开。为了便于描述，本文已任意地定义这些功能构建块的边界。只要适当地执行指定功能及其关系，便可定义替代边界。
[0093]
举例来说，本公开的各个方面可由软件、固件、硬件(或由例如verilog或硬件描述语言指令的软件表示的硬件)或其组合实施。在阅读本说明书之后，相关领域的技术人员将明了如何使用其它存储器系统或架构实施本公开。可部分地通过使用计算机可读代码(包含通用编程语言(例如c或c++))、硬件描述语言(hdl)(包含verilog hdl、vhdl、altera hdl(ahdl))或其它编程和/或计算机自动化设计(cad)工具实现本公开的各种实施例的模拟、合成和/或制造。
[0094]
此计算机可读代码可安置于任何已知的计算机可用媒体(包含半导体、磁盘、光盘(例如cd-rom、dvd-rom))中，并且作为计算机数据信号实施于有形计算机可用(例如，可读取)传输媒体(包含基于数字、光学或模拟的有形媒体)中。此外，计算机可读代码可经由有线和无线通信网络(包含因特网和内联网)传输。此外，计算机可读代码可经由调制载波(包含但不限于无线电波、微波和光发射)传输，其中强加于载波上的独特模式的调制对应于计算机可读代码并且传送所述计算机可读代码。
[0095]
具体实施方式部分而非摘要部分意图用于解释权利要求。摘要可阐述如由发明人预期的本公开的一或多个但非全部示例性实施例，且因此，并不意图以任何方式限制本公
开和所附权利要求书。

技术特征：
1.一种设备，其包括：动态随机存取存储器dram阵列，其经配置有至少一个组；和双字线激活dwla模块，其经配置以：(i)激活第一字线以激活所述组的第一区段的第一存储器行；及(ii)激活第二字线以激活所述组的所述第一区段或所述组的第二区段中的一者的第二存储器行；其中：在并发时间间隔期间，由所述dwla模块并发地激活所述组的所述第一存储器行和所述第二存储器行。2.根据权利要求1所述的设备，其中所述dwla模块进一步经配置以：接收数据将从所述第一存储器行复制到所述第二存储器行的指示，及在接收到所述指示后，激活所述第一字线和所述第二字线。3.根据权利要求1所述的设备，其中所述dwla模块进一步经配置以将数据从所述第一存储器行复制到所述第二存储器行，而无需将所述数据中间传送到所述dram外部的处理器或所述dram外部的控制器中的任一者。4.根据权利要求1所述的设备，其中：所述dwla模块进一步经配置以识别何时所述第一字线和所述第二字线为所述组的同一第一区段的部分，且何时所述第一字线和所述第二字线为所述组的相应不同第一区段和所述组的第二区段的部分。5.根据权利要求4所述的设备，其中：在确定所述第一字线和所述第二字线为所述组的同一区段的部分后，所述dwla模块进一步经配置以激活一组共同位线以用于将所述数据从所述第一存储器行直接传送到所述第二存储器行。6.根据权利要求4所述的设备，其中：在确定所述第一字线和所述第二字线为所述组的不同的相应第一和第二区段的部分后，所述组进一步经配置以经由所述组的通用输入/输出总线将所述数据从所述第一存储器行传送到所述第二存储器行。7.根据权利要求6所述的设备，其中：所述组进一步经配置以经由将位从所述第一存储器行顺序传送到所述第二存储器行而将所述数据从所述第一存储器行传送到所述第二存储器行。8.根据权利要求1所述的设备，其进一步包括经配置以使得行复制操作的用户能够启用或停用行复制模式的行复制模式寄存器。9.根据权利要求8所述的设备，其中所述行复制模式寄存器进一步经配置以指示行复制操作状态。10.一种方法，在动态随机存取存储器模块dram中，所述方法包括：接收数据将从第一存储器行复制到第二存储器行的指示，且在接收到所述指示后：激活所述dram的第一组的第一区段中的所述第一存储器行；及激活所述组的所述第一区段或所述组的第二区段中的一者的所述第二存储器行；其中：在并发时间间隔期间，并发地激活所述组的所述第一存储器行和所述第二存储器行。11.根据权利要求10所述的方法，其进一步包括在所述第一存储器行的所述激活之后
激活所述第二存储器行。12.根据权利要求10所述的方法，其进一步包括：在所述并发时间间隔期间，将数据从所述第一存储器行复制到所述第二存储器行。13.根据权利要求12所述的方法，其进一步包括：将所述数据从所述第一存储器行复制到所述第二存储器行，而无需将所述数据中间传送到所述dram外部的处理器或所述dram外部的控制器中的任一者。14.根据权利要求12所述的方法，其进一步包括：识别何时所述第一字线和所述第二字线为所述组的同一第一区段的部分，且何时所述第一字线和所述第二字线为所述组的不同的相应第一区段和所述组的第二区段的部分。15.根据权利要求14所述的方法，其进一步包括：在确定所述第一字线和所述第二字线为所述组的同一区段的部分后，激活一组共同位线以用于将所述数据从所述第一存储器行直接传送到所述第二存储器行。16.根据权利要求14所述的方法，其进一步包括：在确定所述第一字线和所述第二字线为所述组的不同的相应第一和第二区段的部分后，经由所述组的通用输入/输出总线将所述数据从所述第一存储器行传送到所述第二存储器行。17.根据权利要求16所述的方法，其进一步包括：经由将位从所述第一存储器行顺序传送到所述第二存储器行而将所述数据从所述第一存储器行传送到所述第二存储器行。18.根据权利要求12所述的方法，其进一步包括经由所述dram的寄存器指示所述数据从所述第一存储器行到所述第二存储器行的所述复制的状态。19.根据权利要求10所述的方法，其中激活所述第一存储器行或所述第二存储器行中的任一者包括激活相应第一字线或相应第二字线。20.一种非暂时性计算机可读媒体，其上存储有计算机可执行指令，所述计算机可执行指令在由计算装置执行时使所述计算装置执行由包含存储器阵列的存储器系统的存储器控制器使用的方法，所述方法包括：接收数据将从第一存储器行复制到第二存储器行的指示，且在接收到所述指示后：激活dram的第一组的第一区段中的所述第一存储器行；及激活所述组的所述第一区段或所述组的第二区段中的一者的所述第二存储器行；其中：在并发时间间隔期间，并发地激活所述组的所述第一存储器行和所述第二存储器行。

技术总结
本公开涉及DRAM行复制。动态随机存取存储器采用正常行复制操作或快速行复制操作中的任一者或两者以将所选择数据从存储器的第一行复制到存储器的第二行，而不将所述数据传送到例如中央处理单元或存储器控制器等中间处理器。这两个操作均取决于DRAM的组内的两个单独字线的并发电激活。对于所述快速行复制操作，所述两个单独字线为具有共享位线的DRAM组的共享区段的部分。经由共同位线直接并行地复制位值。对于所述正常行复制操作，所述两个单独字线是共同组而不是共享区段的部分。经由所述组内的通用输入/输出总线串行地复制位值。述组内的通用输入/输出总线串行地复制位值。


技术研发人员：陆洋 何源 金康永
受保护的技术使用者：美光科技公司
技术研发日：2023.01.17
技术公布日：2023/7/26