相变存储器单元、存储器设备、以及相应的方法与流程

相变存储器单元、存储器设备、以及相应的方法
1.优先权要求
2.本技术要求于2022年1月24日提交的意大利专利申请no.102022000001130的优先权，该申请的内容在法律允许的最大程度上通过引用整体并入本文。
技术领域
3.本发明大体上涉及一种相变存储器单元，一种包括所述相变存储器单元的存储器设备及一种用于制造所述相变存储器单元的方法。具体地，相变存储器单元被配置为支持多位存储。


背景技术：

4.相变材料是能够在热的作用下在结晶相和非晶相之间，或在完全非晶态和完全晶态之间的、在跨整个频谱的局部有序的不同可检测状态之间切换的材料。由于非晶材料的电阻显著大于相同材料的结晶相的电阻，因此这种现象用于定义两个存储状态，例如0和1，这两个存储状态由通过相变材料测量的电阻区域分。
5.众所周知，相变存储器设备使用相变材料以用于电子存储应用。相变材料的状态也是非易失性的，因为当设定为表示电阻值的结晶、半结晶、非晶或半非晶状态时，保持该值直到被另一编程事件改变，这是因为该值表示材料的相或物理状态(例如，结晶或非晶)。该状态不受去除电力的影响。
6.目前，周期表vi族的合金，例如te或se，被称为硫属化物或硫属化物材料，可以有利地在相变电池中用作相变材料。最有希望的硫族化物由ge、sb和te合金(ge2sb2te5)形成，也称为gst，其目前广泛用于在可重写盘中存储信息。
7.在硫属化物中，当材料从非晶相(更具电阻性)转变为晶相(更具导电性)时，电阻率变化两个或更多个数量级，反之亦然。
8.相变可以通过局部升高温度来获得。在150℃以下所有相是稳定的。在200℃以上(即，成核开始的温度)，发生微晶的快速成核，并且如果材料在结晶温度处保持足够长的时间，则其改变其相并变成结晶(所谓的置位状态)。为了使硫属化物回到非晶态(复位状态)，需要将温度升高到熔融温度(约600℃)以上，然后快速冷却硫属化物。可以在不同的时间合适的温度获得中间相，这导致与加热器接触的不同尺寸的非晶“斑点”或“气泡”的形成。
9.从电学观点来看，可以通过使电流流过称为加热器的电阻元件来使硫属化物材料改变状态，所述加热器通过焦耳效应加热硫属化物材料。
10.按照上述原理工作的pcm元件1的基本结构在图1中示出，它包括加热器元件2和硫族化物材料的存储器元件3。存储器元件3的一部分(通常是晶体或多晶体)与加热器2热接触，并且在非晶和结晶之间发生相变。图1示出了处于中间状态的pcm元件，其中没有改变相并且能够实现良好电流流动的部分被称为结晶部分4，并且已经改变状态的部分被称为非晶部分5。非晶部分5的尺寸限定了存储器区域3的总电阻率，从而限定了pcm元件1的总电阻率。因此，不同的电阻等级可以与不同的位相关联，并且可以通过产生使非晶部分5呈现不
同尺寸的适当编程电流来获得。
11.导电层7(具有预定的电阻，因此在此也称为“电阻层”)插置在存储器元件3和加热器2之间，并且导电层7在存储器元件3和横向围绕加热器2的绝缘层或介电层6之间。换句话说，电阻层7形成并搁置在介电层6的上表面和加热器2的上表面上，电阻层7与加热器2电接触。存储器元件3形成并搁置在电阻层7的上表面上。电阻层7例如由任何难熔金属和/或难熔金属氮化物制成，例如tin(氮化钛)、ta(钽)、tan(氮化钽)或w(钨)。
12.还参考图2a－2d，图2a－2d示出了在不同编程条件下的图1的pcm元件1，其使用逐渐升高的编程电流获得。在图2a－2d中，使用与图1中相同的附图标记，而数字6表示包围加热器2的绝缘或介电材料层。
13.如图2a－2d所示，非晶部分5具有不同的尺寸(半径)。详细地，在图2a中，在使用较低编程电流ip的情况下(例如，ip＝160－200μa)，相变部分5仅稍微延伸超过加热器2的边缘，而在图2b，2c、2d中(用逐渐更高的编程电流ip获得－高达300－350μa)，相变部分5的超过加热器2的边缘的突出部分逐渐更大。
14.从加热器2到结晶部分4的电流路径受到高电阻非晶部分5的影响；因此，电流路径电阻在所有四个条件下都非常高。因此，四个条件之间的电阻差与其绝对值相比是小的。
15.此外，编程电阻与非晶化部分的高电阻率完全相关。
16.欧洲专利no.2034536b1(在此引入作为参考)讨论了pcm的多级结构。两个编程状态(也称为set和reset)之间的中间状态的电阻由非晶部分5的体积(几何地)控制。
17.在读取过程中，电流流过两条平行的路径(未示出)，从而环绕非晶部分5。也就是说，读取电流在电阻层7而不是非晶部分5中流动。这两个路径中的每个路径包括电阻层7的两个分支中的相应一个分支，其从加热器2的上表面沿相对方向延伸，并且被非晶部分5覆盖(每个分支具有电阻r
l
)。对于特定的编程状态set/reset，部分5的非晶体体积仅确定读取电流流过的电阻层7的长度(以及因此由电流看到的电阻)。
18.这种方法的益处包括极大地减轻了温度依赖性、漂移和1/f噪声。然而，两个状态(set/reset)的电阻值之间的间隙由于以下事实而减小：对于每个非晶体体积配置，存在并联的两个相同电流路径(由于电阻层7的布局的对称性)。例如，通过定义：set状态中的电阻为r
set
＝rh；reset状态中的电阻为r
reset
＝rh+r
l
/2(其中r
l
/2是当在reset状态中编程时在读取存储器元件3期间电流流过的电阻层7的部分的等效电阻)。
19.r
reset
和r
set
之间的比率表示两个状态set/reset的电阻值之间的窗口w或间隙：
[0020][0021]
窗口w越高，在读取期间对相应状态set/reset的检测越容易。
[0022]
在本领域中需要提供一种相变存储器单元，一种包括该相变存储器单元的存储器设备，以及一种用于制造该相变存储器单元的方法，该相变存储器单元具有改进的性能并克服了上述缺点。


技术实现要素：

[0023]
在一个实施例中，一种相变存储器单元包括：加热器，所述加热器具有沿着第一轴线彼此相对的第一横向侧和第二横向侧，以及沿着与所述第一轴线正交的第二轴线彼此相
对的顶侧和底侧；由相变材料制成的存储器区域，其电和热耦合到所述加热器的所述顶侧；以及具有电阻特性的导电元件，所述导电元件在所述第一横向侧处平行于所述第一轴线延伸，并且导电元件邻近于所述加热器的所述第一横向侧并且邻近于所述存储器区域。
[0024]
实施例还包括包含相变存储器单元的存储器设备。
[0025]
在一个实施例中，一种用于制造相变存储器单元的方法包括：形成加热器，所述加热器具有沿着第一轴线彼此相对的第一横向侧和第二横向侧，以及沿着与所述第一轴线正交的第二轴线彼此相对的顶侧和底侧；形成由相变材料制成的存储器区域，所述存储器区域电连接和热连接到所述加热器的顶侧；以及形成具有电阻特性的导电元件，所述导电元件在所述第一横向侧处平行于所述第一轴线，并且导电元件邻近于所述加热器的所述第一横向侧并且邻近于所述存储器区域。
附图说明
[0026]
前述特征和优点以及其他特征和优点将在以下具体实施例的描述中参考附图以说明而非限制的方式给出，在附图中：
[0027]
为了更好地理解本发明，现在仅通过非限制性示例并参考附图来描述其优选实施例，其中：
[0028]
图1示出了已知相变存储器元件的示例性结构；
[0029]
图2a－图2d示出了处于不同编程条件下的图1的相变存储器元件；
[0030]
图3是包括相变存储器单元的相变存储器设备的示例的简化截面图；
[0031]
图4是根据另一实施例的包括相变存储器单元的相变存储器设备的示例的简化截面图；
[0032]
图5是根据另一实施例的包括相变存储器单元的相变存储器设备的示例的简化截面图；
[0033]
图6是根据另一实施例的包括相变存储器单元的相变存储器设备的示例的简化截面图；
[0034]
图7是根据另一实施例的包括相变存储器单元的相变存储器设备的示例的简化截面图；
[0035]
图8是根据另一实施例的包括相变存储器单元的相变存储器设备的示例的简化截面图；
[0036]
图9a－图9c示出了写入图3或图4－图8的相变存储器单元的方法的各个步骤的三个简化截面图；
[0037]
图10a－图10i示出了在晶片上执行的用于制造图3的相变存储器设备的工艺步骤；
[0038]
图11a－图11c示出了在晶片上执行的用于制造图8的相变存储器设备的工艺步骤；
[0039]
图12a－图12h示出了在晶片上执行的用于制造图5的相变存储器设备的工艺步骤；
[0040]
图13a－图13c示出了在晶片上执行的用于制造先前图中未示出的另一相变存储器设备的工艺步骤；以及
[0041]
图14示意性地示出了存储器的实施例。
具体实施方式
[0042]
在各个附图中相同的特征由相同的附图标记表示。特别地，在各个实施例中共同的结构和/或功能特征可以具有相同的附图标记并且可以设置相同的结构，尺寸和材料特性。
[0043]
为了清楚起见，仅对可用于理解本文所述实施例的操作和元件进行了详细说明和描述。具体来说，存储器单元包括未详细描述的元件，例如选择元件(例如，晶体管)或电连接。
[0044]
图3是存储器单元100的简化透视图，存储器单元100是相变存储器(pcm)设备10的一部分(仅示出其一部分)，相变存储器设备10包括多个存储器单元100。图3示出了相互正交的轴线x、y、z的三轴线系统(笛卡尔系统)中的存储器单元100。
[0045]
相变存储器单元(例如图3中所描绘的存储器单元100)通常嵌入在非易失性存储器(nvm)设备(例如电可擦除可编程只读存储器(eeprom))中。通常在制造存储器设备时执行对此类存储器设备中的每一存储器单元的编程，并且随后可修改若干次，尤其在其使用期间。
[0046]
存储器设备10的存储器单元100以栅格状或矩阵图案布置。换句话说，存储器设备10由存储器单元阵列100组成。每个存储器单元100位于阵列的行与列的交叉点处。
[0047]
彼此平行的列也被称为“位线”(bl)。彼此平行且垂直于位线的行也称为“字线”(wl)。
[0048]
存储器设备10的每个相变存储器单元100包括加热器102或电阻元件。在图3的示例中，加热器102具有l形横截面(因此具有沿z轴线延伸的竖直部分和沿x轴线延伸的水平部分)。然而，其它形状也是可能的，例如“i”形横截面(其中仅存在竖直部分)。
[0049]
加热器102通常由一个或多个绝缘层或介电层(图3中仅示出了一个层104)围绕，所述绝缘层或介电层通常由硝酸盐(例如，sin)和/或氧化物(例如，sio2)组成。
[0050]
加热器102的竖直部分的上表面102c与绝缘层104的上表面104a共面。如稍后更好地解释的，该绝缘层104沿z轴线的厚度t1使得在加热器102的一侧102a处的厚度小于绝缘层104在加热器102的相对侧102b(沿x轴线)处的厚度t2。由于存在具有电阻特性的导电层210(在下文中，也称为“电阻薄片(lamina)210”)，厚度t1相对于厚度t2减小。电阻薄片210具有沿x方向的主延伸部，并且从加热器102的一侧102a远离加热器102地以主延伸部延伸(或突出)。在加热器102的一侧102a处延伸的绝缘层104的上表面104a'与电阻薄片210的下表面共面。
[0051]
每个存储器单元100进一步包含相关联的存储器区域106，其通过插置的介电或绝缘层而与其它存储器区域106分隔。该存储器区域106由相变材料制成。存储器区域106例如由硫族化物材料制成，例如属于碲基硫族化物合金族的合金、特别是包括锗(ge)、锑(sb)和碲(te)的合金。这种合金被称为“gst”。存在可用于制造存储器区域106的其它硫族化物合金族(基于硒和基于硫)。在任何情况下，本文的实施例不限于存储器区域106的特定材料。
[0052]
通常，存储器区域106的结晶相是原生的(也就是说，在制造/制作存储器单元100之后且在写入/编程操作开始之前，存储器区域106处于完全结晶状态/相)。因此，在以下描
述中，存储器区域106也称为“结晶层106”。
[0053]
结晶层106形成并搁置在绝缘层104的上表面104a和加热器102的竖直部分的上表面102c二者上。加热器102通过加热器102的竖直部分与结晶层106电接触和热接触。
[0054]
在图3所示的实施例中，加热器102相对于存储器单元100的对称轴线(平行于z轴线且正交于x轴线)居中。
[0055]
根据一个实施例，已经提到的电阻薄片210横向于加热器102地被插置在绝缘层104的一部分和结晶层106的相应部分之间。加热器102与电阻薄片210电接触，特别是与电阻薄片210直接电接触。具体地，电阻薄片210横向连接到加热器102(即，其在加热器102的一侧102a处连接到加热器102)。
[0056]
导电金属层108在结晶层106的顶部延伸。此导电层108通常形成存储器单元100的电极。可提供导电通孔(未图示)以将每个电极108连接到(例如)位于存储器设备10的存储器单元100上方的金属化层级。
[0057]
导电层108形成存储器单元100的电极(待连接到位线)，而加热器102形成存储器单元100的另一电极(待连接到字线)。所述两个电极在本文中也称为“顶部”电极108及“底部”电极102，但这并不暗示对存储器单元100在操作中的定向的限制。
[0058]
存储器单元100的加热器102通常通过其足部102d(即，其水平部分的底表面)连接到由导电材料(例如，掺杂多晶硅或金属)制成的底部触点或柱112。该底部触点112垂直延伸穿过绝缘层111并连接到在绝缘层111下方延伸的衬底114。
[0059]
基底114可以具有多层结构，例如由三层组成：由薄硅膜制成的第一层114a，底部触点112连接到该第一层114a；由薄掩埋氧化物制成的第二层114b；以及第三层114c，其由适于提供机械支撑的材料构成，也称为“操作衬底”。
[0060]
每个存储器单元100的底部触点112连接到选择元件113的一个端子。通常称为选择器或存取装置的选择元件113提供单独地寻址/选择存储器设备10的每个存储器单元100的能力。
[0061]
在图3的实例中，选择元件113是双极结型晶体管(bjt)设备，其发射极端子电耦合到底部触点112，集电极端子电耦合到共同参考电位(通常为接地电位)，并且基极端子在使用中接收偏置电压。
[0062]
存储器区域106的结晶相对应于例如逻辑值“1”。相变存储器10内的数据存储随后通过写入/编程相变存储器10的一些存储器单元100来执行，而相变存储器10的其它存储器单元100保留在其原生状态(即，处于结晶状态)。
[0063]
为了写入或编程到存储器10的给定相变存储器单元100中，首先通过向bjt的基极端子施加适当的电压偏置来选择该存储器单元100。然后电流流过结晶层106。调谐该电流的电势或强度，以便充分提高加热器102的温度，从而通过焦耳加热来加热与加热器102的上端102c接触的结晶层106的区域。这使得相变材料的至少一部分熔化。当电压脉冲突发(abrupt)时，电流迅速结束，因此相变材料的局部温度迅速降低，使相变材料熔化部分的玻璃态结构淬火。结果，电脉冲将相变材料的一部分从低电阻结晶相转变成高电阻非晶态。例如，假设该非晶态对应于逻辑值“0”。
[0064]
为了读取给定的相变存储器单元100，首先通过向bjt的基极端子施加适当的偏置电压来选择该存储器单元100。然后，通过激活选择器元件施加适当的电势，使其值足够低
的电流流过单元100，以避免任何无意的相变。然后可以测量电极108和加热器102之间的电阻。此电阻反映先前存储在存储器单元100中的值“0”或“1”。
[0065]
电阻薄片210的材料可以基于在编程电流和辨别由不同电阻等级表示的中间编程状态的能力之间的折衷来选择。根据需要选择电阻薄片210的电阻，例如大约是加热器210的电阻值，和/或小于层106的非晶区域的电阻。更具体地，薄片210的电阻率值在结晶层106的相变材料的晶态和非晶态的相应电阻率值之间。薄片210的电阻率可以显著低于相变材料的非晶态的电阻率。例如，薄片210的电阻率可以在层106的相变材料的非晶状态的电阻率的大约1/1000倍和1/10倍之间。同时，薄片210的电阻率高于相变材料的结晶状态的电阻率。在一个实施例中，薄片210可被选择为具有在约1mω〃cm至0.1ω〃cm范围内的电阻率。可用于薄片210的示例性材料可包括但不限于碳(c)和金属化合物，例如tisin，tialn和sic。也可以采用传统上用于集成电路工业中的电阻器的其它材料。例如，电阻薄片210也可以由任何难熔金属和/或难熔金属氮化物制成，例如tin(氮化钛)、ta(钽)、tan(氮化钽)或w(钨)。
[0066]
电阻薄片210沿z轴线的厚度小于10nm，优选为1－10nm，最优选为4－5nm。
[0067]
根据一个实施例，在图3的横截面视图中，电阻薄片210具有沿着x轴线的延伸部分t3，其在加热器102的一侧比在加热器102的相对侧大。
[0068]
特别地，在图3的实施例中，电阻薄片210仅在加热器102的一侧102a处(图3中的右手侧)延伸，在一侧102a处与加热器102电接触(特别地，直接电接触)。在加热器102的相对侧102b(图3中的左手侧)，没有电阻薄片210。
[0069]
根据图4所示的另一实施例，电阻薄片210还在加热器102的第二侧102b处延伸，并且在两侧102a和102b处与加热器102电接触(特别是直接电接触)。在任何情况下，如上所述，电阻薄片210在加热器102的第二侧102b处的部分的长度t4(沿x轴线)小于电阻薄片210在加热器102的第一侧102a处的部分的长度t3(沿x轴线)。具体而言，长度t3沿着x轴线并且在加热器102的一侧102a对应于在一侧102a处延伸的结晶层106的整个长度(即，沿着x轴线从一侧102a开始直到所考虑的存储器单元100的层106的末端测量的层106的长度)。长度t4沿着x轴线并且在加热器102的一侧102b处对应于在一侧102b处延伸的结晶层106的长度的一部分(即，沿着x轴线从一侧102b开始测量直到所考虑的存储器单元100的层106的末端为止的层106的长度)。
[0070]
在图5所示的另一实施例中，电阻薄片210与加热器102制成一体(这与图3－图4中与加热器分开相对)，并且从加热器102，特别是从加热器102的一侧102a连续延伸。因此，在该实施例中，电阻薄片210由与加热器102相同的材料制成，并且在形成加热器102的相同步骤中形成。
[0071]
如参考图3和图4所讨论的，同样在图5的实施例中，电阻薄片210具有沿着图4的横截面视图中的x轴线的延伸部分t3，其在加热器102的一侧(这里是侧102a)比在相对于加热器102的相对侧(这里是侧102b)更大。特别地，在图5的实施例中，电阻薄片210仅存在于一侧102a处，而在于另一侧102b处缺失。
[0072]
在基于图5的实施例的图6的实施例中，电阻薄片210与加热器102是一体的，并且还在加热器102的两侧102a和102b处延伸。电阻薄片210在一侧102b处的部分的长度t4小于电阻薄片210在第一一侧102a处的部分的长度t3(沿x轴线)。
[0073]
如图7中所示，根据另一实施例，加热器102(特别是加热器102的竖直部分)不相对于存储器单元100的对称轴线(图7中表示且识别为sz)居中，而是相对于此对称轴线交错或偏移；换句话说，加热器102和支柱112相对于对称轴线sz向左手侧或向右手侧移动。尽管图7示出了电阻薄片210不与加热器102形成一体的情况(图3和4的实施例)，但是图7的教导也适用于电阻薄片210与加热器102形成一体的实施例(如图5和6所示)。
[0074]
此外，同样在图7的实施例中，电阻薄片210在横截面视图中沿着x轴线具有延伸部，该延伸部在加热器102的一侧102a上比相对于加热器102的相对一侧102b更大。具体地，电阻薄片210可以仅存在于一侧102a处并且在于第二侧102b处缺失；或者电阻薄片210也在加热器102的第二侧102b处延伸，其中电阻薄片210在第二侧102b处的部分的长度小于电阻薄片210在第一侧102a处的部分的长度(沿x轴线)。
[0075]
如图8所示，根据另一实施例，选择元件113是金属氧化物半导体场效应晶体管(mosfet)设备，其具有电耦合到底部触点112的一个导电端子(源极或漏极)，电耦合到通常为接地电位的共同参考电位的相对导电端子(漏极或源极)，以及在使用中接收偏置电压的栅极。根据其值，该偏置电压允许启用或禁用流过选择器的电流。在图8的实例中，属于给定字线或行的存储器单元100的选择晶体管共享同一栅极。在存储器设备中，栅极沿wl方向纵向延伸(在图8中延伸到前部和后部)。因此，给定字线的存储器单元的所有选择晶体管连接到同一栅极。导电层108和栅极因此形成矩阵或栅格状图案，其中每一交叉点与存储器单元100大致垂直对准。
[0076]
当mosfet设备被用作选择器设备时，虚设加热器(未示出)可以被实现以考虑栅极的尺寸和电连接。
[0077]
图8基于图3；然而，也可以对图4－7的实施例实现作为选择器设备113的mosfet。
[0078]
图3－图8示出了相应的实施例，其中电阻薄片210在加热器102的右手侧102a处比相对于左手侧102b(其中薄片210甚至可以缺失)具有更大的长度(沿着x轴线)。然而，本说明书的教导类似地适用于这样的实施例(未示出)，其中电阻薄片210仅从加热器102的左手侧102b延伸，或者在加热器102的左手侧102b比相对于右手侧102a具有更大的长度(沿x轴线)。类似地，存储器设备10可以包括多个存储器单元100，其中所述存储器单元100中的一个或多个存储器单元(但并非全部)包括仅从相应加热器102的右手侧102a延伸的相应电阻薄片210、或相对于左手侧102b具有从加热器102的右手侧102a延伸的较大长度(沿x轴线)；这种存储器设备10的剩余一个或多个存储器单元100仅从加热器102的左手侧102b延伸、或相对于右手侧102a具有从加热器102的左手侧102b延伸更大的长度(沿x轴线)。例如参见图10i，其中示出了设备10的一部分，包括具有从加热器102的右手侧102a延伸的相应电阻薄片210的一些加热器102和具有从加热器102的左手侧102b延伸的相应电阻薄片210的其他加热器102。
[0079]
参考图9a－图9c讨论写入操作，其中仅示出图3的相变存储器10的一部分(具体地，相变单元100的细节)。为了在存储器单元100中写入，在顶部电极108(导电层)与底部电极或加热器102之间施加电压。该电压引起流过层106的电流，层106最初完全由晶相构成。存储器单元100因此由加热器102加热到足以使结晶层106的至少一部分105a非晶化的温度。
[0080]
在图9b的视图中，由于流过存储器单元100的电流的焦耳加热使层106的较大部分
105b改变相，从而在加热器102的上表面102c上方形成较大的非晶区域。非晶区域形成与加热器102的竖直部分的上表面102c垂直对齐的圆顶。
[0081]
在图9c的视图中，用流过存储器单元100的适当增加的电流获得的增加的加热，使层106的更大部分105c改变相，从而在加热器102的上表面102c上方形成更大的非晶区域。结晶gst转变成非晶gst的过程会导致电阻薄片210的上表面完全被非晶gst覆盖的情况。
[0082]
在直接位于加热器102上方的非晶区域中，制成层106的gst已由于加热而从结晶相改变/切换到非晶状态。电阻薄片210的布局(在该示例中仅在加热器102的一侧延伸)对非晶区域105a－105c的形成没有影响。非晶区域的形状和位置实际上取决于加热器102的布置。如果选择类似于图9a－图9c所示的存储器单元100的存储器单元用于读取，并且如果在顶部电极108和底部电极(或加热器102)之间施加适当的电压偏置，则电读取电流流过层106，以到达存在于加热器102一侧的电阻薄片210。
[0083]
存储器单元100实现多级编程，如图9a－9c所示。在这种情况下，假设在写入(编程)操作期间在顶部电极108和底部电极之间施加的电压升高，以便增加流过层106的电流强度。这导致层106内的温度升高，从而导致在已经非晶化的区域周围的晶相内进行相变。因此，越来越多的包含在结晶区域内的结晶gst逐渐转化成非晶gst，其随着编程电流逐渐增加而导致逐渐扩展的非晶区域。
[0084]
一致地，被非晶区域覆盖的电阻薄片210的部分的范围也扩大(如图9a－图9c中逐渐示出的)，并且其电阻大致与被非晶区域覆盖的薄片210的表面的长度成比例地增加。因此，单元100的读取电阻也增加。
[0085]
对于上述实施例，电阻薄片210至少沿一个轴线(这里是x轴线)是不对称的。特别地，引入电阻薄片210的不对称性迫使读取电流仅在特定方向上流动，即在存在电阻薄片210的地方。利用这种解决方案，相对于已知的解决方案，增加了两个状态set/reset(以及用于多位存储的多状态存储器中的中间编程状态)的电阻值之间的窗口w或间隙。特别地，如果设置状态中的电阻是r
set
＝rh，则复位状态中的电阻是r
reset
＝rh+r
l
(其中r
l
是读取期间电流流过的电阻薄片210的部分的电阻)。
[0086]
定义窗口w的r
reset
和r
set
之间的比率是：
[0087][0088]
这相对于已知技术的解决方案通过因数2增加。
[0089]
图10a－10i示出了根据一个实施例的用于制造相变存储器设备10的步骤的截面图。
[0090]
参考图10a，提供了晶片300，其已经经历了本领域已知的制造步骤，因此不再进一步详述。具体地，晶片300包括具有选择器设备113(这里是bjt)的衬底114，在其上形成绝缘层111。绝缘层111例如由氧化硅或其它绝缘或介电材料制成。多个底部触点或柱112(由诸如金属或掺杂多晶硅的导电材料制成)延伸穿过绝缘层111。例如，通过在绝缘层111中蚀刻沟槽然后用导电材料填充这些沟槽来形成柱112。底部触点112在绝缘层111的整个厚度上延伸穿过绝缘层111。
[0091]
参照图10b，执行在绝缘层111上沉积另一绝缘层或介电层304的步骤；在本实施例中，绝缘层304由氮化硅(sin)制成。然后，执行步骤以在绝缘层304上形成(例如，通过沉积)
电阻层305。这里，在该工艺的该步骤中，电阻层305是在绝缘层304的整个表面上延伸的导电材料的连续带或片。在后面描述的进一步的制造步骤中，电阻层305将形成已经描述的电阻薄片210。在电阻层305上，通过沉积例如与绝缘层304相同的材料来形成另一绝缘层310。因此，电阻层305实际上掩埋在两个介电层之间。在绝缘层310上，例如通过沉积teos形成掩模层312。
[0092]
接着，图10c，图案化掩模层312以形成蚀刻掩模，所述蚀刻掩模用于移除下伏层(即，两个介电层304，310和掩埋电阻层305)的选择性部分。该蚀刻步骤去除这些层的未掩蔽部分，直到绝缘层111的各个表面区域暴露。详细地，掩模312和蚀刻步骤被设计为使得两个介电层304，310的剩余部分和掩埋电阻层305(掩蔽堆叠315)的剩余部分在俯视图(在xy平面上)中沿着y轴线以带状方式延伸，并且沿着x轴线通过由去除部分而留下的间隔而彼此分隔。每个遮蔽堆叠315沿x轴线从一个柱112延伸到紧随其后的另一个柱112，仅部分覆盖这两个柱的表面。沿x轴线的两个紧随其后的柱112仅被一个相应的掩蔽堆叠315部分覆盖。
[0093]
如图10d所示，执行沉积连续电阻材料层320的步骤。电阻材料层320覆盖掩蔽堆叠315、柱112的暴露表面和柱112之间的绝缘层111的暴露表面。该电阻材料层320将在随后的步骤中形成多个加热器102。因此，层320的材料及其厚度根据加热器102的需要和/或设计要求来选择。例如，该材料由tisin制成并且厚度在3.5至6nm的范围内。
[0094]
接着，图10e，沉积绝缘层322(例如，由氮化硅制成)以覆盖遮蔽堆叠315及遮蔽堆叠315之间的空间。然后执行掩模蚀刻步骤以去除掩蔽掩蔽堆叠315上和掩蔽掩蔽堆叠315之间的绝缘层322的选择性部分。在每一对掩蔽掩蔽堆叠315之间去除的绝缘层322的部分具有沿x轴线的延伸d1，其小于沿x轴线在这种掩蔽堆叠315之间的距离d2。对绝缘层322的整个厚度进行绝缘层322的蚀刻，露出下伏的电阻层320的相应表面。在绝缘层322的蚀刻期间，电阻层320具有蚀刻终止层的功能。然后，执行进一步的蚀刻步骤以去除暴露的电阻层320的整个厚度的一部分。由于电阻层320和绝缘层322的材料的蚀刻选择性，该蚀刻步骤可以不被掩蔽。
[0095]
然后，在图10f中，执行填充掩蔽堆叠315之间的间隙的另一步骤，以用绝缘材料317填充由参照图10e所述的蚀刻步骤留下的开口。
[0096]
然后执行从每个掩蔽堆叠315去除掩模312和去除绝缘层310的步骤，直到电阻层305被暴露。该步骤可以通过选择性地去除层312和310的蚀刻化学品来执行，或者通过cmp步骤来执行，该cmp步骤被配置为在不损坏或过度去除电阻层305的情况下实施在电阻层305上。
[0097]
然后，执行图10g的形成存储器区域的步骤。为此，沉积结晶层106；结晶层106由相变材料制成，特别是由诸如gst合金的硫族化物材料制成。例如由氮化硅制成的密封层326沉积在结晶层106上并用作图10h的后续步骤的掩模。
[0098]
图10h以沿着y轴线截取的横截面展示晶片300，以更好地了解用于界定存储器单元100的栅格状或矩阵图案的蚀刻步骤。通过该步骤，结晶层106和下面的电阻层和绝缘层305、304沿y轴线形成图案，以形成物理上彼此分隔的多个存储器区域(用相同的附图标记106标识)，并将每个存储器区域耦合到相应的电阻薄片210(层305)和相应的加热器102(其未在图h的横截面中示出)。
[0099]
图10i示出了沿xz平面的晶片300的截面图，以理解每个存储器区域106耦合到一个相应的加热器102和一个相应的电阻薄片210，电阻薄片210仅从加热器102的一侧离开，而另一侧没有剩余的电阻层305。
[0100]
接着可通过在结晶层106的顶部上形成导电金属层108并用介电或绝缘层(未图示)填充间隙来完成存储器设备10的制造。然后可以形成适当的电连接。这些步骤本身不是本发明的一部分，因此不再进一步讨论。
[0101]
绝缘层322和304形成前述的绝缘层104。
[0102]
图11a－11c示出了制造存储器设备10的步骤，其中选择元件113是mosfet设备(如参考图8所讨论的)。
[0103]
仅示出和描述了一些制造步骤，这是因为制造过程部分地类似于已经讨论的图10a－10i的制造过程。相同的元件用相同的附图标记表示。
[0104]
参考图11a，提供已经如参考图10a－10b所述处理的晶片400。掩模层312经图案化以形成蚀刻掩模，所述蚀刻掩模用于移除下伏层(即，两个介电层304，310)及掩埋电阻层305的选择性部分。该蚀刻步骤去除这些层的未掩蔽部分，直到绝缘层111的各个表面区域暴露。详细地，掩模312和蚀刻步骤被设计为使得两个介电层304，310的剩余部分和掩埋电阻层305(掩蔽堆叠315)的剩余部分在俯视图(在xy平面上)中沿着y轴线以带状方式延伸，并且沿着x轴线通过由去除部分留下的间隔而彼此分隔，如图10c所示。然而，在此，被掩蔽堆叠315中的每一者沿着x轴线从一个柱112(仅部分地覆盖此柱112的表面)延伸到另一紧接的后续柱112，完全覆盖此后续柱112的表面。
[0105]
如图11b所示，类似于图10d，执行沉积连续电阻材料层320的步骤。该层在进一步的步骤中形成加热器102。
[0106]
类似地执行参考图10d－图10h所描述的步骤以用于制造图8的存储器设备，并且因此不再进一步描述详细展示。
[0107]
在类似于参考图10h描述的步骤之后，获得图11c的实施例，其中虚设加热器410沿着x轴线与实质加热器102交替(虚设加热器410不工作，因为它们不电连接到柱112)。
[0108]
接着可通过在结晶层106的顶部上形成导电金属层108，并且用介电或绝缘层填充孔隙(即，完成绝缘层104的形成)来完成存储器设备10的制造。然后可以形成适当的电连接。这些步骤本身不是本发明的一部分，因此不再进一步讨论。
[0109]
图12a－图12h示出了制造图6的存储器设备的步骤，其中电阻薄片210作为加热器102的整体部分从加热器102延伸。
[0110]
参考图12a，提供了晶片500，其已经经历了本领域已知的制造步骤，因此不再进一步详述。特别地，晶片500已经被处理以在衬底114中形成选择器113(这里，bjt选择器设备113)；在衬底114上形成绝缘层111。绝缘层111例如由氧化硅或其它绝缘或介电材料制成。通过绝缘层111，形成在各个沟槽112(由诸如金属或掺杂多晶硅的导电材料制成)中延伸的多个底部触点或柱。底部触点112在绝缘层111的整个厚度上延伸穿过绝缘层111。
[0111]
执行在绝缘层111上沉积另一绝缘层或介电层504的步骤；在本实施例中，绝缘层504由氮化硅(sin)制成。
[0112]
然后，在图12b中，对绝缘层111进行图案化(例如，通过光刻和蚀刻工艺)。蚀刻步骤去除绝缘层504的未掩蔽部分，直到绝缘层111的相应表面区域暴露为止。详细地，图案化
被设计成使得介电层504的剩余部分在俯视平面图(在xy平面上)中沿着y轴线以带状方式延伸，并且沿着x轴线通过由去除部分而留下的空间而彼此分隔。介电层504的剩余部分中的每个部分沿着x轴线从一个柱112延伸到紧随其后的另一个柱112，仅部分覆盖这两个柱的表面。沿x轴线的两个紧随其后的柱112仅由介电层504的一个相应剩余部分来部分地覆盖。
[0113]
如图12c所示，执行沉积连续电阻材料层520的步骤。电阻材料层520覆盖介电层504、柱112的暴露表面和柱112之间的绝缘层111的暴露表面的部分。该层电阻材料520将在随后的步骤中形成多个加热器102以及电阻薄片210。因此，层520的材料及其厚度根据加热器102和电阻薄片210的需要和/或设计要求来选择。例如，该材料由tisin制成并且厚度在3.5至6nm的范围内。
[0114]
接着，图12d，沉积保护层522(例如，由氮化硅制成)以覆盖电阻性材料层520。然后，执行沉积填充层525的另一步骤，填充介电层504的部分之间的间隙并覆盖介电层504的部分。
[0115]
然后执行步骤(图12e)，以去除介电层504的这些部分之上的填充层525的选择性部分，从而暴露位于介电层504的这些部分之上的电阻层520。填充层525保留在介电层504的这些部分之间。该步骤可以通过掩模蚀刻工艺(例如，光刻工艺)，或通过cmp步骤来执行，该cmp步骤被配置为在电阻层520上着陆而不损坏或过度去除介电层504的部分顶部上的电阻层520。
[0116]
然后，执行图12f的形成存储器区域的步骤。为此，沉积结晶层106；结晶层106由相变材料制成，特别是诸如gst合金的硫族化物材料。例如由氮化硅制成的密封层526沉积在结晶层106上并用作图12g的后续步骤的掩模。
[0117]
图12g以沿着y轴线截取的横截面示出晶片500，以更好地了解用于界定存储器单元100的栅格状或矩阵图案的蚀刻步骤。利用该步骤，沿y轴线图案化晶体层106和下面的电阻层和绝缘层320，504，以形成物理上彼此分隔并将每个耦合到相应加热器102的多个存储器区域(用相同的附图标记106标识)。
[0118]
图12h示出了沿x轴线的晶片500，以理解每个存储器区域106耦合到一个相应的加热器102和一个相应的电阻薄片210，电阻薄片210仅从加热器102的一侧离开并与加热器102成一体，而使另一侧没有沿x轴线延伸的电阻层520的剩余部分。
[0119]
层504、522和525将作为整体形成已经提到的绝缘层104。
[0120]
接着可通过在结晶层106的顶部上形成导电金属层108，并且用介电或绝缘层填充孔隙，从而完成绝缘层104的形成，来完成存储器设备10的制造。然后可以形成适当的电连接。这些步骤本身不是本发明的一部分，因此不再进一步讨论。
[0121]
图13a－图13c示出了制造存储器设备10的步骤，其中电阻薄片210作为加热器102的整体部分从加热器102延伸，但是选择器设备113是mosfet。
[0122]
由于制造过程类似于已经讨论的图12a－12h的制造过程，因此仅示出和描述了一些制造步骤。相同的元件用相同的附图标记表示。
[0123]
参考图13a，提供了晶片550，其已经经历了本领域已知的制造步骤，因此不再进一步详述。特别地，晶片550包括衬底114，绝缘层111在其上延伸。绝缘层111例如由氧化硅或其它绝缘或介电材料制成。多个底部触点或柱112(由诸如金属或掺杂多晶硅的导电材料制
成)延伸穿过绝缘层111。底部触点112在绝缘层111的整个厚度上延伸穿过绝缘层111。
[0124]
执行在绝缘层111上沉积另一绝缘层或介电层554的步骤；在本实施例中，绝缘层554由氮化硅(sin)制成。
[0125]
然后，图案化绝缘层554(例如，通过光刻和蚀刻工艺)。蚀刻步骤去除绝缘层554的选择性部分，直到绝缘层111的各个表面区域暴露。详细地，图案化被设计成使得介电层554的剩余部分在俯视平面图(在xy平面上)中沿着y轴线以带状方式延伸，并且沿着x轴线通过由去除部分留下的空间而彼此分隔。介电层554的剩余部分中的每一者沿着x轴线从一个柱112(仅部分覆盖此柱112的表面)延伸到另一紧接的后续柱112，完全覆盖此后续柱112的表面。
[0126]
如图13b所示，执行沉积连续电阻材料层560的步骤。电阻材料层560覆盖介电层554，柱112的暴露表面和柱112之间的绝缘层111的暴露表面的部分。在随后的步骤中，该电阻材料层560将形成多个加热器102以及电阻薄片210。因此，层560的材料及其厚度根据加热器102和电阻薄片210的需要和/或设计要求来选择。例如，该材料由tisin制成，厚度在350－400nm的范围内。
[0127]
然后，制造过程类似于参照图12d－图12h已经描述的那样继续。
[0128]
在类似于参考图12g描述的那些步骤之后，获得图13c的实施例，其中虚设加热器570沿x轴线与实质加热器102(虚设加热器510不工作，因为它们不电连接到柱112)交替。
[0129]
接着可通过在结晶层106的顶部上形成导电金属层108并用介电或绝缘层填充孔隙来完成存储器设备10的制造。然后可以形成适当的电连接。这些步骤本身不是本发明的一部分，因此不再进一步讨论。
[0130]
图14示意性地示出了存储器600的实施例。存储器600包括：一个或多个存储器设备，例如包括先前关于所公开的实施例中的每一者描述且在图14中由方框602(nvm)展示的存储器单元100的装置；块604(pu)表示的数据处理单元，例如微处理器；一个或多个存储器设备，由块606(mem)表示，并且其可以是与块602的存储器设备不同的存储器设备；框608(fct)，包括其他电子功能，例如传感器、负载控制电路等；数据总线610使得能够在不同组件之间传送数据。
[0131]
块602优选地包括用于寻址存储器单元阵列100的电路。
[0132]
对于块506的存储器设备，可以不是相变存储器设备，而是ram，可重编程易失性存储器(eeprom，闪存等)。
[0133]
作为备选，可以省略块606。于是，存储器600的存储器设备仅仅是诸如包括存储器单元100的存储器设备的存储器设备。存储器则完全是非易失性存储器。
[0134]
已经描述了各种实施例和变型。本领域技术人员将理解，这些实施例的某些特征可以组合，并且本领域技术人员将容易想到其它变型。
[0135]
最后，基于上文提供的功能描述，本文描述的实施例和变体的实际实现在本领域技术人员的能力内。

技术特征：
1.一种相变存储器单元，包括：加热器，具有沿着第一轴线彼此相对的第一横向侧和第二横向侧，以及沿着与所述第一轴线正交的第二轴线彼此相对的顶侧和底侧；以及存储器区域，由相变材料制成，所述存储器区域被电和热耦合到所述加热器的所述顶侧；以及导电元件，具有电阻特性，所述导电元件平行于所述第一轴线远离所述第一横向侧延伸；其中所述导电元件被定位为邻近所述第一横向侧，并且与所述存储器区域接触。2.根据权利要求1所述的相变存储器单元，其中所述导电元件在所述第一横向侧处并且沿着所述第一轴线具有第一延伸部，所述第一延伸部的长度等于所述存储器区域在所述第一横向侧处沿着所述第一轴线的对应第一长度。3.根据权利要求2所述的相变存储器单元，其中所述导电元件仅在所述第一横向侧处平行于所述第一轴线延伸，而所述导电元件在所述第二横向侧处缺失。4.根据权利要求2所述的相变存储器单元，其中所述导电元件进一步平行于所述第一轴线远离所述第二横向侧以第二延伸部延伸，所述第二延伸部的长度小于所述存储器区域在所述第二横向侧处沿着所述第一轴线的对应第二长度。5.根据权利要求1所述的相变存储器单元，其中所述存储器区域的所述相变材料能够被配置为晶态和非晶态，并且其中所述电阻特性使得所述导电元件的电阻率在所述相变材料的所述晶态的电阻率与所述相变材料的所述非晶态的电阻率之间。6.根据权利要求1所述的相变存储器单元，其中所述导电元件由与所述加热器相同的材料制成。7.根据权利要求1所述的相变存储器单元，其中所述导电元件由与所述加热器不同的材料制成。8.根据权利要求1所述的相变存储器单元，其中所述导电元件与所述加热器是一体的，并且以电和物理连续性从所述加热器突出。9.根据权利要求1所述的相变存储器单元，其中所述导电元件被夹层在第一绝缘区域与所述存储器区域之间。10.根据权利要求9所述的相变存储器单元：其中所述第一绝缘区域通过所述导电元件与所述存储器区域物理分隔；以及还包括在所述加热器的所述第二侧的第二绝缘区域，所述第二绝缘区域至少部分地与所述存储器区域直接接触。11.根据权利要求1所述的相变存储器单元，其中所述加热器相对于所述存储器区域居中。12.根据权利要求1所述的相变存储器单元，其中所述加热器相对于所述存储器区域的平行于所述第二轴线的对称轴线交错或偏移。13.一种存储器设备，包括：至少一个根据权利要求1所述的相变存储器单元。14.一种用于制造相变存储器单元的方法，包括：形成加热器，所述加热器具有沿着第一轴线彼此相对的第一横向侧和第二横向侧，以
及沿着与所述第一轴线正交的第二轴线彼此相对的顶侧和底侧；以及形成由相变材料制成的存储器区域，所述存储器区域电和热耦合到所述加热器的所述顶侧；以及形成具有电阻特性的导电元件，所述导电元件在所述第一横向侧处平行于所述第一轴线延伸，所述导电元件邻近于所述加热器的所述第一横向侧并且邻近于所述存储器区域。15.根据权利要求14所述的方法，其中形成所述导电元件包括将所述导电元件形成为：在所述第一横向侧处且沿着所述第一轴线具有第一延伸部，所述第一延伸部等于所述存储器区域在所述第一横向侧处沿着所述第一轴线的对应第一长度。16.根据权利要求15所述的方法，其中所述导电元件不形成在所述第二横向侧处。17.根据权利要求15所述的方法，其中形成所述导电元件包括将所述导电元件形成为：在所述第二横向侧处并且沿着所述第一轴线具有第二延伸部，所述第二延伸部小于所述存储器区域在所述第二横向侧处沿着所述第一轴线的对应第二长度。18.根据权利要求14所述的方法，其中所述存储器区域的所述相变材料能够被配置为结晶状态和非晶状态，并且其中所述电阻特性使得所述导电元件的电阻率在所述相变材料的所述结晶状态的电阻率与所述相变材料的所述非晶状态的电阻率之间。19.根据权利要求14所述的方法，其中所述导电元件由与所述加热器相同的材料制成。20.根据权利要求14所述的方法，其中所述导电元件由与所述加热器不同的材料制成。21.根据权利要求14所述的方法，其中所述导电元件与所述加热器一体形成，并且以电和物理连续性从所述加热器突出。22.根据权利要求14所述的方法，还包括将所述导电元件夹层在第一绝缘区域与所述存储器区域之间。23.根据权利要求22所述的方法，其中所述导电元件形成于所述第一绝缘区域上方，以便将所述第一绝缘区域与所述存储器区域物理地分隔；以及还包括在所述加热器的所述第二侧形成至少部分地与所述存储器区域直接接触的第二绝缘区域。24.根据权利要求14所述的方法，其中所述加热器相对于所述存储器区域居中形成。25.根据权利要求14所述的方法，其中所述加热器相对于所述存储器区域的平行于所述第二轴线的对称轴线交错或偏移形成。

技术总结
本公开的实施例涉及相变存储器单元、存储器设备、以及相应的方法。一种相变存储器单元包括加热器，位于所述加热器上方的由相变材料制成的存储器区域，以及在加热器的第一侧处邻近存储器区域和加热器定位的导电元件。导电元件平行于第一轴线延伸，并且平行于第一轴线，在第一侧的第一尺寸大于在与第一侧相对的第二侧的第二尺寸。二侧的第二尺寸。二侧的第二尺寸。


技术研发人员：M
受保护的技术使用者：意法半导体股份有限公司
技术研发日：2023.01.28
技术公布日：2023/7/26