图像传感器及其形成方法与流程

1.本技术的实施例涉及图像传感器及其形成方法。


背景技术：

2.许多现代电子器件(例如，数码相机、光学成像器件等)包括图像传感器。图像传感器将光学图像转换为可以表示为数字图像的数字数据。图像传感器包括像素传感器的阵列，像素传感器是用于将光学图像转换为数字数据的单元器件。像素传感器的一些类型包括电荷耦合器件(ccd)图像传感器和互补金属氧化物半导体(cmos)图像传感器。与ccd像素传感器相比，cmos像素传感器由于低功耗、小尺寸、快速数据处理、数据的直接输出和低制造成本而受到青睐。


技术实现要素：

3.根据本技术的一个实施例，提供了一种图像传感器，包括：多个光电探测器，设置在衬底内，其中，衬底包括与背侧表面相对的前侧表面；外部隔离结构，设置在衬底中并且横向围绕多个光电探测器，其中，外部隔离结构具有第一高度；以及内部隔离结构，在外部隔离结构的侧壁之间间隔开，其中，内部隔离结构设置在多个光电探测器中的相邻的光电探测器之间，其中，外部隔离结构和内部隔离结构分别从背侧表面朝着前侧表面延伸，并且其中，内部隔离结构包括小于第一高度的第二高度。
4.根据本技术的另一个实施例，提供了一种图像传感器，包括：多个光电探测器，设置在衬底内，其中，衬底包括与背侧表面相对的前侧表面；多个像素器件，设置在衬底的前侧表面上和多个光电探测器下面；以及隔离结构，设置在衬底中，其中，隔离结构包括围绕多个光电探测器的外部隔离结构和将多个光电探测器彼此分隔开的内部隔离结构，其中，像素器件设置在外部隔离结构的相对侧壁之间，其中，外部隔离结构和内部隔离结构分别从背侧表面朝着前侧表面延伸，并且其中，内部隔离结构的深度小于外部隔离结构的深度。
5.根据本技术的又一个实施例，提供了一种用于形成图像传感器的方法，方法包括：在衬底内形成多个光电探测器，其中，衬底包括与背侧表面相对的前侧表面；对衬底的前侧表面执行第一图案化工艺，以限定外部隔离开口，外部隔离开口延伸至前侧表面中并且围绕多个光电探测器；在外部隔离开口内形成介电层；在介电层上形成隔离蚀刻停止层；对衬底的背侧表面执行减薄工艺，其中，减薄工艺暴露介电层；对衬底的背侧表面执行第二图案化工艺，以限定延伸至背侧表面中的内部隔离开口，其中，内部隔离开口将多个光电探测器彼此分隔开；执行去除工艺以从外部隔离开口去除介电层；在外部隔离开口内形成外部隔离结构，其中，外部隔离结构具有第一高度；以及在内部隔离开口内形成内部隔离结构，其中，内部隔离结构具有小于第一高度的第二高度。
6.本技术的实施例还涉及增强图像传感器的隔离结构。
附图说明
7.当结合附图阅读时，从以下详细描述可以最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各种部件未按比例绘制。实际上，为了讨论的清楚起见，可以任意地增大或减小各种部件的尺寸。
8.图1示出了包括隔离结构的图像传感器的一些实施例的截面图，隔离结构具有外部隔离结构和内部隔离结构，外部隔离结构和内部隔离结构具有不同的高度。
9.图2a至图2e示出了沿着线a-a’截取的图1的图像传感器的一些实施例的各种顶视图。
10.图3a示出了图1的图像传感器的一些其他实施例的截面图。
11.图3b示出了图1的图像传感器的一些其他实施例的截面图，其中外部隔离结构的底面与衬底的前侧表面对准。
12.图3c示出了图1的图像传感器的一些其他实施例的截面图，其中外部隔离结构的底面垂直地位于衬底的前侧表面之上。
13.图3d示出了图1的图像传感器的一些其他实施例的截面图，其中外部隔离结构的底面垂直地位于衬底的前侧表面之上。
14.图3e示出了图1的图像传感器的一些其他实施例的截面图，其中阱区域沿着外部隔离结构和内部隔离结构的侧壁设置。
15.图3f示出了图1的图像传感器的一些其他实施例的截面图，其中内部隔离结构接触浮置扩散节点。
16.图3g示出了图1的图像传感器的一些其他实施例的截面图，其中单个滤光器位于内部隔离结构上面，并且单个微透镜位于内部隔离结构上面。
17.图4示出了集成芯片的一些实施例的截面图，该集成芯片包括位于下部半导体结构上面的图像传感器结构。
18.图5至图18示出了用于形成包括隔离结构的图像传感器的方法的一些实施例的截面图，隔离结构具有外部隔离结构和内部隔离结构，外部隔离结构和内部隔离结构具有不同的高度。
19.图19示出了根据用于形成包括隔离结构的图像传感器的方法的一些实施例的流程图，隔离结构具有外部隔离结构和内部隔离结构，外部隔离结构和内部隔离结构具有不同的高度。
具体实施方式
20.本发明提供了许多用于实现本发明的不同特征的不同的实施例或示例。下面描述了组件和布置的具体示例以简化本发明。当然，这些仅是示例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是用于简单和清楚的目的，并且其本身不指示讨论的实施例和/或配置之间的关系。
21.另外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在涵盖器件在使用或操作中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
22.一些互补金属氧化物半导体图像传感器(cis)具有像素传感器的阵列。像素传感器使用光电探测器记录入射辐射(例如，可见光)，并且利用设置在衬底的前侧上的多个像素器件(例如，转移晶体管、复位晶体管等)促进记录的数字读出。像素传感器包括光电探测器的阵列(例如，2x2、2x4或4x4光电探测器像素传感器)。在这种像素传感器中，光电探测器的阵列设置在浮置扩散节点周围。为了实现更低的制造成本和增大器件密度，可以按比例缩小器件几何尺寸。由于器件缩放，每个光电探测器的尺寸减小，并且光电探测器彼此更靠近(例如，由于减小像素传感器的节距)。可以实现相邻光电探测器之间的电和光学隔离以减少辉散并且提高cis中的量子效率(qe)。深沟槽隔离(dti)结构设置在衬底的背侧表面中/上。通常地，dti结构包括横向包裹环绕光电探测器的外周边的外部区域和设置在相邻光电探测器之间的内部区域。dti结构配置为增加光电探测器和相邻像素传感器之间的隔离，从而提高cis的整体性能并且促进器件部件的按比例缩小。
23.上述cis的挑战包括相邻光电探测器和/或像素传感器之间的串扰以及相邻像素传感器之间的不良电隔离。例如，dti结构的外部区域和内部区域可以具有相同的高度，该高度通常小于衬底的高度。这可以降低制造成本，因为可以同时形成内部区域和外部区域，然而，dti结构的内部区域和外部区域的较小高度可能降低cis的光学和电隔离。例如，由于dti结构的外部区域的较小高度，衬底的部分从dti结构的外部区域的底面延伸至衬底的前侧表面。以相对于衬底的背侧表面成角度设置的入射光可以穿过衬底的该部分至相邻的像素传感器，从而增加相邻光电探测器和/或像素传感器之间的串扰。另外，降低了相邻像素传感器的像素器件之间的电隔离。为了增加隔离，可以增大dti结构的外部区域和内部区域的高度。然而，这可能导致蚀刻工艺(用于形成用于dti结构的内部区域的开口)损坏像素传感器的掺杂区域(例如，可能损坏浮置扩散节点)和/或损坏像素器件。另外，增大dti结构的内部区域的高度可能减小像素器件和/或浮置扩散节点的掺杂区域的面积，从而降低cis的电性能。
24.在一些实施例中，本技术针对具有隔离结构的像素传感器，该隔离结构包括具有不同高度的内部隔离结构和外部隔离结构。例如，像素传感器可以包括设置在衬底中的多个光电探测器和沿着衬底的前侧表面设置的多个像素器件(例如，转移晶体管)。浮置扩散节点设置在衬底内，在多个光电探测器的中心处。互连结构设置在衬底的前侧表面上并且提供至多个光电探测器和多个像素器件的电耦接。隔离结构设置在衬底的背侧表面中，并且包括内部隔离结构和外部隔离结构。外部隔离结构横向包裹环绕多个光电探测器和像素器件，从而划分出像素传感器的外部区域。内部隔离结构是网格状的并且设置在多个光电探测器中的相邻光电探测器之间。外部隔离结构的第一高度大于内部隔离结构的第二高度。这部分地促进了外部隔离结构增加像素传感器的光电探测器和像素器件与设置在衬底内/上的其他光电探测器和半导体器件之间的光学和电隔离。另外，内部隔离结构的较小的第二高度促进增加光学和电隔离，同时减轻对像素传感器的掺杂区域(例如，浮置扩散节点)和/或多个像素器件的损坏。因此，具有不同高度的内部隔离结构和外部隔离结构提高
了像素传感器的整体性能。
25.图1示出了包括隔离结构的图像传感器的一些实施例的截面图100，隔离结构具有外部隔离结构和内部隔离结构，外部隔离结构和内部隔离结构具有不同的高度。
26.图像传感器包括设置在衬底104内的多个光电探测器122和沿着衬底104的前侧表面104f设置的互连结构102。在一些实施例中，衬底104包括任何半导体主体(例如，体硅)和/或具有第一掺杂类型(例如，p型)。互连结构102包括互连介电结构106、多条导线108和多个导电通孔110。多个像素器件112沿着衬底104的前侧表面104f设置，并且像素器件112通过多条导线108和通孔110彼此电耦接和/或电耦接至其他半导体器件(未示出)。多个像素器件112可以包括栅电极116和设置在栅电极116和衬底104的前侧表面104f之间的栅极介电层114。
27.跨越衬底104设置多个像素传感器103。光电探测器122设置为跨越多个像素传感器103，并且每个光电探测器122可以包括与第一掺杂类型(例如，p型)相反的第二掺杂类型(例如，n型)。在各个实施例中，第一掺杂类型是p型，并且第二掺杂类型是n型，反之亦然。在各个实施例中，浮置扩散节点126沿着前侧表面104f设置在衬底104中并且包括第二掺杂类型(例如，n型)。浮置扩散节点126可以设置在相应的像素传感器的中心处或一组相邻光电探测器的中心处(例如，设置在光电探测器的2x2阵列的中心处)。光电探测器122配置为吸收入射光(例如，光子)并且生成对应于入射光的相应电信号。在这样的实施例中，光电探测器122可以从入射光生成电子-空穴对。在各个实施例中，像素器件112可以配置为从多个光电探测器122进行生成的电信号的读出。例如，像素器件112可以包括配置为在浮置扩散节点126和相邻光电探测器122之间的衬底104中选择性地形成导电沟道的一个或多个转移晶体管，以将光电探测器122中累积的电荷(例如，经由吸收入射辐射)转移到浮置扩散节点126。
28.隔离结构130包括外部隔离结构132和内部隔离结构134，外部隔离结构132和内部隔离结构134延伸至衬底104的背侧表面104b中。在一些实施例中，外部隔离结构132称为深沟槽隔离结构，并且内部隔离结构134称为深沟槽网格结构。在各个实施例中，深阱区域128设置在衬底104的背侧表面104b上并且包括具有比光电探测器122更低的掺杂浓度的第二掺杂类型(例如，n型)。在一些实施例中，深阱区域128配置为在每个光电探测器122之上的位置处吸收入射光(例如，光子)并且从入射光生成电子-空穴对，该电子-空穴对可以例如转移到相应的光电探测器122，从而增大每个光电探测器122的qe。由于外部隔离结构132横向包围光电探测器122并且内部隔离结构134设置在相邻的光电探测器122之间，位于每个光电探测器122上方的深阱区域128的段彼此隔离，从而进一步增加用于每个光电探测器122的光学和/或电隔离(例如，进一步减小图像传感器中的串扰)。在进一步的实施例中，光电探测器122的掺杂浓度在约10
13
至10
14
原子/cm3的范围内，或另一个合适的值。在一些实施例中，深阱区域128的掺杂浓度在约10
12
至10
14
原子/cm3的范围内，或另一个合适的值。
29.另外，浅阱区域124沿外部隔离结构132的侧壁设置，并且配置为增加相邻光电探测器之间以及设置在衬底104上的多个像素器件112之间的电隔离。在各个实施例中，当从顶视图观察时，浅阱区域124是环形的并且连续地包裹环绕第一像素传感器103a的多个光电探测器122。浅阱区域124包括第一掺杂类型(例如，p型)并且与多个光电探测器122相邻。
30.上部介电层140沿着衬底104的背侧表面104b设置。在各个实施例中，上部介电层
140配置为和/或称为钝化层。导电网格结构142位于上部介电层140上面，并且介电网格结构144位于导电网格结构142上面。导电网格结构142和介电网格结构144包括限定多个开口的侧壁，该多个开口直接位于多个光电探测器122中的相应光电探测器上面。在各个实施例中，导电网格结构142包括一个或多个金属层，该金属层配置为减小多个光电探测器122中的相邻光电探测器之间的串扰，从而增加图像传感器的光学隔离。此外，介电网格结构144配置为通过全内反射将光引导至光电探测器122，使得进一步减小串扰并且提高光电探测器122的量子效率。多个滤光器146设置在由导电网格结构142和介电网格结构144的侧壁限定的多个开口中。滤光器146配置为透射特定波长的入射光，同时阻挡其他波长的入射光。另外，多个微透镜148位于滤光器146上面并且配置为将入射光朝着光电探测器122聚焦。
31.外部隔离结构132和内部隔离结构134分别包括沟槽填充层136和衬垫层138。在一些实施例中，衬垫层138将沟槽填充层136与衬底104分隔开。在进一步的实施例中，沟槽填充层136包括第一材料，并且衬垫层138包括不同于第一材料的第二材料。第一材料例如可以是或包括氧化物，诸如二氧化硅，并且第二材料例如可以是或包括高k介电材料。另外，隔离蚀刻停止层120设置在外部隔离结构132的底面上，并且接触蚀刻停止层(cesl)118设置在衬底104的前侧表面104f上。在各个实施例中，隔离蚀刻停止层120直接接触外部隔离结构132的底面和相对侧壁。cesl 118沿着每个像素器件112的栅电极116设置并且设置在互连介电结构106和衬底104的前侧表面104f之间。在又进一步的实施例中，隔离蚀刻停止层120沿着外部隔离结构132的整个底面连续延伸，其中当从上方观察时，隔离蚀刻停止层120具有与外部隔离结构132类似的布局和/或形状(即，隔离蚀刻停止层120具有环形)。
32.外部隔离结构132横向包围第一像素传感器103a的多个光电探测器122并且具有第一高度h1。在各个实施例中，外部隔离结构132划分第一像素传感器103a的外周边。内部隔离结构134设置在多个光电探测器122中的相邻光电探测器之间并且具有第二高度h2。在各个实施例中，第一高度h1大于第二高度h2。由于第一高度h1大于第二高度h2，外部隔离结构132增加了第一像素传感器103a的光电探测器122和像素器件112与设置在衬底104内/上的其他光电探测器和/或像素器件之间的光学和电隔离。另外，内部隔离结构134的较小的第二高度h2促进了第一像素传感器103a的光电探测器122之间的隔离，同时减轻对第一像素传感器103a的掺杂区域(例如，浮置扩散节点126)和/或多个像素器件112的损坏。因此，包括具有不同高度的内部隔离结构134和外部隔离结构132的图像传感器增加了图像传感器的光学和电隔离，同时减轻在制造期间对图像传感器的掺杂区域和/或结构的损坏，从而提高图像传感器的整体性能。
33.在一些实施例中，隔离结构130可以称为深沟槽隔离(dti)结构或背侧dti结构。在各个实施例中，外部隔离结构132可以称为全深度dti结构，并且内部隔离结构134可以称为部分深度dti结构。在更进一步的实施例中，外部隔离结构132围绕第一像素传感器103a的光电探测器122，并且内部隔离结构134将光电探测器122彼此分隔开，其中内部隔离结构134的深度小于外部隔离结构132的深度。
34.图2a示出了沿着图1的线a-a’截取的图1的图像传感器的一些实施例的顶视图200a。为了便于说明，外部隔离结构132和内部隔离结构134在图2a中具有不同的填充图案，然而，将理解，在一些实施例中，外部隔离结构132和内部隔离结构134包括如图1和图2b示出和描述的相同的材料和/或层。
35.在各个实施例中，第一像素传感器103a配置为2x2光电探测器像素传感器。在一些实施例中，外部隔离结构132连续地横向包围内部隔离结构134，使得内部隔离结构134在外部隔离结构132的内周边132ip内间隔开。在各个实施例中，当从上方观察时，外部隔离结构132具有第一形状(例如，环形)，并且当从上方观察时，内部隔离结构134具有不同于第一形状的第二形状(例如，十字形)。内部隔离结构134具有网格结构并且在第一像素传感器103a的多个光电探测器122中的相邻光电探测器之间连续延伸。外部隔离结构132连续包裹环绕第一像素传感器103a的多个光电探测器122，并且划分第一像素传感器103a的器件区域。在进一步的实施例中，内部隔离结构134的中心区域位于浮置扩散节点126正上方。
36.在各个实施例中，由于外部隔离结构132具有相对较大的第一高度(图1的hl)并且横向包围第一像素传感器103a，因此增加了第一像素传感器103a的器件(例如，光电探测器122和/或像素器件(图1的112))和设置在衬底104内/上的其他器件(未示出)之间的电和光学隔离。另外，在一些实施例中，由于内部隔离结构134具有相对较小的第二高度(例如，图1的h2小于图1的第一高度h1)并且具有网格结构，因此增加第一像素传感器103a的光电探测器122之间的电和光学隔离，同时减轻在隔离结构130的制造期间对第一像素传感器103a的掺杂区域的损坏。因此，外部隔离结构132和内部隔离结构134的不同布局和高度提高了图像传感器的整体性能。
37.图2b示出了图2a的顶视图200a的一些可选实施例的顶视图200b，其中外部隔离结构132和内部隔离结构134分别包括沟槽填充层136和衬垫层138。在各个实施例中，当从上方观察时，外部隔离结构132的沟槽填充层136和衬垫层138具有环形并且具有第一高度(图1的h1)。另外，在一些实施例中，当从上方观察时，内部隔离结构134的沟槽填充层136和衬垫层138具有十字形并且具有第二高度(图1的h2)。
38.图2c示出了图2a的顶视图200a的一些可选实施例的顶视图200c，其中多个像素传感器103设置成阵列并且每个配置为如图2a示出和描述的2x2光电探测器像素传感器。
39.图2d示出了图2a的顶视图200a的一些可选实施例的顶视图200d，其中第一像素传感器103a配置为2x4光电探测器像素传感器。为了便于说明，在图2d中，外部隔离结构132和内部隔离结构134具有不同的填充图案，然而，将理解，在一些实施例中，外部隔离结构132和内部隔离结构134包括如图1和图2b示出和/或描述的相同的材料和/或层。
40.图2e示出了图2a的顶视图200a的一些可选实施例的顶视图200e，其中第一像素传感器103a配置为4x4光电探测器像素传感器。为了便于说明，在图2e中，外部隔离结构132和内部隔离结构134具有不同的填充图案，然而，将理解，在一些实施例中，外部隔离结构132和内部隔离结构134包括如图1和图2b示出和/或描述的相同的材料和/或层。
41.图3a示出了包括隔离结构的图像传感器的一些实施例的截面图300a，隔离结构具有外部隔离结构和内部隔离结构，外部隔离结构和内部隔离结构具有不同的高度。
42.隔离结构130延伸至衬底104的背侧表面104b中并且包括外部隔离结构132和内部隔离结构134。外部隔离结构132横向包围第一像素传感器103a的光电探测器122并且划分第一像素传感器103a的外周边。衬底104例如可以是或包括单晶硅、外延硅、锗、硅锗、iii-v材料(例如，氮化镓、砷化镓等)、绝缘体上硅(soi)衬底、另一种半导体材料等。在一些实施例中，衬底104具有第一掺杂类型(例如，p型)。互连结构102设置在衬底104的前侧表面104f上并且包括互连介电结构106、多条导线108和多个导电通孔110。互连介电结构106可以包
括一个或多个介电层，例如，每个介电层可以是或包括二氧化硅、低k介电材料、极低k介电材料或前述的任何组合。如本文使用的，低k介电材料是介电常数小于3.9的介电材料。导线108和导电通孔110的每个例如可以是或包括铝、铜、钌、钨、另一种导电材料或前述的任何组合。
43.多个像素器件112设置在前侧表面104f内/上。在一些实施例中，像素器件112配置为垂直转移晶体管并且分别包括延伸至前侧表面104f中的栅电极116以及设置在栅电极116和衬底104之间的栅极介电层114。栅电极116例如可以是或包括多晶硅、金属材料，诸如铝、钛、钽、钨、另一种金属材料或前述的任何组合。栅极介电层114例如可以是或包括二氧化硅、高k介电材料，诸如氧化钽、氧化铪、氧化铝、另一种介电材料等。如本文使用的，高k介电材料是介电常数大于3.9的介电材料。
44.隔离蚀刻停止层120设置在外部隔离结构132的底面上。接触蚀刻停止层(cesl)118设置在衬底的前侧表面104f和互连介电结构106之间。隔离蚀刻停止层120例如可以是或包括氮化硅、碳化硅、氮氧化硅、碳氧化硅等。另外，cesl 118例如可以是或包括碳化硅、碳氧化硅等。在各个实施例中，隔离蚀刻停止层120包括第一介电材料(例如，氮化硅)，并且cesl 118包括不同于第一介电材料的第二介电材料(例如，碳化硅)。在各个实施例中，隔离蚀刻停止层120是u形的并且直接接触外部隔离结构132的相对侧壁并且罩住外部隔离结构132的底面。在更进一步的实施例中，隔离蚀刻停止层的厚度120的厚度大于cesl 118的厚度。
45.光电探测器122设置在衬底104中并且包括与第一掺杂类型相反的第二掺杂类型(例如，n型)。在一些实施例中，光电探测器122的掺杂浓度在约10
13
至10
14
原子/cm3的范围内。浮置扩散节点126沿着衬底104的前侧表面104f设置在相邻像素器件112之间，并且位于内部隔离结构134的段正下方。在一些实施例中，浮置扩散节点126的掺杂浓度大于光电探测器122的掺杂浓度。浅阱区域124沿着外部隔离结构132的侧壁设置在衬底104中。浅阱区域124包括第一掺杂类型(例如，p型)。深阱区域128设置在衬底104的背侧表面104b上并且沿着内部隔离结构134的相对侧壁和外部隔离结构132的相对侧壁设置。在各个实施例中，深阱区域128a包括与多个光电探测器122相同的掺杂类型(即，包括第二掺杂类型(例如，n型))，从而提高每个光电探测器122的qe。
46.外部隔离结构132和内部隔离结构134分别包括沟槽填充层136和衬垫层138。沟槽填充层136可以例如是或包括氧化物，诸如二氧化硅，另一种介电材料等。另外，衬垫层138例如可以是或包括高k介电材料、氧化铪、氧化钛、氧化铝、氧化锆、另一种合适的介电材料等。第一像素传感器103a的节距ps限定在外部隔离结构132的段的中心之间。在一些实施例中，节距ps在约0.2微米(μm)至约2μm的范围内，在约0.2μm至1μm的范围内，在约1μm至约2μm的范围内，或另一合适的值。在各个实施例中，衬底104的高度104h在约2μm至约6μm的范围内，在约2μm至4μm的范围内，在约4μm至6μm的范围内，或一些其他合适的值。在一些实施例中，浅阱区域124的高度124h在约2μm至约2.5μm的范围内，或一些其他合适的值。在又进一步的实施例中，沿着外部隔离结构132的侧壁的浅阱区域124的宽度在约0.5μm至约1.5μm的范围内，或一些其他合适的值。
47.在各个实施例中，外部隔离结构132的第一高度h1在约3μm至约6.5μm的范围内，在约3μm至约5μm的范围内，在约3μm至约6μm的范围内，在约4.5μm至约6.5μm的范围内，或一些
其他合适的值。在又进一步的实施例中，内部隔离结构134的第二高度h2在约1.5μm至约5μm的范围内，在约1.5μm至约3μm的范围内，在约3μm至约5μm的范围内，或一些其他合适的值。在一些实施例中，第一高度h1大于或等于衬底104的高度104h并且大于第二高度h2，从而促进外部隔离结构132增加图像传感器的光学和电隔离。在进一步的实施例中，第二高度h2小于衬底104的高度104h，从而促进内部隔离结构134增加图像传感器的光学和电隔离，同时减轻对图像传感器的掺杂区域(例如，浮置扩散节点126)和/或像素器件112的损坏。在又进一步的实施例中，第一高度h1大于节距ps，和/或第二高度h2大于节距ps。
48.在各个实施例中，由于第一高度h1大于第二高度h2，外部隔离结构132可以增加第一像素传感器103a的光电探测器122和像素器件112与设置在衬底104内/上的其他器件/结构(例如，相邻像素传感器103的其他光电探测器和/或其他像素器件)之间的光学和电隔离。此外，内部隔离结构134的较小的第二高度h2促进了相邻光电探测器122和/或像素器件112之间的电和光学隔离，同时减轻对第一像素传感器103a的掺杂区域和/或多个像素器件112的损坏。例如，在第一像素传感器103a的制造期间，对衬底104的背侧表面104b执行蚀刻工艺(例如，蚀刻工艺形成用于内部隔离结构134的开口和/或限定内部隔离结构134的第二高度h2)。在各个实施例中，以合适的功率和持续时间执行蚀刻工艺，使得第二高度h2相对较小(例如，小于第一高度h1和/或小于衬底104的高度104h)，并且使得蚀刻工艺不会过度深蚀刻到浮置扩散节点126和/或像素器件112中。这部分地促进增加图像传感器中的光学和电隔离，同时减轻对图像传感器的结构和/或器件的损坏。因此，提高了图像传感器的整体性能。
49.在一些实施例中，由于第一高度h1相对较大(例如，等于或大于约3μm)，外部隔离结构132足够深以减轻相邻像素传感器103之间的串扰并且增加相邻像素传感器103之间的电隔离。在进一步的实施例中，由于第一高度h1小于约6.5μm，外部隔离结构132增加图像传感器的光学和电隔离，同时减轻在图像传感器的制造期间对互连结构102和/或像素器件112的损坏。在各个实施例中，由于第二高度h2大于约1.5μm，内部隔离结构134足够深以减轻第一像素传感器103a中的相邻光电探测器122之间的串扰并且增加像素器件112之间的电隔离。在进一步的实施例中，由于第二高度相对较小(例如，等于或小于约5μm)，增加了图像传感器的光学和电隔离，同时减轻了在图像传感器的制造期间对第一像素传感器103a的掺杂区域和/或多个像素器件112的损坏。
50.图3b示出了图3a的图像传感器的一些可选实施例的截面图300b，其中外部隔离结构132的底面与衬底104的前侧表面104f对准。在各个实施例中，外部隔离结构132的第一高度h1等于衬底104的高度104h。在一些实施例中，隔离蚀刻停止层120具有与衬底的前侧表面104f和外部隔离结构132的底面直接接触的单个平坦顶面。
51.图3c示出了图3a的图像传感器的一些可选实施例的截面图300c，其中外部隔离结构132的底面垂直地位于衬底104的前侧表面104f之上。在一些实施例中，隔离蚀刻停止层120包括延伸至前侧表面104f中的突起，其中隔离蚀刻停止层120从外部隔离结构132的底面连续垂直延伸至衬底104的前侧表面104f下方。在各个实施例中，外部隔离结构132的第一高度h1小于衬底104的高度104h。
52.图3d示出了图3a的图像传感器的一些可选实施例的截面图300d，其中外部隔离结构132的底面垂直地位于衬底104的前侧表面104f之上。在各个实施例中，隔离蚀刻停止层
120设置在衬底104内并且直接接触外部隔离结构132的底面。另外，隔离介电层302设置在隔离蚀刻停止层120和cesl 118之间。在各个实施例中，隔离介电层302包括不同于隔离蚀刻停止层120的介电材料(例如，诸如二氧化硅的氧化物)。在一些实施例中，隔离介电层302包括诸如二氧化硅的氧化物，并且隔离蚀刻停止层120包括氮化硅、碳化硅、氮氧化硅、另一种介电材料等。在又进一步的实施例中，隔离蚀刻停止层120的厚度大于隔离介电层302的厚度。在又进一步的实施例中，当从上方观察时，隔离蚀刻停止层120和隔离介电层302具有与外部隔离结构132相同的布局和/或形状。例如，当从上方观察时，隔离蚀刻停止层120、隔离介电层302和/或外部隔离结构132中的每个分别具有环形。在又进一步的实施例中，隔离介电层302的底面与衬底104的前侧表面104f垂直对准。
53.图3e示出了图3a的图像传感器的一些可选实施例的截面图300e，其中衬底104还包括具有第一掺杂类型(例如，p型)的阱区域304。在一些实施例中，阱区域304包围每个光电探测器122，围绕浮置扩散节点126，并且沿着隔离结构130的侧壁延伸。在各个实施例中，阱区域304的掺杂浓度在约10
12
至10
14
原子/cm3的范围内，或另一合适的值。
54.图3f示出了图3a的图像传感器的一些可选实施例的截面图300f，其中内部隔离结构134接触浮置扩散节点126。
55.图3g示出了图3a的图像传感器的一些可选实施例的截面图300g，其中单个滤光器146位于第一像素传感器103a的光电探测器122上面，并且单个微透镜148位于第一像素传感器103a的光电探测器122上面。
56.虽然使用图3a中的隔离结构130的实施例来示出图3e的阱区域304，但是应当理解，阱区域304可以与图1和图3b至图3d的任何一个中的隔离结构130的实施例一起使用。由此，阱区域304可以位于图1和图3b至图3d的任何一个中的深阱区域128正下方。虽然使用图3a中的隔离结构130的实施例来示出图3g的单个滤光器146和单个微透镜148，但是单个滤光器146和单个微透镜148可以与图1和图3b至图3f的任何一个中的隔离结构130的实施例一起使用。由此，图3g的单个滤光器146和单个微透镜148可以位于图1和图3b至图3f的任何一个中的内部隔离结构134正上方。
57.图4示出了集成芯片的一些实施例的截面图400，该集成芯片包括位于下部半导体结构401上面的图像传感器结构402。在各个实施例中，图像传感器结构402可以配置为图1和图3a至图3g的任何一个中的图像传感器。
58.在各个实施例中，下部半导体结构401包括位于下部衬底404上面的下部互连结构406。下部衬底404可以例如是或包括单晶硅、外延硅、锗、硅锗、iii-v材料(例如，氮化镓、砷化镓等)、绝缘体上硅(soi)衬底、另一种半导体材料等。另外，多个半导体器件408设置在下部衬底404内和/或上。在一些实施例中，多个半导体器件408包括晶体管、电容器、一些其他合适的半导体器件或前述的任何组合。例如，半导体器件408可以配置为和/或包括促进由光电探测器122生成的电信号的读出的晶体管。在又进一步的实施例中，下部半导体结构401可以配置为专用集成电路(asic)等。另外，例如，半导体器件408可以配置为逻辑器件。
59.在进一步的实施例中，下部互连结构406包括下部介电结构410、多个下部导电通孔414和多条下部导线412。下部导线412和下部导电通孔414设置在下部介电结构410内并且配置为通过互连结构102将半导体器件408耦接至像素器件112。在又进一步的实施例中，互连结构102和下部互连结构406在接合界面处相交并且彼此电耦接。
60.图5至图18示出了用于形成包括隔离结构的图像传感器的方法的一些实施例的截面图500-1800，隔离结构具有外部隔离结构和内部隔离结构，外部隔离结构和内部隔离结构具有不同的高度。虽然参考方法描述了图5至图18中所示的截面图500-1800，但是将理解，图5至图18所示的结构不限于该方法，而是可以单独地独立于该方法。此外，虽然将图5至图18描述为一系列动作，但是将理解，这些动作不是限制性的，在其他实施例中可以改变动作的顺序，并且所公开的方法也适用于其他结构。在其他实施例中，可以全部或部分地省略示出和/或描述的一些动作。
61.如图5的截面图500所示，执行一个或多个离子注入工艺以在衬底104中形成深阱区域128、浅阱区域124和多个光电探测器122。在一些实施例中，衬底104例如可以是或包括体硅衬底、单晶硅、外延硅、硅锗(sige)或另一种合适的半导体材料和/或包括第一掺杂类型(例如，p型)。衬底104包括与背侧表面104b相对的前侧表面104f。另外，衬底104具有第一掺杂类型(例如，p型)。在各个实施例中，离子注入工艺包括：在衬底104的前侧表面104f上方选择性地形成掩蔽层(未示出)；根据掩蔽层执行选择性离子注入工艺，从而在衬底104内注入一种或多种掺杂剂；以及执行去除工艺以去除掩蔽层(未示出)。在一些实施例中，可以执行第一离子注入工艺以形成多个光电探测器122，使得光电探测器122包括与第一掺杂类型相反的第二掺杂类型(例如，n型)；可以执行第二离子注入工艺以形成浅阱区域124，使得浅阱区域124包括第一掺杂类型；以及可以执行第三离子注入工艺以形成深阱区域128，使得深阱区域128包括第二掺杂类型(例如，n型)。在各个实施例中，光电探测器122具有比深阱区域128更高的掺杂浓度。在进一步的实施例中，执行一个或多个离子注入工艺以进一步在前侧表面104f和深阱区域128之间的衬底104内形成阱区域(图3e的304)。在又进一步的实施例中，可以在衬底104上方不形成掩蔽层的情况下执行第三离子注入工艺。
62.如图6的截面图600所示，对衬底104的前侧表面104f执行图案化工艺以形成延伸至前侧表面104f中的外部隔离开口602。在一些实施例中，图案化工艺包括：在衬底104的前侧表面104f上方形成掩蔽层(未示出)；根据掩蔽层蚀刻(例如，通过干蚀刻工艺和/或湿蚀刻工艺)衬底104；以及去除掩蔽层。在各个实施例中，外部隔离开口602具有高度604，高度604小于衬底104的高度的。在又进一步的实施例中，外部隔离开口602形成为使得：当从上方观察时，外部隔离开口602是环形的，并且连续横向包裹环绕多个光电探测器122。
63.如图7的截面图700所示，介电层702沉积在衬底104的前侧表面104f上方并且填充外部隔离开口(图6的602)。在一些实施例中，介电层702包括氧化物(例如，二氧化硅)、一些其他介电材料等。另外，可以例如通过物理气相沉积(pvd)工艺、化学气相沉积(cvd)工艺、原子层沉积(ald)工艺、另一种合适的生长或沉积工艺或前述的任何组合来沉积介电层702。
64.如图8a的截面图800a所示，对介电层702执行去除工艺，并且在介电层702和衬底104的前侧表面104f上形成隔离蚀刻停止层120。在一些实施例中，去除工艺包括执行图案化工艺(例如，包括干蚀刻工艺和/或湿蚀刻工艺)、平坦化工艺(例如，化学机械平坦化(cmp)工艺)、一些其他合适的去除工艺或前述的任何组合。在去除工艺之后，介电层702具有第一高度h1，第一高度h1例如在约3μm至6.5μm的范围内，在约3μm至约5μm的范围内，在约4.5μm至约6.5μm的范围内，或一些其他合适的值。在进一步的实施例中，用于形成隔离蚀刻停止层120的工艺包括：在介电层702上沉积(例如，通过cvd、pvd、ald等)隔离蚀刻停止层
120，以及对隔离蚀刻停止层120执行图案化工艺。在一些实施例中，当从上方观察时，隔离蚀刻停止层120具有环形。
65.图8b的截面图800b示出了图8a的截面图800a的可选实施例，其中执行去除工艺，使得介电层702的顶面与衬底104的前侧表面104f对准。在这样的实施例中，去除工艺包括对介电层702执行平坦化工艺(例如，cmp工艺)，直到到达衬底104的前侧表面104f。另外，隔离蚀刻停止层120形成为使得：隔离蚀刻停止层120包括与介电层702的顶面和衬底104的前侧表面104f直接接触的单个平坦底面。
66.图8c的截面图800c示出了图8a的截面图800a的可选实施例，其中执行去除工艺，使得介电层702的顶面设置在衬底104的前侧表面104f下方。在这样的实施例中，去除工艺包括对介电层702执行平坦化工艺和/或图案化工艺，使得介电层702凹进至衬底104的前侧表面104f下方。在又进一步的实施例中，去除工艺包括对介电层702执行回蚀刻工艺。另外，隔离蚀刻停止层120形成为使得：隔离蚀刻停止层120包括延伸至衬底104的前侧表面104f中的突起。
67.图8d的截面图800d示出了图8a的截面图800a的可选实施例，其中执行去除工艺，使得介电层702的顶面设置在衬底104的前侧表面104f下方，并且在隔离蚀刻停止层120上形成隔离介电层302。在这样的实施例中，去除工艺包括对介电层702执行平坦化工艺和/或图案化工艺，使得介电层702凹进至衬底104的前侧表面104f下方。在又进一步的实施例中，去除工艺包括对介电层702执行回蚀刻工艺。另外，隔离蚀刻停止层120形成为使得：隔离蚀刻停止层120的顶面设置在衬底104的前侧表面104f下方。另外，可以通过cvd工艺、pvd工艺、ald工艺等在隔离蚀刻停止层120上方形成隔离介电层302。在又进一步的实施例中，可以对隔离介电层302执行平坦化工艺(例如，cmp工艺)，使得隔离介电层302的顶面与衬底104的前侧表面104f共面。
68.如图9的截面图900所示，多个像素器件112形成在衬底104的前侧表面104f上。在一些实施例中，每个像素器件112包括栅电极116以及设置在栅电极116和衬底104之间的栅极介电层114。在各个实施例中，用于形成像素器件112的工艺包括：图案化衬底104以限定延伸至衬底104的前侧表面104f中的沟槽；在衬底104上方沉积(例如，通过cvd、pvd、ald等)栅极介电材料，并且栅极介电材料衬里沟槽；在栅极介电材料上方沉积(例如，通过cvd、pvd、ald、电镀、化学镀等)栅电极材料；以及图案化栅电极材料和栅极介电材料。在又进一步的实施例中，可以通过一个或多个沉积工艺、一个或多个图案化工艺、一个或多个平坦化工艺、一个或多个离子注入工艺和/或一些其他合适的工艺来形成多个像素器件112。
69.如图10的截面图1000所示，在衬底104的前侧表面104f上方形成接触蚀刻停止层(cesl)118。在各个实施例中，通过cvd工艺、ald工艺、pvd工艺、一些其他合适的生长或沉积工艺等来形成cesl 118。
70.如图11的截面图1100所示，沿着衬底104的前侧表面104f形成互连结构102。互连结构102包括互连介电结构106、多条导线108和多个导电通孔110。在各个实施例中，可以通过一个或多个沉积工艺形成互连介电结构106，诸如物理气相沉积(pvd)工艺、化学气相沉积(cvd)工艺、原子层沉积(ald)工艺、另一种合适的生长或沉积工艺或前述的任何组合。在进一步的实施例中，可以通过一个或多个沉积工艺、一个或多个图案化工艺、一个或多个平坦化工艺、一个或多个离子注入工艺或一些其他合适的工艺来形成多条导线108和/或多个
导电通孔110。
71.如图12的截面图1200所示，旋转图11的结构，并且对衬底104执行减薄工艺。在各个实施例中，减薄工艺将衬底104的高度从初始衬底高度104i减小至高度104h。在一些实施例中，衬底104的高度104h在约2μm至约6μm的范围内，在约2μm至4μm的范围内，在约4μm至6μm的范围内，或一些其他合适的值。在进一步的实施例中，减薄工艺包括执行cmp工艺、机械研磨工艺、另一合适的减薄工艺或前述的任何组合。在各个实施例中，减薄工艺去除深阱区域128的至少部分和/或直到到达介电层702的顶面时完成。
72.如图13的截面图1300所示，对衬底104的背侧表面104b执行图案化工艺以形成延伸至背侧表面104b中的内部隔离开口1302。在一些实施例中，图案化工艺包括：在衬底104的背侧表面104b上方形成掩蔽层(未示出)；根据掩蔽层蚀刻(例如，通过干蚀刻工艺和/或湿蚀刻工艺)衬底104；以及去除掩蔽层。在各个实施例中，内部隔离开口1302具有小于第一高度h1的第二高度h2。在一些实施例中，内部隔离开口1302的第二高度h2在约1.5μm至约6μm的范围内，在约1.5μm至约5.5μm的范围内，或一些其他合适的值。在又进一步的实施例中，内部隔离开口1302形成为使得：当从上方观察时，内部隔离开口1302为十字形，并且在多个光电探测器122中的相邻光电探测器之间间隔开。在各个实施例中，内部隔离开口1302至少部分地由介电层702的侧壁限定(未示出)。
73.如图14的截面图1400所示，执行去除工艺以从外部隔离开口602去除介电层(图13的702)。在各个实施例中，去除工艺包括执行干蚀刻、湿蚀刻或一些其他合适的工艺。另外，执行去除工艺，使得外部隔离开口602与内部隔离开口1302流体连接。在又进一步的实施例中，去除工艺在隔离蚀刻停止层120上停止，其中隔离蚀刻停止层120配置为防止过度蚀刻到cesl 118和/或互连结构102中。另外，隔离蚀刻停止层120促进外部隔离开口602保持第一高度h1。
74.如图15的截面图1500所示，在衬底104上方沉积衬垫层138，衬垫层138衬里外部隔离开口602和内部隔离开口1302，并且在衬垫层138上方沉积沟槽填充层136。在一些实施例中，分别通过cvd工艺、pvd工艺、ald工艺和/或一些其他合适的沉积或生长工艺来沉积衬垫层138和沟槽填充层136。
75.如图16的截面图1600所示，对沟槽填充层136和衬垫层138执行平坦化工艺，从而形成包括外部隔离结构132和内部隔离结构134的隔离结构130。在各个实施例中，平坦化工艺包括cmp工艺、蚀刻工艺(例如，干蚀刻和/或湿蚀刻)或一些其他合适的工艺。外部隔离结构132具有第一高度h1并且横向包围多个光电探测器122。另外，内部隔离结构134具有第二高度h2并且设置在多个光电探测器122中的相邻光电探测器之间。在一些实施例中，当从上方观察时，外部隔离结构132为环形，并且当从上方观察时，内部隔离结构134为十字形(例如，如图2a或图2b示出和/或描述的)。在又进一步的实施例中，执行平坦化工艺，使得外部隔离结构132和内部隔离结构134的顶面与衬底104的背侧表面104b共面。
76.如图17的截面图1700所示，在衬底的背侧表面104b上方形成上部介电层140。此外，在上部介电层140上方形成导电网格结构142，并且在导电网格结构142上方形成介电网格结构144。在一些实施例中，通过pvd工艺、cvd工艺、ald工艺或一些其他合适的生长或沉积工艺形成上部介电层140。上部介电层140例如可以是或包括氧化物，诸如二氧化硅等。在一些实施例中，用于形成导电网格结构142和介电网格结构144的工艺包括：在上部介电层
140上方沉积(例如，通过pvd、cvd、ald、电镀、化学镀等)金属网格层；在金属网格层上沉积(例如，通过pvd、cvd、ald等)介电网格层；在介电栅格层上方形成掩蔽层(未示出)；根据掩蔽层图案化金属网格层和介电网格层；以及执行去除工艺以去除掩蔽层。
77.如图18的截面图1800所示，在多个光电探测器122上方形成多个滤光器146，并且在多个滤光器146上方形成多个微透镜148。在一些实施例中，可以通过例如cvd、pvd、ald或一些其他合适的沉积或生长工艺来沉积滤光器146和微透镜148。
78.图19示出了根据本发明的形成包括隔离结构的图像传感器的方法1900的一些实施例，隔离结构具有外部隔离结构和内部隔离结构，外部隔离结构和内部隔离结构具有不同的高度。虽然将方法1900示出和/或描述为一系列动作或事件，但是将理解，该方法不限于示出的顺序或动作。因此，在一些实施例中，动作可以以不同于所示的顺序执行，和/或可以同时进行。另外，在一些实施例中，所示动作或事件可以细分为多个动作或事件，这些动作或事件可以在单独的时间或与其他动作或子动作同时进行。在一些实施例中，可以省略一些示出的动作或事件，并且可以包括其他未示出的动作或事件。
79.在动作1902处，在衬底内形成多个光电探测器。图5示出了对应于动作1902的一些实施例的截面图500。
80.在动作1904处，图案化衬底的前侧表面以限定延伸至衬底的前侧表面中的外部隔离开口。图6示出了对应于动作1904的一些实施例的截面图600。
81.在动作1906处，在前侧表面上方和外部隔离开口内形成介电层。图7示出了对应于动作1906的一些实施例的截面图700。
82.在动作1908处，对介电层执行去除工艺以从前侧表面上方去除过量的介电材料，并且在介电层上方形成隔离蚀刻停止层。图8a示出了对应于动作1908的一些实施例的截面图800a。图8b至图8d示出了对应于动作1908的各个可选实施例的截面图800b-800d。
83.在动作1910处，在衬底的前侧表面上形成多个像素器件。图9示出了对应于动作1910的一些实施例的截面图900。
84.在动作1912处，在衬底的前侧表面上形成互连结构。图11示出了对应于动作1912的一些实施例的截面图1100。
85.在动作1914处，对衬底的背侧表面执行减薄工艺，其中减薄工艺暴露介电层。图12示出了对应于动作1914的一些实施例的截面图1200。
86.在动作1916处，图案化衬底的背侧表面以限定延伸至衬底的背侧表面中的内部隔离开口，其中介电层横向包围内部隔离开口。图13示出了对应于动作1916的一些实施例的截面图1300。
87.在动作1918处，执行去除工艺以从外部隔离开口去除介电层。图14示出了对应于动作1918的一些实施例的截面图1400。
88.在动作1920处，在内部隔离开口和外部隔离开口中形成隔离结构，其中隔离结构包括具有第一高度的外部隔离结构和具有小于第一高度的第二高度的内部隔离结构。图15和图16示出了对应于动作1920的一些实施例的截面图1500和1600。
89.在动作1922处，在背侧表面上方形成多个滤光器，并且在多个滤光器上方形成多个微透镜。图18示出了对应于动作1922的一些实施例的截面图1800。
90.因此，在一些实施例中，本发明涉及包括隔离结构的图像传感器，该隔离结构包括
设置在多个光电探测器中的相邻光电探测器之间的内部隔离结构和横向包围内部隔离结构的外部隔离结构，其中外部隔离结构具有第一高度，并且内部隔离结构具有小于第一高度的第二高度。
91.在一些实施例中，本技术提供了一种图像传感器，包括：多个光电探测器，设置在衬底内，其中所述衬底包括与背侧表面相对的前侧表面；外部隔离结构，设置在衬底中并且横向围绕多个光电探测器，其中外部隔离结构具有第一高度；以及内部隔离结构，在外部隔离结构的侧壁之间间隔开，其中内部隔离结构设置在多个光电探测器中的相邻的光电探测器之间，其中外部隔离结构和内部隔离结构分别从背侧表面朝着前侧表面延伸，并且其中，内部隔离结构包括小于第一高度的第二高度。在实施例中，第一高度大于衬底的第三高度，并且第二高度小于第三高度。在实施例中，当从上方观察时，外部隔离结构具有环形，并且内部隔离结构具有十字形。在实施例中，内部隔离结构和外部隔离结构包括衬垫层和沟槽填充层，其中衬垫层设置在沟槽填充层和衬底之间。在实施例中，图像传感器还包括直接接触外部隔离结构的底面的隔离蚀刻停止层。在实施例中，隔离蚀刻停止层从衬底的前侧表面延伸至外部隔离结构的相对侧壁。在实施例中，隔离蚀刻停止层位于衬底的前侧表面下面并且具有垂直地位于前侧表面之上的顶面。在实施例中，图像传感器还包括设置在衬底中和多个光电探测器下面的浮置扩散节点，其中浮置扩散节点位于内部隔离结构正下方。
92.在一些实施例中，本技术提供了一种图像传感器，包括：多个光电探测器，设置在衬底内，其中衬底包括与背侧表面相对的前侧表面；多个像素器件，设置在衬底的前侧表面上和多个光电探测器下面；以及隔离结构，设置在衬底中，其中隔离结构包括围绕多个光电探测器的外部隔离结构和将多个光电探测器彼此分隔开的内部隔离结构，其中像素器件设置在外部隔离结构的相对侧壁之间，其中，外部隔离结构和内部隔离结构分别从背侧表面朝着前侧表面延伸，并且其中，内部隔离结构的深度小于外部隔离结构的深度。在实施例中，当从上方观察时，外部隔离结构具有第一形状，并且内部隔离结构具有不同于第一形状的第二形状。在实施例中，内部隔离结构直接接触外部隔离结构。在实施例中，图像传感器还包括沿着外部隔离结构的底面设置的隔离蚀刻停止层，其中隔离蚀刻停止层包括与隔离结构的材料不同的材料。在实施例中，当从上方观察时，隔离蚀刻停止层和外部隔离结构为环形。在实施例中，内部隔离结构的底面设置在多个光电探测器的顶部和底部之间，其中外部隔离结构的底面设置在多个光电探测器的底部下方。在实施例中，图像传感器还包括设置在衬底的前侧表面上的互连结构，其中互连结构包括设置在互连介电结构内的多条导线和多个导电通孔，其中外部隔离结构的底面设置在互连结构的顶面下方。
93.在一些实施例中，本技术提供了一种用于形成图像传感器的方法，该方法包括：在衬底内形成多个光电探测器，其中衬底包括与背侧表面相对的前侧表面；对衬底的前侧表面执行第一图案化工艺，以限定外部隔离开口，外部隔离开口延伸至前侧表面中并且围绕多个光电探测器；在外部隔离开口内形成介电层；在介电层上形成隔离蚀刻停止层；对衬底的背侧表面执行减薄工艺，其中减薄工艺暴露介电层；对衬底的背侧表面执行第二图案化工艺，以限定延伸至背侧表面中的内部隔离开口，其中内部隔离开口将多个光电探测器彼此分隔开；执行去除工艺以从外部隔离开口去除介电层；在外部隔离开口内形成外部隔离结构，其中外部隔离结构具有第一高度；以及在内部隔离开口内形成内部隔离结构，其中内部隔离结构具有小于第一高度的第二高度。在实施例中，外部隔离结构和内部隔离结构彼
此同时形成。在实施例中，该方法还包括在衬底的前侧表面上形成互连结构，其中在执行第一图案化工艺之后并且在执行第二图案化工艺之前形成互连结构。在实施例中，去除工艺暴露隔离蚀刻停止层的上表面。在实施例中，当从上方观察时，外部隔离结构和隔离蚀刻停止层为环形，并且内部隔离结构为十字形。
94.前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

技术特征：
1.一种图像传感器，包括：多个光电探测器，设置在衬底内，其中，所述衬底包括与背侧表面相对的前侧表面；外部隔离结构，设置在所述衬底中并且横向围绕所述多个光电探测器，其中，所述外部隔离结构具有第一高度；以及内部隔离结构，在所述外部隔离结构的侧壁之间间隔开，其中，所述内部隔离结构设置在所述多个光电探测器中的相邻的光电探测器之间，其中，所述外部隔离结构和所述内部隔离结构分别从所述背侧表面朝着所述前侧表面延伸，并且其中，所述内部隔离结构包括小于所述第一高度的第二高度。2.根据权利要求1所述的图像传感器，其中，所述第一高度大于所述衬底的第三高度，并且所述第二高度小于所述第三高度。3.根据权利要求1所述的图像传感器，其中，当从上方观察时，所述外部隔离结构具有环形，并且所述内部隔离结构具有十字形。4.根据权利要求1所述的图像传感器，其中，所述内部隔离结构和所述外部隔离结构包括衬垫层和沟槽填充层，其中，所述衬垫层设置在所述沟槽填充层和所述衬底之间。5.根据权利要求1所述的图像传感器，还包括：隔离蚀刻停止层，直接接触所述外部隔离结构的底面。6.根据权利要求5所述的图像传感器，其中，所述隔离蚀刻停止层从所述衬底的所述前侧表面延伸至所述外部隔离结构的相对侧壁。7.根据权利要求5所述的图像传感器，其中，所述隔离蚀刻停止层位于所述衬底的所述前侧表面下面并且具有垂直地位于所述前侧表面之上的顶面。8.根据权利要求1所述的图像传感器，还包括：浮置扩散节点，设置在所述衬底中和所述多个光电探测器下面，其中，所述浮置扩散节点位于所述内部隔离结构正下方。9.一种图像传感器，包括：多个光电探测器，设置在衬底内，其中，所述衬底包括与背侧表面相对的前侧表面；多个像素器件，设置在所述衬底的所述前侧表面上和所述多个光电探测器下面；以及隔离结构，设置在所述衬底中，其中，所述隔离结构包括围绕所述多个光电探测器的外部隔离结构和将所述多个光电探测器彼此分隔开的内部隔离结构，其中，所述像素器件设置在所述外部隔离结构的相对侧壁之间，其中，所述外部隔离结构和所述内部隔离结构分别从所述背侧表面朝着所述前侧表面延伸，并且其中，所述内部隔离结构的深度小于所述外部隔离结构的深度。10.一种用于形成图像传感器的方法，所述方法包括：在衬底内形成多个光电探测器，其中，所述衬底包括与背侧表面相对的前侧表面；对所述衬底的所述前侧表面执行第一图案化工艺，以限定外部隔离开口，所述外部隔离开口延伸至所述前侧表面中并且围绕所述多个光电探测器；在所述外部隔离开口内形成介电层；在所述介电层上形成隔离蚀刻停止层；对所述衬底的所述背侧表面执行减薄工艺，其中，所述减薄工艺暴露所述介电层；对所述衬底的所述背侧表面执行第二图案化工艺，以限定延伸至所述背侧表面中的内
部隔离开口，其中，所述内部隔离开口将所述多个光电探测器彼此分隔开；执行去除工艺以从所述外部隔离开口去除所述介电层；在所述外部隔离开口内形成外部隔离结构，其中，所述外部隔离结构具有第一高度；以及在所述内部隔离开口内形成内部隔离结构，其中，所述内部隔离结构具有小于所述第一高度的第二高度。

技术总结
本发明的各个实施例针对图像传感器，该图像传感器包括设置在衬底内的多个光电探测器。衬底包括与背侧表面相对的前侧表面。外部隔离结构设置在衬底中并且横向围绕多个光电探测器。外部隔离结构具有第一高度。内部隔离结构在外部隔离结构的侧壁之间间隔开。内部隔离结构设置在多个光电探测器中的相邻的光电探测器之间。外部隔离结构与内部隔离结构分别从背侧表面朝着前侧表面延伸。内部隔离结构包括小于第一高度的第二高度。根据本发明的其他实施例，还提供了用于形成图像传感器的方法。还提供了用于形成图像传感器的方法。还提供了用于形成图像传感器的方法。


技术研发人员：江彦廷 陈彦瑜 张文豪 许慈轩 洪丰基 丁世汎 刘人诚
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2022.08.10
技术公布日：2023/7/31