基于BCH码的译码方法及相关设备

基于bch码的译码方法及相关设备
技术领域
1.本技术涉及通信技术领域，尤其涉及一种基于bch码的译码方法及相关设备。


背景技术：

2.在超可靠低延迟通信(ultra-reliable low-latency communications，urllc)的场景下，针对bch码要求能够实现较高译码性能的同时所对应的计算复杂度较低。然而，对于相关技术中的译码方案，虽然译码性能是可接受的但复杂度很高，无法满足通信场景需求。


技术实现要素：

3.有鉴于此，本技术的目的在于提出一种基于bch码的译码方法及相关设备，以解决或部分解决上述问题。
4.本技术第一方面，提供了一种基于bch码的译码方法，包括：
5.对接收序列进行置换变换，得到第一序列；其中，所述接收序列表征经过信道后的bch码序列；
6.对所述第一序列中预设个数的目标比特进行硬判决得到硬判决序列；其中，所述目标比特是根据计算得到的可靠性而确定的；
7.根据所述第一序列和所述硬判决序列，确定第一错误图样；
8.按照所述第一错误图样对所述硬判决序列进行比特翻转，得到第二序列；
9.根据所述第二序列进行约束条件的判断，响应于确定满足所述约束条件，根据所述第二序列得到译码结果。
10.可选的，所述根据所述第一序列和所述硬判决序列，确定第一错误图样，包括：
11.将所述第一序列中预设个数的目标比特组成备选的第一序列；
12.对于预先构建的错误图样集合的每一个错误图样，按照所述错误图样对所述硬判决序列进行比特翻转，得到备选的第二序列，并计算所述备选的第一序列与所述备选的第二序列的欧氏距离；
13.将所述错误图样集合的所有错误图样的所述欧氏距离中最小值对应的错误图样确定为第一错误图样。
14.可选的，还包括通过以下方法根据计算得到的可靠性而确定目标比特：
15.对于所述第一序列中的全部比特，计算对应的可靠性；
16.根据所述可靠性，选取第一序列中预设个数的比特确定为目标比特。
17.可选的，所述对接收序列进行置换变换，得到第一序列，包括：通过第一置换函数对接收序列进行变换，得到初始序列；通过第二置换函数对所述初始序列进行变换，得到第一序列；
18.所述方法还包括：
19.通过所述第一置换函数对生成矩阵进行置换变换，得到第一矩阵；
20.通过所述第二置换函数对所述第一矩阵进行置换变换，得到第二矩阵；
21.通过初等行变换对所述第二矩阵进行高斯消元，得到目标矩阵；
22.其中，所述第一置换函数表征按照可靠性降序排列；所述第二置换函数表征将预设个数的独立不相关的列作为前预设个数的列，剩余的列按照从左到右的顺序依次排列。
23.可选的，所述根据所述第二序列进行约束条件的判断，响应于确定满足所述约束条件，根据所述第二序列得到译码结果，包括：
24.根据所述目标矩阵对所述第二序列进行重新编码，得到目标序列；
25.根据所述第一错误图样计算第一概率，响应于确定所述第一概率大于或等于预先设定的第一阈值，对所述目标序列进行调制得到第三序列；
26.响应于确定计算得到的所述第一序列与所述第三序列的欧氏距离小于最小欧氏距离，计算第二概率；
27.响应于确定所述第二概率大于或等于预先设定的第二阈值，对所述目标序列进行逆置换变换得到译码结果。
28.可选的，所述方法还包括：
29.根据所述第二序列进行约束条件的判断，响应于确定不满足所述约束条件，并且对于错误图样的当前确定次数小于预设次数阈值，根据所述第一序列和所述硬判决序列，确定第二错误图样。
30.本技术第二方面，提供了一种基于bch码的译码装置，包括：
31.变换模块，被配置为：对接收序列进行置换变换，得到第一序列；其中，所述接收序列表征经过信道后的bch码序列；
32.硬判决模块，被配置为：对所述第一序列中预设个数的目标比特进行硬判决得到硬判决序列；其中，所述目标比特是根据计算得到的可靠性而确定的；
33.确定模块，被配置为：根据所述第一序列和所述硬判决序列，确定第一错误图样；
34.翻转模块，被配置为：按照所述第一错误图样对所述硬判决序列进行比特翻转，得到第二序列；
35.判断模块，被配置为：根据所述第二序列进行约束条件的判断，响应于确定满足所述约束条件，根据所述第二序列得到译码结果。
36.本技术第三方面，提供了一种电子设备，包括存储器、处理器及存储在所述存储器上并可由所述处理器执行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如第一方面所述的方法。
37.本技术第四方面，提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，其特征在于，所述计算机指令用于使计算机执行如第一方面所述的方法。
38.本技术第五方面，提出了一种计算机程序产品，包括计算机程序指令，当所述计算机程序指令在计算机上运行时，使得计算机执行如第一方面所述的方法。
39.从上面所述可以看出，本技术提供的基于bch码的译码方法及相关设备，通过确定错误图样，以及进行约束条件的判断，对于能够满足约束条件的bch码序列才能作为译码结果，从而可以针对bch码更准确地找到正确的译码结果，提升了译码的性能，并且可以有效降低译码的复杂度。
附图说明
40.为了更清楚地说明本技术或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
41.图1为本技术实施例的基于bch码的译码方法的流程示意图；
42.图2为本技术实施例的预处理过程的流程示意图；
43.图3为本技术实施例的约束条件判断的流程示意图；
44.图4为本技术实施例的基于bch码的译码装置的结构示意图；
45.图5为本技术实施例的电子设备的结构示意图。
具体实施方式
46.为使本技术的目的、技术方案和优点更加清楚明白，以下结合附图对本技术的实施例进行详细说明。
47.需要说明的是，除非另外定义，本技术实施例使用的技术术语或者科学术语应当为本技术所属领域内具有一般技能的人士所理解的通常意义。本技术实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
48.在超可靠低延迟通信(ultra-reliable low-latency communications，urllc)的场景下，针对bch码要求能够实现较高译码性能的同时所对应的计算复杂度较低。然而，对于相关技术中的译码方案，虽然译码性能是可接受的但复杂度很高，无法满足通信场景需求。
49.鉴于此，本技术实施例提供了一种基于bch码的译码方法及相关设备，通过确定错误图样，以及进行约束条件的判断，对于能够满足约束条件的bch码序列才能作为译码结果，从而可以针对bch码更准确地找到正确的译码结果，提升了译码的性能，并且可以有效降低译码的复杂度。
50.需要说明的是，本技术实施例的译码方案可以适用于bch码。此外，也可以适用于bch码的衍生和扩展，例如ebch(extended bch)码。即，可以适用于任何与bch码具有相关性的码字。
51.图1示出了本技术实施例的基于bch码的译码方法100的流程示意图。如图1所示，该方法100可以包括以下步骤。
52.步骤s101、对接收序列进行置换变换，得到第一序列其中，所述接收序列表征经过信道后的bch码序列。
53.具体的，接收序列是通过生成矩阵g将一个信息序列编码成码字
然后通过调制后经过信道输出为的。
54.首先，通过第一置换函数λ1对接收序列进行变换，得到初始序列r
1n
；其中，第一置换函数λ1表征按照可靠性降序排列。具体的，将原接收序列按照可靠性降序排列，从而使得原接收序列中的位置发生变换后得到新序列(初始序列r
1n
)，例如，原接收序列中的位置i变为初始序列r
1n
中的位置j
1i
。并且，对于初始序列r
1n
，|r1|≥|r2|≥
…
≥|rn|。另外，该变换可以记作第一置换函数λ1，即，
55.进一步的，在一些实施例中，将上述第一置换函数λ1作用于生成矩阵g，从而经过置换变换得到g
′
＝λ1(g)，即，令生成矩阵g的列顺序发生变换，将生成矩阵g中的第i列按照顺序变为第一矩阵g
′
中的第ji列。
56.在一些实施例中，通过第二置换函数λ2对所述第一矩阵g
′
进行置换变换，得到第二矩阵g
″
；通过初等行变换对所述第二矩阵g
″
进行高斯消元，得到目标矩阵g1。
57.具体实施时，从第一矩阵g
′
的最左边的第一列开始，查找k个独立不相关的列，将其作为第二矩阵g
″
的前k列，其余的n-k列按照从左到右的顺序依次排列。这样，第一矩阵g
′
的列顺序发生了变换，第一矩阵g
′
中的第j
1i
列变为第二矩阵g
″
中的第j
2i
列。另外，该变换可以记作第二置换函数λ2，即，g
″
＝λ2(g
′
)。
58.然后，对第二矩阵g
″
通过初等行变换进行高斯消元，使得第二矩阵g
″
的前k列变为单位阵的形式，并将高斯消元后的矩阵记作目标矩阵g1。
59.此外，在一些实施例中，将上述第二置换函数λ2作用于初始序列r
1n
以进行变换，即，这样，原初始序列r
1n
中的位置发生变换后得到第一序列例如，初始序列r
1n
中的位置j
1i
变为第一序列中的位置j
2i
。并且，对于第一序列|v1|≥|v2|≥
…
≥|vk|且|v
k+1
|≥|v
k+2
|≥
…
≥|vn|。
60.步骤s102、对第一序列中预设个数的目标比特进行硬判决得到硬判决序列；其中，所述目标比特是根据计算得到的可靠性而确定的。
61.在一些实施例中，对于第一序列中的全部比特，计算对应的可靠性；然后根据所述可靠性，选取第一序列中预设个数的比特确定为目标比特。具体的，可以根据计算得到的可靠性对第一序列中的全部比特进行降序排列，然后基于预先设定的个数k，将第一序列的前k位称作其最可靠的k位，并对这些最可靠的k个比特(即，目标比特)进行硬判决得到硬判决序列另外，对于目标比特的个数k，可以根据实际需求而设定。
62.进一步的，在一些实施例中，可以根据目标矩阵g1对硬判决序列进行重新编码，得到所述硬判决序列的全部码字序列。
63.这样，通过对接收序列的置换变换和硬判决以及对生成矩阵g的置换变换，从而对接收序列和生成矩阵g实现了预处理，以方便后续的译码。并且，以上预处理过程可以简化如图2，该过程具有理论依据且已被证明。
64.步骤s103、根据第一序列和硬判决序列确定第一错误图样
65.应当理解的是，由于在超可靠低延迟通信(ultra-reliable low-latency communications，urllc)的场景下，需要满足严格的延迟和可靠性要求，因此具有强大纠错能力的短码至关重要。但使用码长较短的分组码可能会降低通信的可靠性，在码率相同时，与长度较长的码字相比，长度有限的短码误块率性能通常较差。也就是说，需要在块长度和可靠性之间进行权衡。
66.另外，在urllc通信场景下，要求能够实现较高译码性能的同时所对应的计算复杂度较低。对于相关技术中的译码方案，虽然译码性能是可接受的但复杂度很高，尤其是当码长变长时，对应的复杂度的量级呈指数型增长，这样的复杂度是不能接受的，因此相关技术只适用于短码长的译码，例如，对于码长长度小于64的码，相关技术的复杂度较低，但无法适用于中长码的译码，无法满足通信场景需求。
67.其中一部分原因在于，相关技术中，通常采用穷举搜索法实现对最可靠的比特的翻转变换。由于在穷举搜索过程中不具有规律性且没有考虑基于预先设定的一定的顺序而实施，从而导致整个译码过程的复杂度较高。
68.因此，本实施例中，通过猜测错误图样寻找出最有可能出错的比特位置，使得译码算法能够有序进行，从而可以有效降低译码的复杂度，进而可以适用于中长码的译码。
69.需要说明的是，接收序列经过预处理可以得到系统位和非系统位，在猜测错误图样时仅对经过变换的系统位进行猜测错误图样，而后对其进行纠错。在此过程中不需要考虑非系统位的错误图样。
70.在一些实施例中，将第一序列中预设个数(k)的目标比特组成备选的第一序列可以理解，由于该备选的第一序列是根据可靠性降序排列的，因此猜测最可能的错误图样为硬判决序列中这k个比特的倒序搜索。并且，通过对排序后的噪声进行统计分析可以证明硬判决序列中只包含少量错误信息位，相较于相关技术减少了可能测试的码字数量，且对于在硬判决序列中被丢弃的n-k个比特的更改不会显著影响译码性能。
71.在一些实施例中，可以预先构建一个存储有错误图样的集合，即，错误图样集合s。并且，将该错误图样集合s中的每一个错误图样均初始化为全0序列。此外，设定该错误图样集合s的最大存储量l为1，即，该错误图样集合s至多存储有l个错误图样。
72.在一些实施例中，对于所述错误图样集合s中的每一个错误图样，按照所述错误图样对硬判决序列进行比特翻转，得到备选的第二序列；然后，对于每个备选的第二序列，计算其与备选的第一序列之间的欧氏距离。
73.进一步的，在一些实施例中，将错误图样集合s中的所有错误图样的所述欧氏距离中最小值对应的错误图样确定为第一错误图样即，找出令欧氏距离最小的错误图样，将其作为猜测的错误图样(第一错误图样)。该欧氏距离是通过以下公式计算得到的：
74.这样，通过确定第一错误图样能够使得本技术实施例的译码方法相较于相关技术尽早地译码出正确的码字序列，从而降低译码的复杂度。
75.步骤s104、按照所述第一错误图样对所述硬判决序列进行比特翻转，得到第二序列
76.可以理解，在上述确定第一错误图样的过程中，已经获得了第二序列，即，翻转后的序列也可以相当于，在错误图样集合s中的若干错误图样对应的若干备选的第二序列中，通过计算欧氏距离度量，确定了第二序列
77.此外，在一些可选的实施例中，还可以对错误图样集合s进行修改和扩展。首先，将第一错误图样从错误图样集合s中去除；然后将所述第一错误图样的最右边的比特值设置为1，得到第一备选错误图样；将所述第一备选错误图样添加到错误图样集合s，完成对错误图样集合s的初步扩展。此时，错误图样集合s需满足其集合中的每一个错误图样为全0序列，并可以将其存储量l更新为l＝l+1。
78.可选的，对错误图样集合s的修改和扩展还可以进一步包括以下实施例。首先，将第一错误图样中比特值为1且比特序号最小的比特对应的比特序号定义为判定序号j。响应于确定第一错误图样的判定序号j大于1，将第一错误图样中比特序号等于判定序号j与1的差值(即，j-1)的比特对应的比特值设置为1，得到第二备选错误图样，并将该第二备选错误图样添加到错误图样集合s。并且，可以将错误图样集合s的存储量l更新为l＝l+1。
79.应当理解的是，响应于确定第一错误图样的判定序号j等于1，则停止对错误图样集合s的扩展。
80.进一步的，将第二备选错误图样的比特序号等于判定序号j的比特对应的比特值设置为0，得到第三备选错误图样，并将所述第三备选错误图样添加到错误图样集合s。并且，可以将错误图样集合s的存储量l更新为l＝l+1。从而实现对错误图样集合s的扩展。
81.步骤s105、根据所述第二序列进行约束条件的判断，响应于确定满足所述约束条件，根据所述第二序列得到译码结果。
82.本实施例中，将第二序列定义为即进一步的，根据目标矩阵g1对第二序列进行重新编码，得到目标序列可以理解，该目标序列为第二序列的全部码字序列。
83.图3示出了约束条件判断的流程示意图。如图3所示，根据第一错误图样计算第一概率p1，响应于确定所述第一概率p1大于或等于预先设定的第一阈值p_threshold1，对目标序列进行调制得到第三序列响应于确定计算得到的第一序列与第三序列的欧氏距离小于最小欧氏距离计算第二概率p2；响应于确定所述第二概率p2大于或等于预先设定的第二阈值p_threshold2，对目标序列进行逆置换
变换得到译码结果。
84.具体的，对于第一阈值和第二阈值，可以根据理论计算得出。
85.第一阈值为:
86.第二阈值为：p_threshold2＝0.99ε(m)；
87.其中，
[0088][0089][0090]
αi＝|yi|；
[0091][0092]
在一些实施例中，第一概率p1是通过以下公式计算得到的：
[0093][0094]
其中，
[0095][0096][0097][0098][0099][0100]
在一些实施例中，第一概率p2是通过以下公式计算得到的：
[0101][0102]
其中，
[0103][0104][0105]
需要说明的是，n表示码长；k表示信息位长度；dh表示bch码的最小距离；y表示接收信号；σ2表示噪声方差；e表示错误图样；a表示硬判决序列。
[0106]
在一些实施例中，欧氏距离是通过以下公式计算得到的：
[0107][0108]
另外，对目标序列进行逆置换变换得到译码结果，具体如下。首先将目标序列中序号为j
2i
的位置变为新序列中序号为j
1i
的位置，接着将新序列中序号为j
1i
的位置变为译码序列中序号为i的位置，得到译码序列即，译码结果。并进一步输出该译码结果。
[0109]
此外，在一些可选的实施例中，响应于确定不满足上述约束条件，并且对于错误图样的当前确定次数小于预先设定的次数阈值，根据所述第一序列和所述硬判决序列，确定第二错误图样。具体的，基于错误图样集合s来确定第二错误图样。
[0110]
具体实施时，若第一概率p1小于第一阈值p_threshold1，则说明当前确定的错误图样(即，第一错误图样)不可能译码成功，且之后的错误图样也不会是正确的，因此结束译码。
[0111]
具体实施时，若计算得到的第一序列与第三序列的欧氏距离大于或等于最小欧氏距离并且对于错误图样的当前确定次数小于预设次数阈值，重新猜测错误图样，即，确定第二错误图样。
[0112]
具体实施时，若第二概率p2小于第二阈值p_threshold2，则说明当前确定的错误图样(即，第一错误图样)不可能译码成功，也就是说，当前译码结果一定是错的。但是区别于上述不满足第一阈值条件的实施例，在这样的情况下，若重新猜测错误图样，之后的错误图样仍可能是正确的。因此，需要确定第二错误图样。
[0113]
具体实施时，对于次数阈值，可以根据实验或经验数据而确定。例如，可以设定一定的次数梯度(例如，1000-10000)进行仿真实验。并且，应当理解的是，对应的码长不同，所设定的次数阈值也不同，码长越长，次数阈值应越大。
[0114]
这样，通过提前设定约束条件，可以提前找到正确的错误图样，终止继续猜测，降低了译码复杂度；并且，通过对约束条件的判断，能够使得输出的译码序列更为准确，保证了有效的译码性能。同时，通过设置次数阈值，以该次数阈值作为上限，当查询次数(对于错误图样的当前确定次数)达到该次数阈值时，终止译码，从而防止盲目查询，避免译码过程无法满足约束条件则一直循环而不终止，减少了译码过程中的查询次数，进一步有效地降低了译码复杂度。由此可见，本技术的方案，能够以更低的复杂度实现更好的译码性能。
[0115]
需要说明的是，上述对本技术的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定
要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
[0116]
基于同一技术构思，与上述任一实施例方法相对应的，本技术还提供了一种基于bch码的译码装置400。
[0117]
参考图4，所述基于bch码的译码装置400，包括：
[0118]
变换模块401，被配置为：对接收序列进行置换变换，得到第一序列；其中，所述接收序列表征经过信道后的bch码序列；
[0119]
硬判决模块402，被配置为：对所述第一序列中预设个数的目标比特进行硬判决得到硬判决序列；其中，所述目标比特是根据计算得到的可靠性而确定的；
[0120]
确定模块403，被配置为：根据所述第一序列和所述硬判决序列，确定第一错误图样；
[0121]
翻转模块404，被配置为：按照所述第一错误图样对所述硬判决序列进行比特翻转，得到第二序列；
[0122]
判断模块405，被配置为：根据所述第二序列进行约束条件的判断，响应于确定满足所述约束条件，根据所述第二序列得到译码结果。
[0123]
在一些可选的实施例中，所述确定模块403，具体被配置为：将所述第一序列中预设个数的目标比特组成备选的第一序列；对于预先构建的错误图样集合的每一个错误图样，按照所述错误图样对所述硬判决序列进行比特翻转，得到备选的第二序列，并计算所述备选的第一序列与所述备选的第二序列的欧氏距离；将所述错误图样集合的所有错误图样的所述欧氏距离中最小值对应的错误图样确定为第一错误图样。
[0124]
为了描述的方便，描述以上装置时以功能分为各种模块分别描述。当然，在实施本技术时可以把各模块的功能在同一个或多个软件和/或硬件中实现。
[0125]
上述实施例的装置用于实现前述任一实施例中相应的基于bch码的译码方法，并且具有相应的方法实施例的有益效果，在此不再赘述。
[0126]
基于同一技术构思，与上述任一实施例方法相对应的，本技术还提供了一种电子设备，包括存储器、处理器及存储在所述存储器上并可由所述处理器执行的计算机程序，所述处理器执行所述计算机程序时实现如上任一实施例所述的基于bch码的译码方法。
[0127]
图5示出了本实施例所提供的一种更为具体的电子设备硬件结构示意图，该设备可以包括：处理器1010、存储器1020、输入/输出接口1030、通信接口1040和总线1050。其中处理器1010、存储器1020、输入/输出接口1030和通信接口1040通过总线1050实现彼此之间在设备内部的通信连接。
[0128]
处理器1010可以采用通用的cpu(central processing unit，中央处理器)、微处理器、应用专用集成电路(application specific integrated circuit，asic)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本说明书实施例所提供的技术方案。
[0129]
存储器1020可以采用rom(read only memory，只读存储器)、ram(random access memory，随机存取存储器)、静态存储设备，动态存储设备等形式实现。存储器1020可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器1020中，并由处理器1010来调用执行。
[0130]
输入/输出接口1030用于连接输入/输出模块，以实现信息输入及输出。输入输出/模块可以作为组件配置在设备中(图中未示出)，也可以外接于设备以提供相应功能。其中输入设备可以包括键盘、鼠标、触摸屏、麦克风、各类传感器等，输出设备可以包括显示器、扬声器、振动器、指示灯等。
[0131]
通信接口1040用于连接通信模块(图中未示出)，以实现本设备与其他设备的通信交互。其中通信模块可以通过有线方式(例如usb、网线等)实现通信，也可以通过无线方式(例如移动网络、wifi、蓝牙等)实现通信。
[0132]
总线1050包括一通路，在设备的各个组件(例如处理器1010、存储器1020、输入/输出接口1030和通信接口1040)之间传输信息。
[0133]
需要说明的是，尽管上述设备仅示出了处理器1010、存储器1020、输入/输出接口1030、通信接口1040以及总线1050，但是在具体实施过程中，该设备还可以包括实现正常运行所必需的其他组件。此外，本领域的技术人员可以理解的是，上述设备中也可以仅包含实现本说明书实施例方案所必需的组件，而不必包含图中所示的全部组件。
[0134]
上述实施例的电子设备用于实现前述任一实施例中相应的基于bch码的译码方法，并且具有相应的方法实施例的有益效果，在此不再赘述。
[0135]
基于同一技术构思，与上述任一实施例方法相对应的，本技术还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使计算机执行如上任一实施例所述的基于bch码的译码方法。
[0136]
本实施例的计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(pram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)、其他类型的随机存取存储器(ram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、快闪记忆体或其他内存技术、只读光盘只读存储器(cd-rom)、数字多功能光盘(dvd)或其他光学存储、磁盒式磁带，磁带磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。
[0137]
上述实施例的存储介质存储的计算机指令用于使所述计算机执行如上任一实施例所述的基于bch码的译码方法，并且具有相应的方法实施例的有益效果，在此不再赘述。
[0138]
基于同一技术构思，与上述任一实施例方法相对应的，本技术还提供了一种计算机程序产品，其包括计算机程序指令。在一些实施例中，所述计算机程序指令可以由计算机的一个或多个处理器执行以使得所述计算机和/或所述处理器执行所述的基于bch码的译码方法。对应于所述的基于bch码的译码方法各实施例中各步骤对应的执行主体，执行相应步骤的处理器可以是属于相应执行主体的。
[0139]
上述实施例的计算机程序产品用于使所述计算机和/或所述处理器执行如上任一实施例所述的基于bch码的译码方法，并且具有相应的方法实施例的有益效果，在此不再赘述。
[0140]
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本技术的范围(包括权利要求)被限于这些例子；在本技术的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本技术实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
[0141]
另外，为简化说明和讨论，并且为了不会使本技术实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(ic)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本技术实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本技术实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本技术的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本技术实施例。因此，这些描述应被认为是说明性的而不是限制性的。
[0142]
尽管已经结合了本技术的具体实施例对本技术进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态ram(dram))可以使用所讨论的实施例。
[0143]
本技术实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本技术实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种基于bch码的译码方法，其特征在于，包括：对接收序列进行置换变换，得到第一序列；其中，所述接收序列表征经过信道后的bch码序列；对所述第一序列中预设个数的目标比特进行硬判决得到硬判决序列；其中，所述目标比特是根据计算得到的可靠性而确定的；根据所述第一序列和所述硬判决序列，确定第一错误图样；按照所述第一错误图样对所述硬判决序列进行比特翻转，得到第二序列；根据所述第二序列进行约束条件的判断，响应于确定满足所述约束条件，根据所述第二序列得到译码结果。2.根据权利要求1所述的方法，其特征在于，所述根据所述第一序列和所述硬判决序列，确定第一错误图样，包括：将所述第一序列中预设个数的目标比特组成备选的第一序列；对于预先构建的错误图样集合的每一个错误图样，按照所述错误图样对所述硬判决序列进行比特翻转，得到备选的第二序列，并计算所述备选的第一序列与所述备选的第二序列的欧氏距离；将所述错误图样集合的所有错误图样的所述欧氏距离中最小值对应的错误图样确定为第一错误图样。3.根据权利要求1所述的方法，其特征在于，还包括通过以下方法根据计算得到的可靠性而确定目标比特：对于所述第一序列中的全部比特，计算对应的可靠性；根据所述可靠性，选取第一序列中预设个数的比特确定为目标比特。4.根据权利要求1所述的方法，其特征在于，所述对接收序列进行置换变换，得到第一序列，包括：通过第一置换函数对接收序列进行变换，得到初始序列；通过第二置换函数对所述初始序列进行变换，得到第一序列；所述方法还包括：通过所述第一置换函数对生成矩阵进行置换变换，得到第一矩阵；通过所述第二置换函数对所述第一矩阵进行置换变换，得到第二矩阵；通过初等行变换对所述第二矩阵进行高斯消元，得到目标矩阵；其中，所述第一置换函数表征按照可靠性降序排列；所述第二置换函数表征将预设个数的独立不相关的列作为前预设个数的列，剩余的列按照从左到右的顺序依次排列。5.根据权利要求4所述的方法，其特征在于，所述根据所述第二序列进行约束条件的判断，响应于确定满足所述约束条件，根据所述第二序列得到译码结果，包括：根据所述目标矩阵对所述第二序列进行重新编码，得到目标序列；根据所述第一错误图样计算第一概率，响应于确定所述第一概率大于或等于预先设定的第一阈值，对所述目标序列进行调制得到第三序列；响应于确定计算得到的所述第一序列与所述第三序列的欧氏距离小于最小欧氏距离，计算第二概率；响应于确定所述第二概率大于或等于预先设定的第二阈值，对所述目标序列进行逆置换变换得到译码结果。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括：根据所述第二序列进行约束条件的判断，响应于确定不满足所述约束条件，并且对于错误图样的当前确定次数小于预设次数阈值，根据所述第一序列和所述硬判决序列，确定第二错误图样。7.一种基于bch码的译码装置，其特征在于，包括：变换模块，被配置为：对接收序列进行置换变换，得到第一序列；其中，所述接收序列表征经过信道后的bch码序列；硬判决模块，被配置为：对所述第一序列中预设个数的目标比特进行硬判决得到硬判决序列；其中，所述目标比特是根据计算得到的可靠性而确定的；确定模块，被配置为：根据所述第一序列和所述硬判决序列，确定第一错误图样；翻转模块，被配置为：按照所述第一错误图样对所述硬判决序列进行比特翻转，得到第二序列；判断模块，被配置为：根据所述第二序列进行约束条件的判断，响应于确定满足所述约束条件，根据所述第二序列得到译码结果。8.一种电子设备，包括存储器、处理器及存储在所述存储器上并可由所述处理器执行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1-6中任一项所述的方法。9.一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，其特征在于，所述计算机指令用于使计算机执行如权利要求1-6中任一项所述的方法。10.一种计算机程序产品，包括计算机程序指令，当所述计算机程序指令在计算机上运行时，使得计算机执行如权利要求1-6中任一项所述的方法。

技术总结
本申请提供一种基于BCH码的译码方法及相关设备。所述方法包括：对接收序列进行置换变换，得到第一序列；其中，所述接收序列表征经过信道后的BCH码序列；对所述第一序列中预设个数的目标比特进行硬判决得到硬判决序列；其中，所述目标比特是根据计算得到的可靠性而确定的；根据所述第一序列和所述硬判决序列，确定第一错误图样；按照所述第一错误图样对所述硬判决序列进行比特翻转，得到第二序列；根据所述第二序列进行约束条件的判断，响应于确定满足所述约束条件，根据所述第二序列得到译码结果。本申请的方案，可以针对BCH码更准确地找到正确的译码结果，提升了译码的性能，并且可以有效降低译码的复杂度。以有效降低译码的复杂度。以有效降低译码的复杂度。


技术研发人员：牛凯 韩雨欣 李炫钰
受保护的技术使用者：北京邮电大学
技术研发日：2023.03.27
技术公布日：2023/8/1