GaN基LED外延片及其生长工艺、LED的制作方法

gan基led外延片及其生长工艺、led
技术领域
1.本发明涉及半导体技术领域，尤其涉及一种gan基led外延片及其生长工艺、led。


背景技术：

2.目前，在氮化镓基led的外延片中，多量子阱层多由周期性层叠的ingan势阱层和gan势垒层组成。由于现有的外延片中电子迁移率高，空穴迁移率低，且空穴本身激活困难，导致靠近n型层的多量子阱区域空穴浓度过低，其次，较高的电子迁移率容易导致电子溢流，且载流子在多量子阱层的扩展能力差，此外，为避免in组分的扩散，ingan势阱层需要采用较低的生长温度，然而这也导致晶格质量差，并逐渐层叠，缺陷累积，形成非辐射复合中心，且多量子阱层中存在压电极化现象，导致电子空穴在空间上发生分离，上述问题导致目前的氮化镓基led发光效率低，抗静电能力差，影响器件性能。


技术实现要素：

3.本发明的目的在于针对已有的技术现状，提供一种gan基led外延片及其生长工艺、led，本发明的外延片通过插入层中空穴补偿层、石墨烯层及电子限制层各层之间的相互配合，有效缓解有源区靠近n型半导体层的区域空穴浓度不足的问题，为有源区提供充足的空穴，增加了载流子在有源区中的扩展能力，并延缓电子迁移率，减少电子溢流，进而提高电子和空穴的辐射复合发光效率，同时减少极化效应，抑制缺陷的累积，提升有源区整体的晶体质量，进而提升发光二极管的发光效率和抗静电能力。
4.为达到上述目的，本发明采用如下技术方案：一方面，本发明提供一种gan基led外延片，包括衬底及设于衬底上的外延层，所述外延层包括沿外延方向依次设置的n型半导体层、第一多量子阱层、插入层、第二多量子阱层、电子阻挡层及p型半导体层，所述插入层包括沿外延方向依次设置的空穴补偿层、石墨烯层及电子限制层，所述空穴补偿层为掺杂mg的p型in
x
ga
1-x
n层，所述电子限制层为掺杂si的n型alyga
1-y
n层。
5.在一些实施例中，所述p型in
x
ga
1-x
n层中，0.1≥x≥0.01，mg的掺杂浓度为1
×
10
15
cm-3
~1
×
10
17
cm-3
。
6.在一些实施例中，所述n型alyga
1-y
n层中，0.5≥y≥0.1，si的掺杂浓度为1
×
10
15
cm-3
~1
×
10
17
cm-3
。
7.在一些实施例中，所述p型in
x
ga
1-x
n层及所述n型alyga
1-y
n层均为通过mocvd工艺制得，所述石墨烯层为通过pvd工艺制得。
8.在一些实施例中，所述p型in
x
ga
1-x
n层的生长温度为800℃~900℃，所述n型alyga
1-y
n层的生长温度为800℃~900℃，所述石墨烯层的生长温度为950℃~1050℃。
9.在一些实施例中，所述第一多量子阱层及第二多量子阱层均包括周期性交替堆叠的势阱层及势垒层，所述第一多量子阱层的周期数为2个~8个，所述第二多量子阱层的周期数为1个。
10.在一些实施例中，所述势阱层为ingan量子阱层，所述势阱层的生长温度为700℃~800℃，所述势垒层为gan量子垒层，所述势垒层的生长温度为800℃~900℃，单个所述势阱层的厚度为2nm~7nm，单个所述势垒层的厚度为6nm~15nm。
11.另一方面，本发明还提供一种gan基led外延片的生长工艺，包括：提供衬底；在衬底上沉积外延层；所述外延层包括沿外延方向依次设置的n型半导体层、第一多量子阱层、插入层、第二多量子阱层、电子阻挡层及p型半导体层，所述插入层包括沿外延方向依次设置的空穴补偿层、石墨烯层及电子限制层，所述空穴补偿层为掺杂mg的p型in
x
ga
1-x
n层，所述电子限制层为掺杂si的n型alyga
1-y
n层。
12.在一些实施例中，所述石墨烯层为通过pvd工艺制得，其中，所述石墨烯层的生长基体为电子束沉积的ni膜，碳源为ch4，生长温度为950℃~1050℃，载气为h2和ar的混合气，随后将所述石墨烯层转移至所述空穴补偿层上。
13.再者，本发明还提供一种led，包括上述的gan基led外延片。
14.本发明的有益效果在于：本发明中，有源区由第一多量子阱层、插入层及第二多量子阱层层叠而成，在发光层中加入插入层，其中，插入层由空穴补偿层、石墨烯层及电子限制层共同构成，通过插入层中空穴补偿层、石墨烯层及电子限制层各层之间的相互配合，有效缓解有源区靠近n型半导体层的区域空穴浓度不足的问题，为有源区提供充足的空穴，增加了载流子在有源区中的扩展能力，并延缓电子迁移率，减少电子溢流，进而提高电子和空穴的辐射复合发光效率，同时减少极化效应，抑制缺陷的累积，提升有源区整体的晶体质量，进而提升发光二极管的发光效率和抗静电能力。
附图说明
15.图1为本发明的gan基led外延片的结构示意图。
16.图2为本发明的gan基led外延片的生长工艺的流程图。
17.图3为本发明的插入层的生长工艺的流程图。
具体实施方式
18.为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
19.请参阅图1所示，本发明公开一种gan基led外延片，包括衬底1及设于衬底1上的外延层，外延层包括沿外延方向依次设置的n型半导体层4、第一多量子阱层5、插入层6、第二多量子阱层7、电子阻挡层8及p型半导体层9，插入层6包括沿外延方向依次设置的空穴补偿层61、石墨烯层62及电子限制层63，空穴补偿层61为掺杂mg的p型in
x
ga
1-x
n层，电子限制层63为掺杂si的n型alyga
1-y
n层。
20.本发明中，有源区由第一多量子阱层5、插入层6及第二多量子阱层7层叠而成，在发光层中加入插入层6，其中，插入层6由空穴补偿层61、石墨烯层62及电子限制层63共同构成，通过插入层6中空穴补偿层61、石墨烯层62及电子限制层63各层之间的相互配合，有效
缓解有源区靠近n型半导体层4的区域空穴浓度不足的问题，为有源区提供充足的空穴，增加了载流子在有源区中的扩展能力，并延缓电子迁移率，减少电子溢流，进而提高电子和空穴的辐射复合发光效率，同时减少极化效应，抑制缺陷的累积，提升有源区整体的晶体质量，进而提升发光二极管的发光效率和抗静电能力，具体的：首先，在插入层6靠近第一多量子阱层5的一侧，采用掺杂mg的p型in
x
ga
1-x
n层作为空穴补偿层61，为第一多量子阱层5提供充足的空穴，以避免因第一多量子阱层5靠近n型半导体而导致空穴严重不足，并且空穴补偿层61采用ingan材料，in原子可以作为催化剂减少mg-h的络合物的生成，增加mg的激活，进而增加注入第一多量子阱层5的空穴浓度，同时，对于采用ingan量子阱层作为势阱层的第一多量子阱层5而言，空穴补偿层61采用ingan材料，能够增加空穴补偿层61与第一多量子阱层5的晶格匹配，提高晶格质量。
21.其次，本发明在空穴补偿层61之上设置石墨烯层62，一方面，石墨烯可以根据范德瓦尔斯力，与空穴补偿层61及电子限制层63结合，进而能够增加有源区整体的晶格质量，同时能够避免持续低温生长所带来的缺陷的向上累积延伸，另一方面，石墨烯层62作为缓冲层，缓解了有源区的压电极化现象，增加了有源区中电子和空穴波函数的重叠区域，提高电子和空穴的辐射复合发光效率，同时，大大增加了载流子的迁移率，达到类似空穴加速器的效果，增加了第一多量子阱层5能够的空穴，缓解了靠近n型层的量子阱空穴不足的问题，有效提升进发光效率。
22.此外，本发明在石墨烯层62之上设置n型alyga
1-y
n层，利用algan材料的高势垒的特性，形成电子屏障，减慢电子迁移率，并且掺杂si，形成n型掺杂，能够提供电子并增加电子的扩展能力，从而使得进入第二多量子阱层7的电子可以充分和空穴复合，抑制电子在还没来得及与空穴复合就从势阱层“逃逸”的现象，有效减少电子溢流，提高电子和空穴的辐射复合发光效率，提升抗静电能力。
23.其中，p型in
x
ga
1-x
n层中，0.1≥x≥0.01，示例性的，x为0.01、0.03、0.06、0.08或0.1，但不限于此，x的取值过小时，晶格匹配度不足，难以提升对mg的激活，x的取值过大时，容易导致晶格质量变差；mg的掺杂浓度为1
×
10
15
cm-3
~1
×
10
17
cm-3
，示例性的，mg的掺杂浓度为1
×
10
15
cm-3
、5
×
10
15
cm-3
、1
×
10
16
cm-3
、5
×
10
16
cm-3
或1
×
10
17
cm-3
，但不限于此，mg的掺杂浓度太高容易造成晶格质量变差，mg的掺杂浓度太低则不能有效增加空穴。
24.其中，n型alyga
1-y
n层中，0.5≥y≥0.1，示例性的，y为0.1、0.2、0.3、0.4或0.5，但不限于此，y的取值过小时，n型alyga
1-y
n层整体势垒较低，不利于减缓电子的迁移，y的取值过大时，al的粘滞效应明显，容易导致三维生长，继而降低晶格质量，同时会使得n型alyga
1-y
n层整体势垒过高，彻底阻挡电子；si的掺杂浓度为1
×
10
15
cm-3
~1
×
10
17
cm-3
，示例性的，si的掺杂浓度为1
×
10
15
cm-3
、5
×
10
15
cm-3
、1
×
10
16
cm-3
或1
×
10
17
cm-3
，但不限于此，si的掺杂浓度过高会引入较多的杂质，晶体晶格质量变差，si的掺杂浓度过低，不利于增加电子的扩展能力。
25.在一种具体实施方式中，p型in
x
ga
1-x
n层、n型alyga
1-y
n层及石墨烯层62均为通过mocvd工艺制得。
26.在另一种具体实施方式中，p型in
x
ga
1-x
n层及n型alyga
1-y
n层均为通过mocvd工艺制得，石墨烯层62为通过pvd工艺制得，石墨烯层62采用pvd工艺，利于形成平整、致密的高质量石墨烯材料层，提升其缓冲作用。
27.其中，p型in
x
ga
1-x
n层的生长温度为800℃~900℃，n型alyga
1-y
n层的生长温度为800℃~900℃，石墨烯层62的生长温度为950℃~1050℃，示例性的，p型in
x
ga
1-x
n层的生长温度为800℃、840℃、860℃、870℃或900℃，但不限于此，温度过高时，会影响in组分的脱附，温度过低时，缺陷密度增加，晶格质量变差；示例性的，n型alyga
1-y
n层的生长温度的生长温度为800℃、840℃、860℃、870℃或900℃，但不限于此，温度过低时，缺陷密度增加，晶格质量变差。
28.其中，第一多量子阱层5及第二多量子阱层7均包括周期性交替堆叠的势阱层及势垒层，第一多量子阱层5的周期数为2个~8个，第二多量子阱层7的周期数为1个，第二多量子阱层7的周期数过大会降低插入层6的效果。
29.其中，势阱层为ingan量子阱层，势阱层的生长温度为700℃~800℃，势垒层为gan量子垒层，势垒层的生长温度为800℃~900℃，单个势阱层的厚度为2nm~7nm，单个势垒层的厚度为6nm~15nm。
30.本发明还公开一种gan基led外延片的生长工艺，包括：s10.提供衬底1，衬底1可为蓝宝石衬底、si衬底、sic衬底等；s20.在衬底1上沉积外延层；外延层包括沿外延方向依次设置的n型半导体层4、第一多量子阱层5、插入层6、第二多量子阱层7、电子阻挡层8及p型半导体层9，插入层6包括沿外延方向依次设置的空穴补偿层61、石墨烯层62及电子限制层63，空穴补偿层61为掺杂mg的p型in
x
ga
1-x
n层，电子限制层63为掺杂si的n型alyga
1-y
n层。
31.本发明中，有源区由第一多量子阱层5、插入层6及第二多量子阱层7层叠而成，在发光层中加入插入层6，其中，插入层6由空穴补偿层61、石墨烯层62及电子限制层63共同构成，通过插入层6中空穴补偿层61、石墨烯层62及电子限制层63各层之间的相互配合，有效缓解有源区靠近n型半导体层4的区域空穴浓度不足的问题，为有源区提供充足的空穴，增加了载流子在有源区中的扩展能力，并延缓电子迁移率，减少电子溢流，进而提高电子和空穴的辐射复合发光效率，同时减少极化效应，抑制缺陷的累积，提升有源区整体的晶体质量，进而提升发光二极管的发光效率和抗静电能力。
32.参见图1所示，其中，衬底1与n型半导体层4之间还设有沿外延方向依次设置的形核层2及本征gan层3。
33.具体的，参见图2所示，步骤s20的生长步骤如下：s21.在衬底1上生长形核层2：形核层2可为aln材料层或algan材料层，本层主要用于提供晶种，缓解衬底1与外延层的晶格视频，提升晶格质量。
34.反应室的温度控制在500℃～700℃，生长压力为200torr～400torr，通入nh3作为n源，n2和h2作为载气，通入tmga作为ga源（形核层2为algan材料层时），通入tmal作为al源，生长厚度为20nm~100nm。
35.s22.在形核层2上生长本征gan层3：反应室的温度控制在1100℃～1150℃，生长压力为100torr～500torr，通入tmga作为ga源，通入nh3作为n源，n2和h2作为载气，生长厚度为300nm~800nm。
36.s23.在本征gan层3上生长n型半导体层4：
反应室的温度控制在1100℃～1150℃，生长压力为100torr～500torr，通入tmga作为ga源，通入nh3作为n源，n2和h2作为载气，通入sih4作为n型掺杂剂，生长厚度为1μm~3μm，si的掺杂浓度为5
×
10
18
cm-3
~1
×
10
19
cm-3
。
37.s24.在n型半导体层4上生长第一多量子阱层5：第一多量子阱层5为发光二极管发光的核心结构。
38.第一多量子阱层5包括周期性交替堆叠的势阱层及势垒层，第一多量子阱层5的周期数为2个~8个，生长压力为100torr～500torr。
39.其中，势阱层为ingan量子阱层，势阱层的生长温度为700℃~800℃，n2作为载气，nh3作为n源，tmga作为ga源，tmin作为in源，单个势阱层的厚度为2nm~7nm。
40.势垒层为gan量子垒层，势垒层的生长温度为800℃~900℃，n2作为载气，nh3作为n源，tmga作为ga源，单个势垒层的厚度为6nm~15nm。
41.s25.参见图2及图3所示，在第一多量子阱层5上生长插入层6：s251.在第一多量子阱层5上生长空穴补偿层61：空穴补偿层61为掺杂mg的p型in
x
ga
1-x
n层，p型in
x
ga
1-x
n层中，0.1≥x≥0.01，反应室的温度控制在800℃～900℃，生长压力为100torr～300torr，nh3作为n源，n2和h2作为载气，tmga作为ga源，tmin作为in源，cp2mg作为p型掺杂剂，mg的掺杂浓度为1
×
10
15
cm-3
~1
×
10
17
cm-3
，厚度为3nm~20nm。
42.s252.在空穴补偿层61上生长石墨烯层62：石墨烯层62为通过pvd工艺制得，其中，石墨烯层62先在另一生长基体上溅射成型，石墨烯层62的生长基体为电子束沉积的300nmni膜，碳源为ch4，生长温度为950℃~1050℃，载气为h2和ar的混合气，厚度为3nm~20nm，随后将溅射后的石墨烯层62转移至所述空穴补偿层61上。
43.s253.在石墨烯层62上生长电子限制层63：电子限制层63为掺杂si的n型alyga
1-y
n层，n型alyga
1-y
n层中，0.5≥y≥0.1，反应室的温度控制在800℃～900℃，生长压力为100torr～300torr，n2和h2作为载气，nh3作为n源，tmga作为ga源，tmal作为al源，sih4作为n型掺杂剂，厚度为3nm~20nm，si的掺杂浓度为1
×
10
15
cm-3
~1
×
10
17
cm-3
。
44.s26.在插入层6上生长第二多量子阱层7：第二多量子阱层7的生长调节与第一多量子阱层5的生长条件一致，但周期数为1个。
45.s27.在第二多量子阱层7上生长电子阻挡层8：电子阻挡层8为algan/ingan层，周期数为3个~15个，厚度为30nm~200nm，反应室的温度控制在900℃～1000℃，生长压力为100torr～500torr，tmga作为ga源，nh3作为n源，tmin作为in源，tmal作为al源，n2和h2作为载气。
46.s28.在电子阻挡层8上生长p型半导体层9：p型半导体层9为p型gan层，反应室的温度控制在800℃～1000℃，生长压力为100torr～300torr，nh3作为n源，tmga作为ga源，cp2mg作为p型掺杂剂，mg的掺杂浓度为5
×
10
17
cm-3
~1
×
10
20
cm-3
，厚度为5nm~60nm。
47.再者，本发明还公开一种led，包括上述的gan基led外延片。
48.下面结合实施例对本发明作进一步说明：实施例1本实施例提供一种gan基led外延片，包括衬底及设于衬底上的外延层，外延层包括沿外延方向依次设置的algan形核层、本征gan层、n型半导体层、第一多量子阱层、插入层、第二多量子阱层、电子阻挡层及p型半导体层，插入层包括沿外延方向依次设置的空穴补偿层、石墨烯层及电子限制层，空穴补偿层为掺杂mg的p型in
x
ga
1-x
n层，电子限制层为掺杂si的n型alyga
1-y
n层。
49.其中，p型in
x
ga
1-x
n层中，x为0.05，mg的掺杂浓度为1
×
10
17
cm-3
。
50.其中，n型alyga
1-y
n层中，y为0.3，si的掺杂浓度为1
×
10
16
cm-3
。
51.其中，p型in
x
ga
1-x
n层及n型alyga
1-y
n层均为通过mocvd工艺制得，石墨烯层为通过pvd工艺制得。
52.其中，p型in
x
ga
1-x
n层的生长温度为800℃，n型alyga
1-y
n层的生长温度为900℃，石墨烯层的生长温度为1000℃。
53.其中，p型in
x
ga
1-x
n层的厚度为5nm，n型alyga
1-y
n层的厚度为5nm，石墨烯层的厚度为10nm。
54.其中，第一多量子阱层及第二多量子阱层均包括周期性交替堆叠的势阱层及势垒层，第一多量子阱层的周期数为5个，第二多量子阱层的周期数为1个。
55.其中，势阱层为ingan量子阱层，势阱层的生长温度为800℃，势垒层为gan量子垒层，势垒层的生长温度为850℃，单个势阱层的厚度为3nm，单个势垒层的厚度为10nm。
56.上述gan基led外延片的生长工艺，包括：s10.提供衬底；s20.在衬底上沉积外延层；外延层包括沿外延方向依次设置的algan形核层、本征gan层、n型半导体层、第一多量子阱层、插入层、第二多量子阱层、电子阻挡层及p型半导体层，插入层包括沿外延方向依次设置的空穴补偿层、石墨烯层及电子限制层，空穴补偿层为掺杂mg的p型in
x
ga
1-x
n层，电子限制层为掺杂si的n型alyga
1-y
n层。
57.其中，石墨烯层为通过pvd工艺制得，其中，石墨烯层的生长基体为电子束沉积的ni膜，碳源为ch4，生长温度为1000℃，载气为h2和ar的混合气，随后将石墨烯层转移至空穴补偿层上。
58.本实施例还提供一种led，包括上述的gan基led外延片。
59.实施例2本实施例提供一种gan基led外延片，包括衬底及设于衬底上的外延层，外延层包括沿外延方向依次设置的algan形核层、本征gan层、n型半导体层、第一多量子阱层、插入层、第二多量子阱层、电子阻挡层及p型半导体层，插入层包括沿外延方向依次设置的空穴补偿层、石墨烯层及电子限制层，空穴补偿层为掺杂mg的p型in
x
ga
1-x
n层，电子限制层为掺杂si的n型alyga
1-y
n层。
60.其中，p型in
x
ga
1-x
n层中，x为0.01，mg的掺杂浓度为1
×
10
17
cm-3
。
61.其中，n型alyga
1-y
n层中，y为0.1，si的掺杂浓度为1
×
10
16
cm-3
。
62.其中，p型in
x
ga
1-x
n层及n型alyga
1-y
n层均为通过mocvd工艺制得，石墨烯层为通过
pvd工艺制得。
63.其中，p型in
x
ga
1-x
n层的生长温度为800℃，n型alyga
1-y
n层的生长温度为900℃，石墨烯层的生长温度为1000℃。
64.其中，p型in
x
ga
1-x
n层的厚度为5nm，n型alyga
1-y
n层的厚度为5nm，石墨烯层的厚度为10nm。
65.其中，第一多量子阱层及第二多量子阱层均包括周期性交替堆叠的势阱层及势垒层，第一多量子阱层的周期数为5个，第二多量子阱层的周期数为1个。
66.其中，势阱层为ingan量子阱层，势阱层的生长温度为800℃，势垒层为gan量子垒层，势垒层的生长温度为850℃，单个势阱层的厚度为3nm，单个势垒层的厚度为10nm。
67.上述gan基led外延片的生长工艺，包括：s10.提供衬底；s20.在衬底上沉积外延层；外延层包括沿外延方向依次设置的algan形核层、本征gan层、n型半导体层、第一多量子阱层、插入层、第二多量子阱层、电子阻挡层及p型半导体层，插入层包括沿外延方向依次设置的空穴补偿层、石墨烯层及电子限制层，空穴补偿层为掺杂mg的p型in
x
ga
1-x
n层，电子限制层为掺杂si的n型alyga
1-y
n层。
68.其中，石墨烯层为通过pvd工艺制得，其中，石墨烯层的生长基体为电子束沉积的ni膜，碳源为ch4，生长温度为1000℃，载气为h2和ar的混合气，随后将石墨烯层转移至空穴补偿层上。
69.本实施例还提供一种led，包括上述的gan基led外延片。
70.实施例3本实施例提供一种gan基led外延片，包括衬底及设于衬底上的外延层，外延层包括沿外延方向依次设置的algan形核层、本征gan层、n型半导体层、第一多量子阱层、插入层、第二多量子阱层、电子阻挡层及p型半导体层，插入层包括沿外延方向依次设置的空穴补偿层、石墨烯层及电子限制层，空穴补偿层为掺杂mg的p型in
x
ga
1-x
n层，电子限制层为掺杂si的n型alyga
1-y
n层。
71.其中，p型in
x
ga
1-x
n层中，x为0.05，mg的掺杂浓度为1
×
10
17
cm-3
。
72.其中，n型alyga
1-y
n层中，y为0.3，si的掺杂浓度为1
×
10
16
cm-3
。
73.其中，p型in
x
ga
1-x
n层、n型alyga
1-y
n层及石墨烯层均为通过mocvd工艺制得。
74.其中，p型in
x
ga
1-x
n层的生长温度为800℃，n型alyga
1-y
n层的生长温度为900℃，石墨烯层的生长温度为1000℃。
75.其中，p型in
x
ga
1-x
n层的厚度为5nm，n型alyga
1-y
n层的厚度为5nm，石墨烯层的厚度为10nm。
76.其中，第一多量子阱层及第二多量子阱层均包括周期性交替堆叠的势阱层及势垒层，第一多量子阱层的周期数为5个，第二多量子阱层的周期数为1个。
77.其中，势阱层为ingan量子阱层，势阱层的生长温度为800℃，势垒层为gan量子垒层，势垒层的生长温度为850℃，单个势阱层的厚度为3nm，单个势垒层的厚度为10nm。
78.上述gan基led外延片的生长工艺，包括：s10.提供衬底；
s20.在衬底上沉积外延层；外延层包括沿外延方向依次设置的algan形核层、本征gan层、n型半导体层、第一多量子阱层、插入层、第二多量子阱层、电子阻挡层及p型半导体层，插入层包括沿外延方向依次设置的空穴补偿层、石墨烯层及电子限制层，空穴补偿层为掺杂mg的p型in
x
ga
1-x
n层，电子限制层为掺杂si的n型alyga
1-y
n层。
79.本实施例还提供一种led，包括上述的gan基led外延片。
80.对比例1本对比例与实施例1的不同之处在于，本对比例的gan基led外延片不包括插入层，生长工艺相应省略插入层的生长步骤。
81.对比例2本对比例与实施例1的不同之处在于，本对比例的gan基led外延片不包括空穴补偿层，生长工艺相应省略空穴补偿层的生长步骤。
82.对比例3本对比例与实施例1的不同之处在于，本对比例的gan基led外延片不包括石墨烯层，生长工艺相应省略石墨烯层的生长步骤。
83.对比例4本对比例与实施例1的不同之处在于，本对比例的gan基led外延片不包括电子限制层，生长工艺相应省略电子限制层的生长步骤。
84.光电性能测试：测试方法：取实施例1~实施例3及对比例1~对比例4制得的外延片，做成10*24mil的芯片，随后进行光电性能测试。
85.测试结果如下：测试结果表明，本发明的实施例1~实施例3相比于对比例1~对比例4，在发光效率及抗静电能力上显著提升。
86.以上所述仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专利的技术人员在不脱离本发明技术方案范围内，当可利用上述提示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对
以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明方案的范围内。

技术特征：
1.一种gan基led外延片，包括衬底及设于衬底上的外延层，其特征在于，所述外延层包括沿外延方向依次设置的n型半导体层、第一多量子阱层、插入层、第二多量子阱层、电子阻挡层及p型半导体层，所述插入层包括沿外延方向依次设置的空穴补偿层、石墨烯层及电子限制层，所述空穴补偿层为掺杂mg的p型in
x
ga
1-x
n层，所述电子限制层为掺杂si的n型al
y
ga
1-y
n层。2.根据权利要求1所述的gan基led外延片，其特征在于，所述p型in
x
ga
1-x
n层中，0.1≥x≥0.01，mg的掺杂浓度为1
×
10
15
cm-3
~1
×
10
17
cm-3
。3.根据权利要求1所述的gan基led外延片，其特征在于，所述n型al
y
ga
1-y
n层中，0.5≥y≥0.1，si的掺杂浓度为1
×
10
15
cm-3
~1
×
10
17
cm-3
。4.根据权利要求1所述的gan基led外延片，其特征在于，所述p型in
x
ga
1-x
n层及所述n型al
y
ga
1-y
n层均为通过mocvd工艺制得，所述石墨烯层为通过pvd工艺制得。5.根据权利要求1所述的gan基led外延片，其特征在于，所述p型in
x
ga
1-x
n层的生长温度为800℃~900℃，所述n型al
y
ga
1-y
n层的生长温度为800℃~900℃，所述石墨烯层的生长温度为950℃~1050℃。6.根据权利要求1所述的gan基led外延片，其特征在于，所述第一多量子阱层及第二多量子阱层均包括周期性交替堆叠的势阱层及势垒层，所述第一多量子阱层的周期数为2个~8个，所述第二多量子阱层的周期数为1个。7.根据权利要求6所述的gan基led外延片，其特征在于，所述势阱层为ingan量子阱层，所述势阱层的生长温度为700℃~800℃，所述势垒层为gan量子垒层，所述势垒层的生长温度为800℃~900℃，单个所述势阱层的厚度为2nm~7nm，单个所述势垒层的厚度为6nm~15nm。8.一种gan基led外延片的生长工艺，其特征在于，包括：提供衬底；在衬底上沉积外延层；所述外延层包括沿外延方向依次设置的n型半导体层、第一多量子阱层、插入层、第二多量子阱层、电子阻挡层及p型半导体层，所述插入层包括沿外延方向依次设置的空穴补偿层、石墨烯层及电子限制层，所述空穴补偿层为掺杂mg的p型in
x
ga
1-x
n层，所述电子限制层为掺杂si的n型al
y
ga
1-y
n层。9.根据权利要求8所述的gan基led外延片的生长工艺，其特征在于，所述石墨烯层为通过pvd工艺制得，其中，所述石墨烯层的生长基体为电子束沉积的ni膜，碳源为ch4，生长温度为950℃~1050℃，载气为h2和ar的混合气，随后将所述石墨烯层转移至所述空穴补偿层上。10.一种led，其特征在于，包括根据权利要求1至7任意一项所述的gan基led外延片。

技术总结
本发明涉及半导体技术领域，具体公开一种GaN基LED外延片及其生长工艺、LED，外延片包括衬底及设于衬底上的外延层，外延层包括沿外延方向依次设置的N型半导体层、第一多量子阱层、插入层、第二多量子阱层、电子阻挡层及P型半导体层，插入层包括沿外延方向依次设置的空穴补偿层、石墨烯层及电子限制层，空穴补偿层为掺杂Mg的P型In


技术研发人员：张彩霞 印从飞 刘春杨 胡加辉 金从龙
受保护的技术使用者：江西兆驰半导体有限公司
技术研发日：2023.06.27
技术公布日：2023/8/1