一种多路CPU控制系统、方法、存储介质及设备与流程

一种多路cpu控制系统、方法、存储介质及设备
技术领域
1.本发明涉及计算机技术领域，尤其涉及一种多路cpu控制系统、方法、存储介质及设备。


背景技术：

2.处理器是计算机/服务器的核心。面对复杂应用环境，计算机/服务器需要高计算性能、高并发处理能力，多路cpu(central process unit，中央处理器)高速互联是有效解决计算机/服务器高并发需求的有效方案，通过增加缓存容量与内存容量来提升服务器性能密度，从而提高整机的多线程访存能力、多线程综合处理能力和web(world wide web，全球广域网，也称万维网)并发能力。
3.通常，计算机/服务器都处于多路cpu高速互联工作模式，设备处于高性能、高并发处理能力的状态。面对高性能高处理能力需求的应用场景，多路处理器高速互联模式的计算机/服务器能够有效面对并解决问题。但是，当面对性能要求不高或者对功耗要求非常严格的应用场景，如车载式机动应用场景等，多路cpu高速互联的工作模式会存在很多弊端，如功耗高问题、散热问题等。


技术实现要素：

4.有鉴于此，本发明的目的在于提出一种多路cpu控制系统、方法、存储介质及设备，用以解决目前的多路cpu高速互联工作模式在面对性能要求不高或者对功耗要求非常严格的应用场景时，会导致功耗高、散热差、资源浪费的问题。
5.基于上述目的，本发明提供了一种多路cpu控制系统，包括：
6.多路cpu互联模块，包括相互关联的主cpu和多个从cpu，主cpu通过选通开关分别与对应的第一bios和第二bios连接，每个从cpu与对应的第一bios连接；以及
7.bmc，配置用于基于应用场景进行工作模式切换，工作模式包括多路cpu互联模式和单路cpu模式；
8.bmc进一步配置用于基于多路cpu互联模式通过选通开关选择主cpu对应的第一bios进行引导启动，并控制每个从cpu对应的第一bios进行引导启动；
9.bmc进一步还配置用于基于单路cpu模式通过选通开关选择主cpu对应的第二bios进行引导启动。
10.在一些实施例中，系统还包括：
11.cpld，配置用于基于工作模式控制各cpu电源的通断。
12.在一些实施例中，bmc通过多个spi接口分别与选通开关和每个从cpu对应的第一bios连接。
13.在一些实施例中，bmc还配置用于通过多个spi接口控制主cpu对应的第一bios和第二bios、以及每个从cpu对应的第一bios进行固件升级。
14.在一些实施例中，系统还包括：
15.网络接口，连接于bmc，并配置用于在线接收bios固件升级包，并将bios固件升级包传输至bmc。
16.本发明的另一方面，还提供了一种多路cpu控制方法，包括以下步骤：
17.由bmc基于应用场景进行工作模式切换，工作模式包括多路cpu互联模式和单路cpu模式；
18.响应于工作模式为多路cpu互联模式，由bmc通过选通开关选择多路cpu互联模块中主cpu对应的第一bios进行引导启动，并分别控制多路cpu互联模块中多个从cpu对应的第一bios进行引导启动；
19.响应于工作模式为单路cpu模式，由bmc通过选通开关选择主cpu对应的第二bios进行引导启动。
20.在一些实施例中，方法还包括：
21.通过cpld基于工作模式控制各cpu电源的通断。
22.在一些实施例中，方法还包括：
23.由bmc通过多个spi接口控制主cpu对应的第一bios和第二bios、以及每个从cpu对应的第一bios进行固件升级。
24.本发明的又一方面，还提供了一种计算机可读存储介质，存储有计算机程序指令，该计算机程序指令被处理器执行时实现上述方法。
25.本发明的再一方面，还提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该计算机程序被处理器执行时执行上述方法。
26.本发明至少具有以下有益技术效果：
27.本发明的多路cpu控制系统，可以实现多路cpu高速互联设计的计算机/服务器应对不同应用环境时的工作模式切换，选择工作在单路cpu模式或者多路cpu互联模式，从而能够节省硬件资源，并解决了多路cpu高速互联设计的计算机/服务器不分应用场景而始终处于多路cpu互联模式下工作导致功耗高、散热差的问题。
附图说明
28.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
29.图1为根据本发明实施例提供的多路cpu控制系统的结构示意图；
30.图2为根据本发明实施例提供的多路cpu控制方法的示意图；
31.图3为根据本发明实施例提供的实现多路cpu控制方法的计算机可读存储介质的示意图；
32.图4为根据本发明实施例提供的执行多路cpu控制方法的计算机设备的硬件结构示意图。
具体实施方式
33.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照
附图，对本发明实施例进一步详细说明。
34.需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称的非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、系统、方法、产品或设备固有的其他步骤或单元。
35.基于上述目的，本发明实施例的第一个方面，提出了一种多路cpu控制系统的实施例，包括：
36.多路cpu互联模块，包括相互关联的主cpu和多个从cpu，主cpu通过选通开关分别与对应的第一bios和第二bios连接，每个从cpu与对应的第一bios连接；以及
37.bmc，配置用于基于应用场景进行工作模式切换，工作模式包括多路cpu互联模式和单路cpu模式；
38.bmc进一步配置用于基于多路cpu互联模式通过选通开关选择主cpu对应的第一bios进行引导启动，并控制每个从cpu对应的第一bios进行引导启动；
39.bmc进一步还配置用于基于单路cpu模式通过选通开关选择主cpu对应的第二bios进行引导启动。
40.本发明实施例的多路cpu控制系统，可以实现多路cpu高速互联设计的计算机/服务器应对不同应用环境时的工作模式切换，选择工作在单路cpu模式或者多路cpu互联模式，从而能够节省硬件资源，并解决了多路cpu高速互联设计的计算机/服务器不分应用场景而始终处于多路cpu互联模式下工作导致功耗高、散热差的问题。
41.在一些实施例中，系统还包括：cpld，配置用于基于工作模式控制各cpu电源的通断。
42.在一些实施例中，bmc通过多个spi接口分别与选通开关和每个从cpu对应的第一bios连接。
43.在一些实施例中，bmc还配置用于通过多个spi接口控制主cpu对应的第一bios和第二bios、以及每个从cpu对应的第一bios进行固件升级。
44.在一些实施例中，系统还包括：网络接口，连接于bmc，并配置用于在线接收bios固件升级包，并将bios固件升级包传输至bmc。
45.图1为根据本发明实施例提供的多路cpu控制系统的结构示意图。如图1所示，本发明实施例的主要部分是由bmc(baseboard management controller，基板管理控制器)和cpld(complex programmable logic device，复杂可编程逻辑器件)完成的智能切换管理控制，实现cpu单路工作或者多路互联工作。bmc通过spi(serial peripheral interface，串行外设接口)接口与每路cpu的bios(basic input output system，基本输入输出系统)连接，并对外提供网络调试接口，实现bios固件在线更新。
46.本发明实施例的多路cpu控制系统能够在多路cpu高速互联设计的计算机/服务器应对不同应用场景时进行工作模式的切换配置，使计算机/服务器可以工作在单路cpu(主cpu)模式，也可以工作在多路cpu互联(主从cpu)模式，并能配置在不同的工作模式下进行在线更新固件。
47.本发明实施例的多路cpu控制系统包括多路cpu互联模块(可选配两路、四路、八路
cpu互联)、bmc切换控制模块、cpld电源控制模块、固件更新模块。
48.多路cpu互联模块，主cpu(cpu0)通过选通开关(switch)可选配不同bios进行引导启动，可支持工作在单路或者多路模式。单路模式下，只有主cpu工作，其他从cpu(cpu1、cpu2、cpu3)不工作，在功耗要求极为严格的条件下，其他从cpu还可以通过cpld控制进行断电处理，达到降低功耗的目的；多路模式下，主从cpu互联工作。
49.bmc切换控制模块负责智能切换管理控制功能，包括用于高性能复杂应用环境，该应用环境需要高计算性能、高并发处理能力，需要多路cpu互联实现；以及用于低性能简单应用环境，该应用环境不需要高性能高处理能力，单路cpu即可满足所有功能性能要求。
50.对于高性能复杂应用环境，计算机/服务器需要高计算性能、高并发处理能力，多路cpu高速互联是有效解决计算机/服务器高并发需求的有效方案。该环境下，多路cpu高速互联，主cpu由bmc控制，选通配置在多路bios下进行引导。从cpu配置在多路bios下进行引导。计算机/服务器配置工作在多路cpu高速互联模式，解决复杂应用环境下所需的高性能、高处理能力需求。
51.对于低性能简单应用环境，功能性能要求不高，单路cpu配置资源就能满足应用环境需求。该环境下，主cpu(cpu0)由bmc控制，选通配置在单路bios下进行引导。从cpu处于待机状态，功耗要求极为严格条件下，cpld会控制从cpu及周边配套电路进行断电处理，以减少功耗。
52.cpld电源控制模块，负责管理控制整个系统的电源部分。在多路模式下，整个系统电源正常工作，但在单路模式下，功耗要求极为严格的应用环境，cpld会控制从cpu及配套电路断电处理，以减少功耗。
53.bmc对外提供网络接口，支持在线更新bios固件功能。通过bmc可以更新bmc固件，更新cpld固件，通过spi接口连接到每路cpu的bios电路，进行在线更新bios固件，以确保该多路cpu控制系统软件能够更新保持最新状态。
54.本发明实施例的第二个方面，还提供了一种多路cpu控制方法。图2示出的是本发明提供的多路cpu控制方法的实施例的示意图。如图2所示，一种多路cpu控制方法包括以下步骤：
55.步骤s10、由bmc基于应用场景进行工作模式切换，工作模式包括多路cpu互联模式和单路cpu模式；
56.步骤s20、响应于工作模式为多路cpu互联模式，由bmc通过选通开关选择多路cpu互联模块中主cpu对应的第一bios进行引导启动，并分别控制多路cpu互联模块中多个从cpu对应的第一bios进行引导启动；
57.步骤s30、响应于工作模式为单路cpu模式，由bmc通过选通开关选择主cpu对应的第二bios进行引导启动。
58.在一些实施例中，方法还包括：通过cpld基于工作模式控制各cpu电源的通断。
59.在一些实施例中，方法还包括：由bmc通过多个spi接口控制主cpu对应的第一bios和第二bios、以及每个从cpu对应的第一bios进行固件升级。
60.本发明实施例的第三个方面，还提供了一种计算机可读存储介质，图3示出了根据本发明实施例提供的实现多路cpu控制方法的计算机可读存储介质的示意图。如图3所示，计算机可读存储介质3存储有计算机程序指令31。该计算机程序指令31被处理器执行时实
现上述任意一项实施例的方法。
61.应当理解，在相互不冲突的情况下，以上针对根据本发明的多路cpu控制方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的多路cpu控制系统和存储介质。
62.本发明实施例的第四个方面，还提供了一种计算机设备，包括如图4所示的存储器402和处理器401，该存储器402中存储有计算机程序，该计算机程序被该处理器401执行时实现上述任意一项实施例的方法。
63.如图4所示，为本发明提供的执行多路cpu控制方法的计算机设备的一个实施例的硬件结构示意图。以如图4所示的计算机设备为例，在该计算机设备中包括一个处理器401以及一个存储器402，并还可以包括：输入装置403和输出装置404。处理器401、存储器402、输入装置403和输出装置404可以通过总线或者其他方式连接，图4中以通过总线连接为例。输入装置403可接收输入的数字或字符信息，以及产生与多路cpu控制系统的用户设置以及功能控制有关的键信号输入。输出装置404可包括显示屏等显示设备。
64.存储器402作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本技术实施例中的多路cpu控制方法对应的程序指令/模块。存储器402可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储多路cpu控制方法的使用所创建的数据等。此外，存储器402可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器402可选包括相对于处理器401远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
65.处理器401通过运行存储在存储器402中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的多路cpu控制方法。
66.最后需要说明的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦写可编程rom(eeprom)或快闪存储器。易失性存储器可以包括随机存取存储器(ram)，该ram可以充当外部高速缓存存储器。
67.本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
68.结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组
合，例如，dsp和微处理器的组合、多个微处理器、一个或多个微处理器结合dsp和/或任何其它这种配置。
69.以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
70.应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
71.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

技术特征：
1.一种多路cpu控制系统，其特征在于，包括：多路cpu互联模块，包括相互关联的主cpu和多个从cpu，所述主cpu通过选通开关分别与对应的第一bios和第二bios连接，每个所述从cpu与对应的第一bios连接；以及bmc，配置用于基于应用场景进行工作模式切换，所述工作模式包括多路cpu互联模式和单路cpu模式；所述bmc进一步配置用于基于所述多路cpu互联模式通过所述选通开关选择所述主cpu对应的第一bios进行引导启动，并控制每个所述从cpu对应的第一bios进行引导启动；所述bmc进一步还配置用于基于所述单路cpu模式通过所述选通开关选择所述主cpu对应的第二bios进行引导启动。2.根据权利要求1所述的系统，其特征在于，还包括：cpld，配置用于基于所述工作模式控制各cpu电源的通断。3.根据权利要求1所述的系统，其特征在于，所述bmc通过多个spi接口分别与所述选通开关和每个所述从cpu对应的第一bios连接。4.根据权利要求3所述的系统，其特征在于，所述bmc还配置用于通过所述多个spi接口控制所述主cpu对应的第一bios和第二bios、以及每个所述从cpu对应的第一bios进行固件升级。5.根据权利要求1所述的系统，其特征在于，还包括：网络接口，连接于所述bmc，并配置用于在线接收bios固件升级包，并将所述bios固件升级包传输至所述bmc。6.一种多路cpu控制方法，其特征在于，包括以下步骤：由bmc基于应用场景进行工作模式切换，所述工作模式包括多路cpu互联模式和单路cpu模式；响应于所述工作模式为所述多路cpu互联模式，由所述bmc通过选通开关选择多路cpu互联模块中主cpu对应的第一bios进行引导启动，并分别控制所述多路cpu互联模块中多个从cpu对应的第一bios进行引导启动；响应于所述工作模式为所述单路cpu模式，由所述bmc通过所述选通开关选择所述主cpu对应的第二bios进行引导启动。7.根据权利要求6所述的方法，其特征在于，还包括：通过cpld基于所述工作模式控制各cpu电源的通断。8.根据权利要求6所述的方法，其特征在于，还包括：由所述bmc通过多个spi接口控制所述主cpu对应的第一bios和第二bios、以及每个所述从cpu对应的第一bios进行固件升级。9.一种计算机可读存储介质，其特征在于，存储有计算机程序指令，所述计算机程序指令被处理器执行时实现如权利要求6-8任意一项所述的方法。10.一种计算机设备，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述计算机程序被所述处理器执行时执行如权利要求6-8任意一项所述的方法。

技术总结
本发明提供了一种多路CPU控制系统、方法、存储介质及设备，系统包括：多路CPU互联模块，包括相互关联的主CPU和多个从CPU，主CPU通过选通开关分别与对应的第一BIOS和第二BIOS连接，每个从CPU与对应的第一BIOS连接；以及BMC，配置用于基于应用场景进行工作模式切换，工作模式包括多路CPU互联模式和单路CPU模式；BMC进一步配置用于基于多路CPU互联模式通过选通开关选择主CPU对应的第一BIOS进行引导启动，并控制每个从CPU对应的第一BIOS进行引导启动；BMC进一步还配置用于基于单路CPU模式通过选通开关选择主CPU对应的第二BIOS进行引导启动。本发明可以实现多路CPU高速互联设计的计算机/服务器选择工作在单路CPU模式或者多路CPU互联模式，从而能够节省硬件资源。从而能够节省硬件资源。从而能够节省硬件资源。


技术研发人员：许永利 陈乃阔 吴之光
受保护的技术使用者：西安超越申泰信息科技有限公司
技术研发日：2023.05.09
技术公布日：2023/8/4