一种应用于伪随机二进制序列的时钟数据对齐方法及装置与流程

1.本发明涉及数字通信技术领域，具体而言，涉及一种应用于伪随机二进制序列(prbs，pseudo-random binary sequence)的时钟数据对齐方法及装置。


背景技术：

2.伪随机二进制序列数据流是指只包含0和1的伪随机序列，不仅具有随机序列的统计特性和高斯噪声的良好自相关特性，还具有某种确定的编码规则，可重复产生和处理，广泛应用在通信领域，例如，在高速数字通信链路的仿真和测试中，用于模拟真实的数据流。其中，prbs生成器(prbs generator)生成prbs数据流，经过包括cdr、driver等传输通路的自检通路(lb path)，传输至prbs校验器(prbs checker)进行比对校验，若校验通过，则可以依据prbs数据流进行仿真或测试。其中，prbs checker为生成prbs数据流的反过程，即将接收到的prbs数据流寄存一拍(并行数据)，对寄存的prbs数据流进行prbs编码，并将编码后的prbs数据流与最新接收到的时钟信号进行比较，如果一致，则表示prbs数据流校验正确。
3.由于传输prbs数据流的lb通路较长，可能会导致prbs数据流的延时超过一时钟信号周期，使得时钟信号和prbs数据流不能有效对齐，从而不能满足prbs chk中d触发器的设置/保持时间。为了对齐时钟信号和prbs数据流，目前，通过对时钟(clk)发生器输出的时钟信号增加相应数量的延迟(buf)，以对时钟信号进行延时，从而实现时钟信号和prbs数据流的对齐。但该方法，设置的延迟是一固定值，而时钟发生器由于传输线长度、芯片温度以及制造工艺的影响，传输延时时间也是不可控的，使得时钟信号和prbs数据流的对齐精度较低，时钟数据对齐难度大。


技术实现要素：

4.有鉴于此，本发明的目的在于提供应用于伪随机二进制序列的时钟数据对齐方法及装置，以提升时钟信号和prbs数据流的对齐精度。
5.第一方面，本发明实施例提供了应用于伪随机二进制序列的时钟数据对齐装置，包括：晶体振荡器、相位插值器、相移控制器以及伪随机二进制序列prbs校验器，其中，
6.晶体振荡器，用于生成具有相同的预设相位差的2m路时钟信号，输出至相位插值器，其中m为大于等于1的整数，相邻时钟信号的预设相位差为360
°
/2m；
7.相位插值器，用于接收时钟信号，并根据相移控制器输出的相移控制信号进行相位偏移，获得偏移时钟信号，输出至prbs校验器；
8.prbs校验器，用于接收prbs数据及偏移时钟信号并对二者相位进行对齐校验，依据校验结果生成表征prbs数据与偏移时钟信号相位是否对齐的标志位信号，并输出至相移控制器；
9.相移控制器，用于接收prbs校验器输出的标志位信号，根据标志位信号，调节或记录当前相位偏移值，并根据相位偏移值输出相移控制信号至相位插值器；
10.调节相位偏移值为将当前相位偏移值增加或减小预先设置的相位偏移步长。
11.结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，相移控制器包括：接收单元、第一控制单元、相移处理单元、第二控制单元、记录单元：
12.接收单元，用于接收标志位信号；
13.第一控制单元，用于根据标志位信号向相移处理单元输出第一控制信号，或向记录单元输出第二控制信号；
14.相移处理单元，用于接收第一控制信号，并在接收到第一控制信号后将当前相位偏移值增加或减小预先设置的相位偏移步长；
15.第二控制单元，用于向prbs校验器输出复位信号，以及依据相位偏移值输出相移控制信号至相位插值器；
16.记录单元，用于接收第二控制信号，并在接收到第二控制信号时记录当前相位偏移值。
17.结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第二种可能的实施方式，其中，相移处理单元包括n位寄存器用以指示当前相位偏移值，并对当前相位偏移值进行运算，其中n＞m，
18.其中固定的m位寄存器用于指示需要进行相位插值的时钟信号信息，
19.其余n-m位寄存器用于指示具体相位偏移数值信息；
20.相位偏移步长为360
°
/2n。
21.结合第一方面的第二种可能的实施方式，本发明实施例提供了第一方面的第三种可能的实施方式，其中，寄存器位数n≥m+5。
22.结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，装置还包括：
23.除法器，用于接收相位插值器输出的偏移时钟信号，依据prbs校验器设置的采样时钟频率调节偏移时钟信号的频率，并输出至prbs校验器。
24.结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，其中，时钟信号包括：预设相位差为90
°
的4路时钟信号或预设相位差为45
°
的8路时钟信号，即m＝2或3。
25.结合第一方面，本发明实施例提供了第一方面的第六种可能的实施方式，其中，相位插值器包括，
[0026]2m
个相同的第一放大管及2m个相同的第一负载电阻，2m个相同的第二放大管及2m个相同的第二负载电阻：每个第一放大管的发射集与第一预设电压连接，集电极与一个第一负载电阻连接，形成2m个第一级第一支路；每个第二放大管的发射集与第二预设电压连接，集电极与一个第二负载电阻连接，形成2m个第一级第二支路；每个第一级第一支路与一个第一级第二支路并联后形成2m个第二级支路，第二级支路包含的第一放大管与第二放大管的基极分别连接相位差为180
°
的两个偏移时钟信号；
[0027]2m
个相同的开关管，接入第二级支路，用于控制第二级支路的通断；每两个第二级支路依次并联后构成2
m-1
个第三级支路，第三级支路中包含的两个第一放大管分别连接相位差为180
°
的两个时钟信号，第三级支路中包含的两个第二放大管分别连接相位差为180
°
的两个偏移时钟信号。2
m-1
个第三级支路依次与2
m-1
组相位差为180
°
的两个偏移时钟信号连
接；
[0028]
1个电流源，用于产生恒定总电流i0，以向第三级支路提供可调节支路电流；
[0029]
相移控制器根据相位偏移值输出相移控制信号以控制开关管的通断以及控制恒定总电流i0分配后进入2
m-1
路第三级支路。
[0030]
结合第一方面的第六种可能的实施方式，本发明实施例提供了第一方面的第七种可能的实施方式，其中，第一放大管与第二放大管相同，第一负载电阻与第二负载电阻相同。
[0031]
第二方面，本发明实施例提供了应用于伪随机二进制序列prbs的时钟数据对齐方法，应用上述的时钟数据对齐装置，对齐方法包括：
[0032]
s1:晶体振荡器生成具有相同的预设相位差为360
°
/2m的2m路时钟信号，并输出至相位插值器；
[0033]
s2:控制器根据预设的第一相位偏移值输出相移控制信号至相位插值器；
[0034]
s3:相位插值器根据相移控制信号对时钟信号进行相位偏移，获得偏移时钟信号并输出至prbs校验器；
[0035]
s4:prbs校验器接收prbs数据及偏移时钟信号并对二者相位进行对齐校验，依据校验结果生成标志位信号，并输出至相移控制器：当prbs数据与偏移时钟信号相位未对齐时输出表征错误的标志位信号，当prbs数据与偏移时钟信号相位对齐时，输出表征正确的标志位信号；
[0036]
s5:相移控制器接收到表征错误的标志位信号时，控制prbs校验器复位，同时将当前相位偏移值增加预先设置的相位偏移步长，并根据调节后的相位偏移值输出相位控制信号至相位插值器，相位插值器根据控制信号对时钟信号进行相位偏移，并将获得的偏移时钟信号输出至prbs校验器进行对齐校验；
[0037]
s6:重复s3～s5过程，直至相移控制器接收到表征正确的标志位信号时，记录当前相位偏移值，即为第一最优相位偏移值。
[0038]
结合第二方面，本发明实施例提供了第二方面的第一种可能的实施方式，其中，方法还包括：
[0039]
s7:当获得第一最优相位偏移值后，控制器重置当前相位偏移值为预设的第二相位偏移值，并根据预设的第二相位偏移值输出相移控制信号至相位插值器；
[0040]
s8:控制器根据预设的第二相位偏移值输出相移控制信号至相位插值器；
[0041]
s9:相位插值器根据相移控制信号对时钟信号进行相位偏移，获得偏移时钟信号并输出至prbs校验器；
[0042]
s10:prbs校验器接收prbs数据及偏移时钟信号并对二者相位进行对齐校验，依据校验结果生成标志位信号，并输出至相移控制器：当prbs数据与偏移时钟信号相位未对齐时输出表征错误的标志位信号，当prbs数据与偏移时钟信号相位对齐时，输出表征正确的标志位信号；
[0043]
s11:相移控制器接收到表征错误的标志位信号时，控制prbs校验器复位，同时将当前相位偏移值减小预先设置的相位偏移步长，并根据调节后的相位偏移值输出相位控制信号至相位插值器，相位插值器根据控制信号对时钟信号进行相位偏移，并将获得的偏移时钟信号输出至prbs校验器进行对齐校验；
[0044]
s12:重复s9～s11过程，直至相移控制器接收到表征正确的标志位信号时，记录当前相位偏移值，即为第二最优相位偏移值；
[0045]
s13:控制器对第一最优相位偏移值及第二最优相位偏移值计算平均数，获得目标相位偏移值；
[0046]
s14:控制器根据目标相位偏移值输出相移控制信号至相位插值器；
[0047]
s15:相位插值器根据相移控制信号对时钟信号进行相位偏移，获得与prbs数据对齐的目标偏移时钟信号。
[0048]
第三方面，本发明实施例提供了计算机设备，包括：处理器、存储器和总线，存储器存储有处理器可执行的机器可读指令，当计算机设备运行时，处理器与存储器之间通过总线通信，机器可读指令被处理器执行时执行上述的应用于伪随机二进制序列的时钟数据对齐方法的步骤。
[0049]
第四方面，本发明实施例提供了计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述的识别应用于伪随机二进制序列的时钟数据对齐方法的步骤。
[0050]
本发明实施例提供的应用于伪随机二进制序列的时钟数据对齐方法及装置，包括：晶体振荡器、相位插值器、相移控制器以及伪随机二进制序列prbs校验器，其中，晶体振荡器，用于生成具有预设相位差的2m路时钟信号，输出至相位插值器，其中m为大于等于1的整数，相邻时钟信号的预设相位差为360
°
/2m；相位插值器，用于接收时钟信号，并根据相移控制器输出的相移控制信号进行相位偏移，获得偏移时钟信号，输出至prbs校验器；prbs校验器，用于接收prbs数据及偏移时钟信号并对二者相位进行对齐校验，依据校验结果生成表征prbs数据与偏移时钟信号相位是否对齐的标志位信号，并输出至相移控制器；相移控制器，用于接收prbs校验器输出的标志位信号，根据标志位信号，调节或记录当前相位偏移值，并根据相位偏移值输出相移控制信号至相位插值器；调节相位偏移值为将当前相位偏移值增加或减小预先设置的相位偏移步长。这样，基于prbs校验器输出的标志位信号，对当前相位偏移值进行调节，直至接收的表征正确的标志位信号，对prbs数据流进行对齐校验，可以有效提升时钟信号和prbs数据流的对齐精度。
[0051]
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0052]
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0053]
图1示出了本发明实施例所提供的应用于伪随机二进制序列的时钟数据对齐装置结构示意图；
[0054]
图2a示出了本发明实施例所提供的相移控制器结构示意图；
[0055]
图2b示出了本发明实施例所提供的时钟信号的相位关系示意图；
[0056]
图3示出了本发明实施例所提供的相位插值器一具体结构示意图；
[0057]
图4示出了本发明实施例所提供的应用于伪随机二进制序列的时钟数据对齐方法流程示意图；
[0058]
图5为本技术实施例提供的一种计算机设备500的结构示意图。
具体实施方式
[0059]
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0060]
本发明实施例提供了一种应用于伪随机二进制序列的时钟数据对齐方法及装置，下面通过实施例进行描述。
[0061]
本发明实施例中，通过设置具有自控环路的prbs校验装置，实现时钟信号与prbs数据流的对齐。
[0062]
图1示出了本发明实施例所提供的应用于伪随机二进制序列的时钟数据对齐装置结构示意图。如图1所示，该装置包括：晶体振荡器(vco，voltage controlled oscillator)101、相位插值器(pi，phase interpolation)102、相移控制器103以及prbs校验器104，其中，
[0063]
晶体振荡器101，用于生成具有相同的预设相位差的2m路时钟信号，输出至相位插值器102，其中m为大于等于1的整数，相邻时钟信号的预设相位差为360
°
/2m；
[0064]
本发明实施例中，作为一可选实施例，晶体振荡器生成四路相位差为90
°
的第一时钟信号(clk1)、第二时钟信号(clk2)、第三时钟信号(clk3)和第四时钟信号(clk4)。作为另一可选实施例，为了提升后续的对齐精度，晶体振荡器也可以生成八路相位差为45
°
的时钟信号，即时钟信号包括：预设相位差为90
°
的4路时钟信号或预设相位差为45
°
的8路时钟信号，即m＝2或3。作为再一可选实施例，晶体振荡器还可以生成其它路数的时钟信号，相邻的时钟信号的相位差为360度与路数的商，本发明实施例对此不作限定。
[0065]
相位插值器102，用于接收时钟信号，并根据相移控制器103输出的相移控制信号进行相位偏移，获取偏移时钟信号，输出至prbs校验器104；
[0066]
prbs校验器104，用于接收prbs数据及偏移时钟信号并对二者相位进行对齐校验，依据校验结果生成表征prbs数据与偏移时钟信号相位是否对齐的标志位信号，并输出至相移控制器103；
[0067]
相移控制器103，用于接收prbs校验器104输出的标志位信号，根据标志位信号，调节或记录当前相位偏移值，并根据相位偏移值输出相移控制信号至相位插值器102；
[0068]
调节相位偏移值为将当前相位偏移值增加或减小预先设置的相位偏移步长。
[0069]
图2a示出了本发明实施例所提供的相移控制器结构示意图。如图2a所示，本发明实施例中，作为一可选实施例，相移控制器103包括：接收单元201、第一控制单元202、相移处理单元203、第二控制单元204、记录单元205，其中，
[0070]
接收单元201，用于接收标志位信号；
[0071]
第一控制单元202，用于根据标志位信号向相移处理单元203输出第一控制信号，或向记录单元205输出第二控制信号；
[0072]
相移处理单元203，用于接收第一控制信号，并在接收到第一控制信号后将当前相位偏移值增加或减小预先设置的相位偏移步长；
[0073]
第二控制单元204，用于向prbs校验器输出复位信号，以及依据相位偏移值输出相移控制信号至相位插值器；
[0074]
记录单元205，用于接收第二控制信号，并在接收到第二控制信号时记录当前相位偏移值。
[0075]
本发明实施例中，作为一可选实施例，相移处理单元包括n位寄存器用以指示当前相位偏移值，并对当前相位偏移值进行运算，其中n＞m，
[0076]
其中固定的m位寄存器用于指示需要进行相位插值的时钟信号信息，
[0077]
其余n-m位寄存器用于指示具体相位偏移数值信息；
[0078]
相位偏移步长为360
°
/2n。
[0079]
本发明实施例中，作为另一可选实施例，寄存器位数n≥m+5。
[0080]
当晶体振荡器输出相位差为90
°
的4路时钟信号，即m＝2时，可以采用7位移位寄存器，移位寄存器前2位用于指示需要进行相位插值的时钟信号信息，后5位用于指示具体相位偏移信息，即将90
°
进一步分为25份进行相位插值，即此时相位偏移步长为360
°
/27。也可以采用8位寄存器，此时后6位用于指示相位偏移信息，相位偏移步长为360
°
/28。移位寄存器位数越大，则可以用于指示相位偏移信息的寄存器位数越多，相位偏移步长越小，进行相位插值时结果越精确。但是寄存器位数也不能无限增大，否则会增加相位插值的操作复杂度及相位插值时间，最佳为5≤n≤10。
[0081]
本发明实施例中，作为一可选实施例，该装置还包括：
[0082]
除法器105，用于接收相位插值器102输出的偏移时钟信号，依据prbs校验器104设置的采样时钟频率，调节偏移时钟信号的频率，输出至prbs校验器104。
[0083]
本发明实施例中，除法器用于进行频率调节，即对vco输出的时钟信号进行降频处理。作为一可选实施例，根据prbs校验器需要的采样时钟频率，通过除法器，对时钟信号进行1/2、1/4、1/8等降频。
[0084]
本发明实施例中，除法器是除二电路，包括两个级联的锁存器，级联的两个锁存器构成一二分频器，当处于时钟信号的时钟上升沿时，输出电平进行翻转，当处于时钟信号的时钟下降沿时，输出电平保持不变，从而实现二分频。
[0085]
本发明实施例中，作为一可选实施例，相移控制器利用7位寄存器设置相位偏移步长的最大步数。
[0086]
本发明实施例中，作为一可选实施例，相位插值器(pi，phase interpolation)、除法器(div)、prbs校验器以及相移控制器组成自控环路，用于调节vco输出的时钟信号的相移，以校验prbs生成器生成的prbs数据流是否正确。
[0087]
本发明实施例中，作为一可选实施例，prbs生成器生成的prbs数据流，通过自检通路后，输入prbs校验器。
[0088]
本发明实施例中，vco产生的时钟信号，输出至pi，在pi中进行相位插值运算后，输
出至div，或，输出至prbs校验器，其中，div对接收的数据执行除运算后输出至prbs校验器；prbs校验器依据pi输出的偏移时钟信号，或div输出的偏移时钟信号，对输入的prbs数据流进行采样，依据采样结果判断数据通路传输的prbs数据流是否正确，即偏移时钟信号与prbs数据流是否对齐。
[0089]
本发明实施例中，相移控制器通过与pi、prbs校验器交互以获取最优寄存器值，在得到最优寄存器值后，相移控制器不再与pi、prbs校验器交互，pi依据该最优寄存器值对应的相位偏移值，对vco输出的时钟信号进行相移并输出至prbs校验器，prbs校验器依据进行相位偏移运算的偏移时钟信号，对接收的prbs数据流进行校验。其中，获取最优寄存器值的流程如下：
[0090]
prbs校验器依据进行相位偏移运算的偏移时钟信号，对接收的prbs数据流进行校验(判断)结果，输出判断结果对应的标志位信号(flag)，例如，prbs校验器输出的标志位信号为“0”，则表征采样正确，表示时钟信号与prbs数据流对齐，若输出的标志位信号为“1”，则采样错误，表示时钟信号与prbs数据流未对齐。
[0091]
prbs校验器将标志位信号输出至相移控制器(数字单元)，相移控制器接收标志位信号，作为一可选实施例，相移控制器从最小的相位偏移步长数开始扫描，如果接收到表征采样错误的标志位信号，表明时钟信号未与prbs数据流对齐(flag＝1)，则将当前相位偏移步长增加预先设置的相位偏移步长，即：将当前相位偏移步长数加1(code+1)，同时，输出复位信号，对prbs校验器进行复位，直到接收到表征采样正确的标志位信号“0”，记录该标志位信号的上一标志位信号对应的第一寄存器值；
[0092]
然后，相移控制器从最大的code数(0x00)开始扫描，如果接收到表征采样错误的标志位信号，则将当前相位偏移步长减小预先设置的相位偏移步长，即：code-1，同时，输出复位信号，对prbs校验器进行复位，直到接收到表征采样正确的标志位信号“0”，记录该标志位信号的上一标志位信号对应的第二寄存器值；
[0093]
计算第一寄存器值与第二寄存器值的均值，得到最优寄存器值。
[0094]
本发明实施例中，作为一可选实施例，由于时钟存在抖动(jittery)，相移控制器利用下式计算最优寄存器值作为最终输出：
[0095]
(code1+code2)/2
[0096]
这样，可以使得时钟信号有充足的裕量。
[0097]
后续应用中，相位插值器获取最优寄存器值后，依据最优寄存器值对应的相位偏移值调节时钟信号的相位，从而可以保证时钟信号采样正确，实现prbs数据流与时钟信号的对齐。这样，本发明实施例中，通过设置自控环路，考虑时钟发生器由于传输线长度、芯片温度以及制造工艺对传输延时时间的影响，得到一最优寄存器值(code)，可以有效提升时钟信号和prbs数据流的对齐精度，进而提升对prbs数据流的校验结果的可信度。
[0098]
本发明实施例中，作为一可选实施例，若相移控制器从最小的相位偏移步长数开始扫描，一直至最大的相位偏移步长数(例如，0x7f)，prbs校验器输出的标志位信号一直为“1”，则表示扫描完整个时钟周期后，相位仍然为错，数据通路存在问题，输出报警信息。
[0099]
本发明实施例中，利用插值法，自动获取最优寄存器值，实现相位偏移，达到时钟信号与prbs数据流的对齐。
[0100]
本发明实施例中，作为一可选实施例，复位信号为一20ns的低电平信号(prbs校验
器低电平复位)，以清除prbs校验器的标志位信号，使得prbs校验器能够重新运行。
[0101]
本发明实施例中，以vco产生四路时钟信号：第一时钟信号(clk1)、第二时钟信号(clk2)、第三时钟信号(clk3)和第四时钟信号(clk4)为例，对实现prbs数据流与时钟信号的对齐进行说明。
[0102]
图2b示出了本发明实施例所提供的时钟信号的相位关系示意图。如图2b所示，本发明实施例中，四路时钟信号的相位关系如下所示：
[0103]
clk1：0
°
[0104]
clk2：180
°
[0105]
clk3：90
°
[0106]
clk4：270
°
[0107]
设：
[0108]
clk
12
＝clk
1-clk2[0109]
clk
34
＝clk
3-clk4[0110]
则，clk
12
与clk
34
的相位相差90
°
。
[0111]
本发明实施例中，通过调节时钟信号的相位，实现prbs数据流与时钟信号的对齐，同时，可以依据prbs checker需要的时钟频率大小，调节时钟信号的频率。
[0112]
本发明实施例中，作为一可选实施例，相位插值器依据接收的相位偏移值，通过相位插值法调节时钟信号的相位。
[0113]
本发明实施例中，作为一可选实施例，相位插值器包括，
[0114]2m
个相同的第一放大管及2m个相同的第一负载电阻，2m个相同的第二放大管及2m个相同的第二负载电阻：每个第一放大管的发射集与第一预设电压连接，集电极与一个第一负载电阻连接，形成2m个第一级第一支路；每个第二放大管的发射集与第二预设电压连接，集电极与一个第二负载电阻连接，形成2m个第一级第二支路；每个第一级第一支路与一个第一级第二支路并联后形成2m个第二级支路，第二级支路包含的第一放大管与第二放大管的基极分别连接相位差为180
°
的两个偏移时钟信号；
[0115]2m
个相同的开关管，接入第二级支路，用于控制第二级支路的通断；每两个第二级支路依次并联后构成2
m-1
个第三级支路，第三级支路中包含的两个第一放大管分别连接相位差为180
°
的两个时钟信号，第三级支路中包含的两个第二放大管分别连接相位差为180
°
的两个偏移时钟信号。2
m-1
个第三级支路依次与2
m-1
组相位差为180
°
的两个偏移时钟信号连接；
[0116]
1个电流源，用于产生恒定总电流i0，以向第三级支路提供可调节支路电流；
[0117]
相移控制器根据相位偏移值输出相移控制信号以控制开关管的通断以及控制恒定总电流i0分配后进入2
m-1
路第三级支路。
[0118]
结合第一方面的第六种可能的实施方式，本发明实施例提供了第一方面的第七种可能的实施方式，其中，第一放大管与第二放大管相同，第一负载电阻与第二负载电阻相同。
[0119]
图3示出了本发明实施例所提供的相位插值器一具体结构示意图。如图3所示，该相位插值器包括：第一电阻301、第二电阻302、第一开关管303、第二开关管304、第三开关管305、第四开关管306、第五开关管307、第六开关管308、第七开关管309、第八开关管310、第
九开关管311、第十开关管312、第十一开关管313、第十二开关管314、第一偏置电阻315、第二偏置电阻316、第三偏置电阻317、第四偏置电阻318、第五偏置电阻319、第六偏置电阻320、第七偏置电阻321、第八偏置电阻322、第一电流控制器323、第二电流控制器324以及总电流控制器325，其中，
[0120]
第一电阻301与第二电阻302的一端接入预设的电压(vcc)，第一电阻301的另一端与偏移时钟信号的正输出节点(outn)相连，第二电阻302的另一端与偏移时钟信号的负输出节点(outp)相连；
[0121]
第一开关管303、第四开关管306、第五开关管307、第七开关管309的集电极分别与第一电阻301的另一端相连；
[0122]
第二开关管304、第三开关管305、第六开关管308、第八开关管310的集电极分别与第二电阻302的另一端相连；
[0123]
第一开关管303以及第三开关管305的基极接入第一时钟信号clk1，第二开关管304以及第四开关管306的基极接入第二时钟信号clk2，第五开关管307以及第八开关管310的基极接入第三时钟信号clk3，第六开关管308以及第七开关管309的基极接入第四时钟信号clk4；
[0124]
第一开关管303的发射极与第一偏置电阻的一端相连，第二开关管304的发射极与第二偏置电阻的一端相连，第一偏置电阻的另一端与第二偏置电阻的另一端相连，并与第九开关管311的集电极相连；
[0125]
第三开关管305的发射极与第三偏置电阻的一端相连，第四开关管306的发射极与第四偏置电阻的一端相连，第三偏置电阻的另一端与第四偏置电阻的另一端相连，并与第十开关管312的集电极相连；
[0126]
第五开关管307的发射极与第五偏置电阻的一端相连，第六开关管308的发射极与第六偏置电阻的一端相连，第五偏置电阻的另一端与第六偏置电阻的另一端相连，并与第十一开关管313的集电极相连；
[0127]
第七开关管309的发射极与第七偏置电阻的一端相连，第八开关管310的发射极与第八偏置电阻的一端相连，第七偏置电阻的另一端与第八偏置电阻的另一端相连，并与第十二开关管314的集电极相连；
[0128]
第九开关管311的发射极与第十开关管312的发射极相连，并与第一电流控制器323的一端相连；
[0129]
第十一开关管313的发射极与第十二开关管314的发射极相连，并与第二电流控制器324的一端相连，第一电流控制器323的另一端以及第二电流控制器324的另一端相连，并与总电流控制器325的一端相连，总电流控制器325的另一端接地；
[0130]
第九开关管311、第十开关管312、第十一开关管313、第十二开关管314的基极与相移控制器的输出相连。
[0131]
本发明实施例中，作为一可选实施例，第一开关管至第十二开关管均为金属氧化物半导体管(mos，metal oxide semiconductor)。第一偏置电阻至第八偏置电阻的阻值相等。相位插值器依据相移控制器输出的相位偏移值，进行相应转换，得到控制信号，依据控制信号控制第九开关管311、第十开关管312、第十一开关管313、第十二开关管314的基极，从而控制第九开关管311、第十开关管312、第十一开关管313、第十二开关管314中一个或多
个开关管的通断。
[0132]
本发明实施例中，
[0133]
clk
12
＝clk
1-clk2＝sin(wt+π/2)
[0134]
clk
34
＝clk
3-clk4＝sin(wt)
[0135]
本发明实施例中，clk
12
和clk
34
相位相差90
°
，因而，时钟信号相移的区间为90
°
。
[0136]
pi的输出为：
[0137][0138]
其中，α＝cosθ,β＝sinθ，为与第一电流控制器323、第二电流控制器324相关的权重系数，α2+β2＝1。
[0139]
在实际的电路设计中，α+β≈1。
[0140]
上式可写为：
[0141]
clk
out
＝αclk
12
+(1-α)clk
34
[0142]
本发明实施例中，作为一可选实施例，将时钟信号的周期分为2m个象限进行相位偏移插值。设寄存器为n bit(m《n),则，高m位进行相位的插值，低n-m位将一个象限等分为2
n-m
份，每份对应一相位偏移步长。举例来说，将时钟周期(时钟信号的周期)分为四个象限(m＝2)，每一象限对应90度，通过7bit的寄存器《6:0》控制第一电流控制器323、第二电流控制器324的电流的比重，从而控制相移(相位偏移)，则在7bit寄存器中，高两位《6:5》控制第九三极管q9、第十三极管q
10
、第十一三极管q
11
、第十二三极管q
12
的导通与关闭，从而确定时钟信号的相移所在的象限(0
°
～90
°
、90
°
～180
°
、180
°
～270
°
、270
°
～0
°
)，低五位《4:0》将每一90
°
的象限分为25等份的区间，即相位偏移步长数为25，相位插值器依据相移控制器输出的最优寄存器值对应的相位偏移值，以及，接收的时钟信号的相位，控制时钟信号的相位在这25个区间内进行相移。例如，依据前述的依次增加一相位偏移步长，接收的时钟信号的相位为2.8125
°
，则根据7bit寄存器中高两位《6:5》，控制时钟信号的相移所在的象限为(0
°
～90
°
)，将(0
°
～90
°
)分为25个区间，每进行一次相移，控制时钟信号相移至下一区间。
[0143]
本发明实施例中，输入总电流控制器325的电流为一恒定总电流i0，将总电流分为第一电流i1以及第二电流i2，利用7bit寄存器的低五位，控制第一电流与第二电流的大小，由于第一电流i1，第二电流i2将电流通路分为6个支路，基于寄存器的值(相位偏移值)，控制不同支路的开启与关断，从而达到控制i1，i2的支路电流大小，从而达到调节i1，i2所占i0的比重，使得输出的偏移时钟信号是靠近clk
12
，还是clk
34
。
[0144]
本发明实施例中，作为另一可选实施例，也可以设置vco输出的时钟信号数为8个，每一clk信号之间的相位相差45
°
，对应8个象限，从而可以进一步增强对其的可控性以及提升相移精度。
[0145]
本发明实施例中，通过设置自控环路，控制寄存器值，以调节电流比重，从而达到
控制时钟信号相移的目的，其中，寄存器位数的大小影响相移的精度，位数越大，每一象限对应的份数越多，能够使得时钟信号进行更精准的相移，且相移范围更广，从而解决设置固定延时引起的延时不可控的问题，使得时钟信号与prbs数据流的对齐变得容易，精准，对齐精度高。进一步地，还可以依据prbs checker的采样时钟需求，改变输出的时钟信号的频率，适用面广。
[0146]
图4示出了本发明实施例所提供的应用于伪随机二进制序列的时钟数据对齐方法流程示意图。如图4所示，该方法包括：
[0147]
s1:晶体振荡器生成具有相同的预设相位差为360
°
/2m的2m路时钟信号，并输出至相位插值器；
[0148]
s2:控制器根据预设的第一相位偏移值输出相移控制信号至相位插值器；
[0149]
s3:相位插值器根据相移控制信号对时钟信号进行相位偏移，获得偏移时钟信号并输出至prbs校验器；
[0150]
s4:prbs校验器接收prbs数据及偏移时钟信号并对二者相位进行对齐校验，依据校验结果生成标志位信号，并输出至相移控制器：当prbs数据与偏移时钟信号相位未对齐时输出表征错误的标志位信号，当prbs数据与偏移时钟信号相位对齐时，输出表征正确的标志位信号；
[0151]
s5:相移控制器接收到表征错误的标志位信号时，控制prbs校验器复位，同时将当前相位偏移值增加预先设置的相位偏移步长，并根据调节后的相位偏移值输出相位控制信号至相位插值器，相位插值器根据控制信号对时钟信号进行相位偏移，并将获得的偏移时钟信号输出至prbs校验器进行对齐校验；
[0152]
s6:重复s3～s5过程，直至相移控制器接收到表征正确的标志位信号时，记录当前相位偏移值，即为第一最优相位偏移值。
[0153]
本发明实施例中，作为一可选实施例，该方法还包括：
[0154]
s7:当获得第一最优相位偏移值后，控制器重置当前相位偏移值为预设的第二相位偏移值，并根据预设的第二相位偏移值输出相移控制信号至相位插值器；
[0155]
s8:控制器根据预设的第二相位偏移值输出相移控制信号至相位插值器；
[0156]
s9:相位插值器根据相移控制信号对时钟信号进行相位偏移，获得偏移时钟信号并输出至prbs校验器；
[0157]
s10:prbs校验器接收prbs数据及偏移时钟信号并对二者相位进行对齐校验，依据校验结果生成标志位信号，并输出至相移控制器：当prbs数据与偏移时钟信号相位未对齐时输出表征错误的标志位信号，当prbs数据与偏移时钟信号相位对齐时，输出表征正确的标志位信号；
[0158]
s11:相移控制器接收到表征错误的标志位信号时，控制prbs校验器复位，同时将当前相位偏移值减小预先设置的相位偏移步长，并根据调节后的相位偏移值输出相位控制信号至相位插值器，相位插值器根据控制信号对时钟信号进行相位偏移，并将获得的偏移时钟信号输出至prbs校验器进行对齐校验；
[0159]
s12:重复s9～s11过程，直至相移控制器接收到表征正确的标志位信号时，记录当前相位偏移值，即为第二最优相位偏移值；
[0160]
s13:控制器对第一最优相位偏移值及第二最优相位偏移值计算平均数，获得目标
相位偏移值；
[0161]
s14:控制器根据目标相位偏移值输出相移控制信号至相位插值器；
[0162]
s15:相位插值器根据相移控制信号对时钟信号进行相位偏移，获得与prbs数据对齐的目标偏移时钟信号。
[0163]
如图5所示，本技术一实施例提供了一种计算机设备500，用于执行图4中的应用于伪随机二进制序列的时钟数据对齐方法，该设备包括存储器501、与存储器501通过总线相连的处理器502及存储在该存储器501上并可在该处理器502上运行的计算机程序，其中，上述处理器502执行上述计算机程序时实现上述应用于伪随机二进制序列的时钟数据对齐方法的步骤。
[0164]
具体地，上述存储器501和处理器502能够为通用的存储器和处理器，这里不做具体限定，当处理器502运行存储器501存储的计算机程序时，能够执行上述应用于伪随机二进制序列的时钟数据对齐方法。
[0165]
对应于图4中的应用于伪随机二进制序列的时钟数据对齐方法，本技术实施例还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述应用于伪随机二进制序列的时钟数据对齐方法的步骤。
[0166]
具体地，该存储介质能够为通用的存储介质，如移动磁盘、硬盘等，该存储介质上的计算机程序被运行时，能够执行上述应用于伪随机二进制序列的时钟数据对齐方法。
[0167]
在本技术所提供的实施例中，应该理解到，所揭露系统和方法，可以通过其它的方式实现。以上所描述的系统实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，系统或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
[0168]
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0169]
另外，在本技术提供的实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
[0170]
功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本技术各个实施例方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-only memory，rom)、随机存取存储器(random access memory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。
[0171]
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释，此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0172]
最后应说明的是：以上实施例，仅为本技术的具体实施方式，用以说明本技术的技
术方案，而非对其限制，本技术的保护范围并不局限于此，尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本技术实施例技术方案的精神和范围。都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以权利要求的保护范围为准。

技术特征：
1.一种应用于伪随机二进制序列prbs的时钟数据对齐装置，其特征在于，包括：晶体振荡器、相位插值器、相移控制器以及prbs校验器，其中，所述晶体振荡器，用于生成具有相同的预设相位差的2
m
路时钟信号，输出至所述相位插值器，其中m为大于等于1的整数，相邻所述时钟信号的预设相位差为360
°
/2
m
；所述相位插值器，用于接收所述时钟信号，并根据所述相移控制器输出的相移控制信号进行相位偏移，获得偏移时钟信号，输出至prbs校验器；所述prbs校验器，用于接收prbs数据及所述偏移时钟信号并对二者相位进行对齐校验，依据校验结果生成表征所述prbs数据与所述偏移时钟信号相位是否对齐的标志位信号，并输出至所述相移控制器；所述相移控制器，用于接收所述prbs校验器输出的标志位信号，根据所述标志位信号，调节或记录当前相位偏移值，并根据所述相位偏移值输出相移控制信号至所述相位插值器；所述调节所述相位偏移值为将当前所述相位偏移值增加或减小预先设置的相位偏移步长。2.根据权利要求1所述的一种应用于伪随机二进制序列prbs的时钟数据对齐装置，其特征在于，所述相移控制器包括接收单元、第一控制单元、相移处理单元、第二控制单元、记录单元：所述接收单元，用于接收所述标志位信号；所述第一控制单元，用于根据所述标志位信号向所述相移处理单元输出第一控制信号，或向所述记录单元输出第二控制信号；所述相移处理单元，用于接收所述第一控制信号，并在接收到所述第一控制信号后将当前所述相位偏移值增加或减小预先设置的相位偏移步长；所述第二控制单元，用于向prbs校验器输出复位信号，以及依据所述相位偏移值输出相移控制信号至所述相位插值器；所述记录单元，用于接收所述第二控制信号，并在接收到所述第二控制信号时记录当前所述相位偏移值。3.根据权利要求2所述的一种应用于伪随机二进制序列prbs的时钟数据对齐装置，其特征在于，所述相移处理单元包括n位寄存器用以指示当前所述相位偏移值，并对当前所述相位偏移值进行运算，其中n＞m，其中固定的m位所述寄存器用于指示需要进行相位插值的所述时钟信号信息，其余n-m位所述寄存器用于指示具体相位偏移数值信息；所述相位偏移步长为360
°
/2
n
。4.根据权利要求3所述的一种应用于伪随机二进制序列prbs的时钟数据对齐装置，其特征在于，所述寄存器位数n≥m+5。5.根据权利要求1所述的一种应用于伪随机二进制序列prbs的时钟数据对齐装置，其特征在于，所述装置还包括：除法器，用于接收相位插值器输出的偏移时钟信号，依据prbs校验器设置的采样时钟
频率调节偏移时钟信号的频率，并输出至prbs校验器。6.根据权利要求1所述的一种应用于伪随机二进制序列prbs的时钟数据对齐装置，其特征在于，所述时钟信号包括：预设相位差为90
°
的4路时钟信号或预设相位差为45
°
的8路时钟信号，即m＝2或3。7.根据权利要求1所述的一种应用于伪随机二进制序列prbs的时钟数据对齐装置，其特征在于，所述相位插值器包括，2
m
个相同的第一放大管及2
m
个相同的第一负载电阻，2
m
个相同的第二放大管及2
m
个相同的第二负载电阻：每个所述第一放大管的发射集与第一预设电压连接，集电极与一个所述第一负载电阻连接，形成2
m
个第一级第一支路；每个所述第二放大管的发射集与第二预设电压连接，集电极与一个所述第二负载电阻连接，形成2
m
个第一级第二支路；每个所述第一级第一支路与一个所述第一级第二支路并联后形成2
m
个第二级支路，所述第二级支路包含的所述第一放大管与第二放大管的基极分别连接相位差为180
°
的两个所述偏移时钟信号；2
m
个相同的开关管，接入所述第二级支路，用于控制所述第二级支路的通断；每两个所述第二级支路依次并联后构成2
m-1
个第三级支路，所述第三级支路中包含的两个所述第一放大管分别连接所述相位差为180
°
的两个时钟信号，所述第三级支路中包含的两个所述第二放大管分别连接所述相位差为180
°
的两个偏移时钟信号。所述2
m-1
个第三级支路依次与2
m-1
组相位差为180
°
的两个所述偏移时钟信号连接；1个电流源，用于产生恒定总电流i0，以向所述第三级支路提供可调节支路电流；所述相移控制器根据所述相位偏移值输出相移控制信号以控制所述开关管的通断以及控制所述恒定总电流i0分配后进入所述2
m-1
路第三级支路。8.根据权利要求7所述的一种应用于伪随机二进制序列prbs的时钟数据对齐装置，其特征在于，所述第一放大管与所述第二放大管相同，所述第一负载电阻与所述第二负载电阻相同。9.一种应用于伪随机二进制序列prbs的时钟数据对齐方法，其特征在于，应用权利要求1所述的时钟数据对齐装置，所述对齐方法包括：s1:所述晶体振荡器生成具有相同的预设相位差为360
°
/2
m
的2
m
路时钟信号，并输出至所述相位插值器；s2:所述控制器根据预设的第一相位偏移值输出相移控制信号至所述相位插值器；s3:所述相位插值器根据所述相移控制信号对所述时钟信号进行相位偏移，获得偏移时钟信号并输出至prbs校验器；s4:所述prbs校验器接收prbs数据及所述偏移时钟信号并对二者相位进行对齐校验，依据校验结果生成标志位信号，并输出至所述相移控制器：当所述prbs数据与所述偏移时钟信号相位未对齐时输出表征错误的标志位信号，当所述prbs数据与所述偏移时钟信号相位对齐时，输出表征正确的标志位信号；s5:所述相移控制器接收到所述表征错误的标志位信号时，控制所述prbs校验器复位，同时将当前所述相位偏移值增加预先设置的相位偏移步长，并根据调节后的所述相位偏移值输出相位控制信号至所述相位插值器，所述相位插值器根据所述控制信号对所述时钟信号进行相位偏移，并将获得的偏移时钟信号输出至prbs校验器进行对齐校验；s6:重复s3～s5过程，直至所述相移控制器接收到所述表征正确的标志位信号时，记录
当前相位偏移值，即为第一最优相位偏移值。10.根据权利要求9所述的一种应用于伪随机二进制序列prbs的时钟数据对齐方法，其特征在于，所述方法还包括：s7:当获得所述第一最优相位偏移值后，所述控制器重置当前所述相位偏移值为预设的第二相位偏移值，并根据所述预设的第二相位偏移值输出相移控制信号至所述相位插值器；s8:所述控制器根据预设的第二相位偏移值输出相移控制信号至所述相位插值器；s9:所述相位插值器根据所述相移控制信号对所述时钟信号进行相位偏移，获得偏移时钟信号并输出至prbs校验器；s10:所述prbs校验器接收prbs数据及所述偏移时钟信号并对二者相位进行对齐校验，依据校验结果生成标志位信号，并输出至所述相移控制器：当所述prbs数据与所述偏移时钟信号相位未对齐时输出表征错误的标志位信号，当所述prbs数据与所述偏移时钟信号相位对齐时，输出表征正确的标志位信号；s11:所述相移控制器接收到所述表征错误的标志位信号时，控制所述prbs校验器复位，同时将当前所述相位偏移值减小预先设置的相位偏移步长，并根据调节后的所述相位偏移值输出相位控制信号至所述相位插值器，所述相位插值器根据所述控制信号对所述时钟信号进行相位偏移，并将获得的偏移时钟信号输出至prbs校验器进行对齐校验；s12:重复s9～s11过程，直至所述相移控制器接收到所述表征正确的标志位信号时，记录当前相位偏移值，即为第二最优相位偏移值；s13:所述控制器对所述第一最优相位偏移值及所述第二最优相位偏移值计算平均数，获得目标相位偏移值；s14:所述控制器根据所述目标相位偏移值输出相移控制信号至所述相位插值器；s15:所述相位插值器根据所述相移控制信号对所述时钟信号进行相位偏移，获得与所述prbs数据对齐的目标偏移时钟信号。11.一种计算机设备，其特征在于，包括：处理器、存储器和总线，所述存储器存储有所述处理器可执行的机器可读指令，当计算机设备运行时，所述处理器与所述存储器之间通过总线通信，所述机器可读指令被所述处理器执行时执行如权利要求9或10所述的一种应用于伪随机二进制序列prbs的时钟数据对齐方法的步骤。

技术总结
本发明提供了一种应用于伪随机二进制序列的时钟数据对齐方法及装置，晶体振荡器生成时钟信号；相位插值器依据相移控制器输出的相移控制信号，对接收的时钟信号进行相位偏移，得到偏移时钟信号；PRBS校验器接收PRBS数据及偏移时钟信号并对二者相位进行对齐校验，依据校验结果生成表征PRBS数据与偏移时钟信号相位是否对齐的标志位信号；相移控制器根据接收的标志位信号，调节或记录当前相位偏移值，并根据相位偏移值输出相移控制信号至相位插值器对时钟信号相位进行再次调节，直至获得的偏移时钟信号相位与数据相位对齐，从而提升时钟数据的对齐精度及对齐效率，避免传统方法延时不可控的问题。不可控的问题。不可控的问题。


技术研发人员：胡益龙 周波 李谊
受保护的技术使用者：上海米硅科技有限公司
技术研发日：2023.05.08
技术公布日：2023/8/4