芯片测试底板、系统及方法与流程

1.本公开涉及芯片测试电路，具体地，涉及一种芯片测试底板、系统及方法。


背景技术：

2.在进行芯片测试时，因芯片的硬件故障或者芯片的制造缺陷，使得测试电路的电源直接接地而发生短路。而测试电路发生短路，轻则会导致芯片测试结果无效或被测芯片损坏，重则导致测试电路中的测试硬件损坏或测试设备损伤。


技术实现要素：

3.本公开的目的是提供一种芯片测试底板、系统及方法，以减少芯片测试过程中由于电流激增导致的硬件损伤。
4.为了实现上述目的，第一方面，本公开提供一种芯片测试底板，包括：
5.第一电源接口，用于连接第一电源；
6.第二电源接口，用于连接第二电源，所述第一电源的输出电压高于所述第二电源的输出电压；
7.芯片连接位置，用于放置被测芯片，以形成所述第一电源与所述被测芯片之间的第一测试回路以及所述第二电源与所述被测芯片之间的第二测试回路；
8.第一回路选择模块，设置在所述第一测试回路中，用于导通或关断所述第一测试回路。
9.可选地，所述第一电源接口以及所述第二电源接口并联，使得所述第一电源接口连接所述第一电源且所述第二电源接口连接所述第二电源的情况下，所述第一电源与所述第二电源并联。
10.可选地，还包括：
11.第二回路选择模块，设置在所述第二测试回路中，用于导通或关断所述第二测试回路。
12.可选地，所述第一回路选择模块为所述第一电源，所述第一电源为受控电源，所述第二回路选择模块为继电器开关。
13.可选地，所述第一回路选择模块为继电器开关，所述第二回路选择模块为所述第二电源，所述第二电源为受控电源。
14.可选地，所述第一回路选择模块和所述第二回路选择模块均为继电器开关。
15.可选地，所述第一回路选择模块为所述第一电源，所述第二回路选择模块为所述第二电源，所述第一电源和所述第二电源均为受控电源。
16.可选地，还包括电流表，所述电流表外接在所述第二测试回路，用于测量所述第二测试回路的电流。
17.第二方面，本公开提供一种芯片测试系统，所述芯片测试系统包括第一方面所述的芯片测试底板、所述第一电源以及所述第二电源。
18.可选地，所述第一回路选择模块为所述第一电源，所述第一电源为受控电源，所述芯片测试系统还包括：
19.测试控制器，所述测试控制器与所述受控电源通信连接，以控制所述受控电源的通电或断电。
20.第三方面，本公开提供一种芯片测试方法，所述方法应用于第二方面所述的芯片测试系统，所述方法包括：
21.通过所述第二测试回路对所述被测芯片进行测试；
22.在所述被测芯片通过所述第二测试回路的测试的情况下，通过所述第一测试回路对所述被测芯片进行测试。
23.通过上述技术方案，第一电源可以与被测芯片形成第一测试回路，第二电源可以与被测芯片形成第二测试回路，并且第一回路选择模块设置在第一测试回路，当第一回路选择模块导通时，通过第一电源为芯片测试底板供电，满足被测芯片正常测试的供电需求。当第一回路选择模块关断时，通过第二电源为芯片测试底板供电，从而通过第二测试回路对被测芯片进行短路测试。并且第二电源的输出电压低于第一电源的输出电压，从而可以在短路测试时提供较低的电压和安全范围内的电流输出能力，减少短路测试过程中由于电流激增导致的硬件损伤。
24.本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
25.附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
26.图1是现有的一种芯片测试电路。
27.图2是现有的一种芯片测试电路中的电流折线图。
28.图3是根据本公开示例性实施例示出的一种芯片测试底板的示意图。
29.图4是根据本公开示例性实施例示出的一种芯片测试底板的另一示意图。
30.图5是根据本公开示例性实施例示出的一种芯片测试底板的另一示意图。
31.图6是根据本公开示例性实施例示出的一种芯片测试底板的另一示意图。
32.图7是根据本公开示例性实施例示出的一种芯片测试底板的另一示意图。
33.图8是根据本公开示例性实施例示出的一种芯片测试底板的另一示意图。
34.图9是根据本公开示例性实施例示出的一种芯片测试方法的流程图。
35.附图标记说明
36.10第一电源接口、20第二电源接口、30芯片连接位置
37.40第一回路选择模块、50第二回路选择模块
具体实施方式
38.以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
39.需要说明的是，本公开中所有获取信号、信息或数据的动作都是在遵照所在地国家相应的数据保护法规政策的前提下，并获得由相应装置所有者给予授权的情况下进行
的。
40.在进行芯片测试时，因芯片的硬件故障或者芯片的制造缺陷，使得测试电路的电源直接接地而发生短路。而测试电路发生短路，轻则会导致芯片测试结果无效或被测芯片损坏，重则导致测试电路中的测试硬件损坏或测试设备损伤。为了将测试电路发生短路带来的损失控制在最小范围，可以控制测试电路的电源类型，使得电源输出一个较小的电压，从而筛除不合格的芯片。比如，参照图1，开关闭合导通测试电路，测试电路中的电源输出较小的电压，电流表获取测试电路的当前电流，根据测试电路的当前电流筛除不合格的芯片。
41.但随着芯片规模的增大，其功耗随之增高，测试电路的电源无法满足芯片正常测试的供电需求。因此，目前在芯片测试时，通常使用输出电压较大的电源。但是，测试电路中电源输出的电压过大，测试电路中电流钳位机制(clamp)的生效响应时间过长，会导致测试电路发生短路时，测试电路中的电流在被测芯片短路至电流钳位机制没有生效的时间段内飞速激增，该激增电流可达到几十安培至几百安培，直至电流钳位机制生效。
42.比如，参见图2，在对芯片进行cp(chip probe，芯片探针)测试的过程中，被测芯片发生电源短路时，测试电路中的电流会瞬间激增到180a左右，此时被测芯片的电流板卡已经触发功率瓶颈，约4ms后电流钳位机制才会生效，在被测芯片发生短路到电流钳位机制生效的期间，激增后的电流使被测芯片中探针卡针尖短时间内产生大量焦耳热，导致探针卡针尖熔断或者探针卡上的整根针产生不可逆形变，从而使得探针卡针头无法再和芯片接触或探针卡中的探针之间发生短路，即产生硬件损伤。而被测芯片发生短路是因为芯片制造缺陷导致的，客观上无法避免。
43.有鉴于此，本公开提供一种芯片测试底板、系统及方法，满足正常测试过程中的供电需求，并且减少短路测试过程中由于电流激增导致的硬件损伤。
44.图3是根据本公开示例性实施例示出的一种芯片测试底板的示意图。参见图3，该芯片测试底板包括：
45.第一电源接口10，用于连接第一电源；
46.第二电源接口20，用于连接第二电源，第一电源的输出电压高于第二电源的输出电压；
47.芯片连接位置30，用于放置被测芯片，以形成第一电源与被测芯片之间的第一测试回路以及第二电源与被测芯片之间的第二测试回路；
48.第一回路选择模块40，设置在第一测试回路中，用于导通或关断所述第一测试回路。
49.其中，第一电源为高功率电源，比如第一电源的输出电压可以大于0.85v，第二电源为低功率电源，比如第二电源的输出电压可以小于0.1v。被测芯片可以存在欧姆级内阻，本公开中取被测芯片的内阻为0.1ω，第一回路选择模块可以为物理开关、继电器开关以及程序控制开关中的一者。
50.示例地，第一回路选择模块40关断第一测试回路，第一电源不对芯片测试底板进行供电，芯片测试底板对被测芯片做短路测试(power short)，此时第二电源输出小于0.1v的电压；根据第二电源输出的小于0.1v的电压和被测芯片的内阻计算第二测试回路中的电流；在第二测试回路中的电流不大于1a的情况下，被测芯片没有发生短路，所以被测芯片合格；在第二测试回路中的电流大于1a的情况下，被测芯片发生了短路，所以被测芯片不合
格，从而通过第二测试回路对芯片连接位置上放置的被测芯片进行电流短路测试。并且，按照此种方式，由于第二电源可以提供较低的电压和安全范围内的电流输出能力，因此可以减少对被测芯片的探针卡的损失，从而减少短路测试时损坏被测芯片的情况。
51.进一步，在被测芯片合格的情况下，第一回路选择模块40导通第一测试回路，第一电源和第二电源同时为芯片测试底板供电，此时第一电源输出大于0.85v的电压，第二电源输出小于0.1v的电压，可以满足芯片测试底板对被测芯片的正常测试(test mode)的供电需求。
52.其中，正常测试(test mode)包括除短路测试(power short)之外的ate测试(automatic test equipment，自动测试设备)，ate测试根据测试对象的不同，包括：cp(chip probe，芯片探针)测试、ft测试(final test，最终测试)。
53.由此，第一回路选择模块关断第一测试回路，通过第二测试回路对被测芯片做短路测试，筛除发生短路的芯片，即使在芯片发生短路且电路中的clamp未生效的情况下，第二测试回路中的短路电流也会控制在一个很低的范围，极大降低了损坏硬件的概率。在被测芯片合格的情况下，通过第一回路选择模块导通第一测试回路，第一电源为芯片正常测试的供电，实现在满足芯片正常测试供电需求的基础上筛除不合格芯片，同时为芯片测试底板提供输出不同功率的电源，实现复合供电。
54.在一可行的实施例中，第一电源接口10以及第二电源接口20并联，使得第一电源接口10连接第一电源且第二电源接口20连接第二电源的情况下，第一电源与第二电源并联。
55.其中，第一电源接口与第二电源接口并联，在第一电源接口连接第一电源且第二电源接口连接第二电源后，第一电源与第二电源并联，在芯片测试底板对被测芯片进行test mode测试时，第一电源为芯片测试底板提供高功率电压，在芯片测试底板对被测芯片进行power short测试时，第二电源为芯片测试底板提供低功率电压，从而实现对芯片测试底板的复合供电。
56.但第一测试回路和第二测试回路均存在寄生参数，在第一回路选择模块40导通第一测试回路时，第一电源和第二电源同时为芯片测试底板进行供电，会导致第一电源和第二电源之间产生自激振荡。
57.在一可行的实施例中，参照图4，芯片测试底板还包括：
58.第二回路选择模块50，设置在第二测试回路中，用于导通或关断第二测试回路。
59.其中，第二回路选择模块50的开闭状态与第一回路选择模块40的开闭状态相反。例如，第一回路选择模块40处于闭合状态时，第二回路选择模块50处于断开状态；第一回路选择模块40处于断开状态时，第二回路选择模块50处于闭合状态。
60.示例地，第一回路选择模块40闭合且第二回路选择模块50断开时，第一测试回路导通，第二测试回路关断，此时芯片测试底板可对被测芯片进行test mode测试；第一回路选择模块40断开且第二回路选择模块50闭合时，第一测试回路关断，第二测试回路导通，此时芯片测试底板可对被测芯片进行power short测试。
61.由此，通过第一回路选择模块和第二回路选择模块的开闭状态，实现第一电源和第二电源的物理隔离，避免第一电源和第二电源之间产生自激振荡。
62.可选的，第一回路选择模块40和第二回路选择模块50可以为物理开关，在第一回
路选择模块40和第二回路选择模块50均为物理开关的情况下，芯片测试底板对被测芯片进行测试时，可以人为控制第一回路选择模块和第二回路选择模块的开闭状态，但芯片测试底板无法实现对被测芯片的自动测试。
63.因此，在一可行的实施例中，参见图5，第一回路选择模块40可以为继电器开关k，第二回路选择模块50可以为第二电源，第二电源可以为受控电源v。
64.示例地，受控电源v内含程序控制开关c，程序控制开关c导通时，受控电源v为测试回路供电，程序控制开关c断开时，受控电源v不为测试回路供电。
65.示例地，参见图5，继电器开关k控制第一测试回路关断，受控电源v为第二测试回路供电，此时芯片测试底板对被测芯片进行power short测试；在继电器开关k控制第一测试回路导通，受控电源v不为第二测试回路供电时，芯片测试底板对被测芯片进行test mode测试。
66.示例地，受控电源v中的程序控制开关c可以与测试控制器通信连接，测试控制器执行对应power short测试的第一测试程序，控制程序控制开关c处于闭合状态，此时，受控电源v为测试回路供电；测试控制器执行对应test mode测试的任一测试程序，控制程序控制开关c处于断开状态，此时，受控电源v不为测试回路供电。
67.示例地，继电器开关k外接可编程电源，继电器开关为动合型(h型)，连接方式可以为：继电器开关的第一端接可编程电源，继电器开关的第二端接地。可编程电源输出5v电压时，继电器开关k通电闭合，可编程电源输出0v电压时，继电器开关k断电断开。
68.由此，通过继电器开关和受控电源中的程序控制开关实现第一电源和第二电源的物理隔离，避免第一电源和第二电源因同时为芯片测试底板供电而产生自激振荡，实现对芯片测试底板复合供电。且继电器开关由可编程电源输出的电压实现自动控制，程序控制开关由测试控制器执行对应当前测试的测试程序实现自动控制，继电器开关与测试程序开关的开闭状态均无需人为干涉，使得芯片测试底板可自动对被测芯片进行power short测试和test mode测试。
69.但因继电器开关存在内阻，在继电器开关导通第一测试回路时，第一电源输出高功率电压，受继电器开关的内阻影响，芯片测试底板上的电流发生变化，使得test mode测试结果不可靠。且程序控制开关受测试控制器控制，在第二电源中的程序控制开关处于断开状态时时，第二电源无法为芯片测试底板上除芯片连接位置的其它元部件供电。
70.因此，在一可行的实施例中，参见图6，第一回路选择模块40可以为第一电源，第二回路选择模块50可以为第二电源，第一电源和第二电源均为受控电源。
71.其中，参见图6，测试控制器同时与受控电源v1的程序控制开关c1和受控电源v2的程序控制开关c2通信连接，测试控制器执行对应power short测试的测试程序时，程序控制开关c1断开且程序控制开关c2闭合，受控电源v2为第二测试回路供电，测试控制器执行对应test mode测试的任一测试程序时，程序控制开关c1闭合且程序控制开关c2断开，受控电源v1为第一测试回路供电。
72.示例地，参见图6，测试控制器执行对应power short测试的第一测试程序时，程序控制开关c1处于断开状态，程序控制开关c2处于闭合状态，此时，第一测试回路关断且第二测试回路导通，芯片测试底板对被测芯片进行power short测试；测试控制器执行对应test mode测试的任一测试程序时，程序控制开关c1处于闭合状态，程序控制开关c2处于断开状
态，第一测试回路导通且第二测试回路关断，芯片测试底板对被测芯片进行test mode测试。
73.由此，通过第一电源和第二电源中的程序控制开关实现第一电源和第二电源的物理隔离，避免第一电源和第二电源因同时为芯片测试底板供电而产生自激振荡，实现对芯片测试底板复合供电。且程序控制开关由测试控制器执行对应当前测试的测试程序实现自动控制，无需人为干涉，使得芯片测试底板可自动对被测芯片进行power short测试和test mode测试，且程序控制开关不存在内阻，保证了芯片测试底板对被测芯片进行test mode测试时的测试结果的可靠性。
74.在一可行的实施例中，参见图7，第一回路选择模块40和第二回路选择模块50均为继电器开关。
75.示例地，第一回路选择模块40外接第一可编程电源，第二回路选择模块50外接第二可编程电源，第一可编程电源输出5v电压时第二可编程电源输出0v电压，此时，第一回路选择模块40闭合且第二回路选择模块50断开；第一可编程电源输出0v电压时第二可编程电源输出5v电压，此时，第一回路选择模块40断开且第二回路选择模块50闭合。
76.示例地，参见图7，第一可编程电源输出0v电压且第二可编程电源输出5v电压时，继电器开关k1控制第一测试回路关断，继电器开关k2控制第二测试回路导通，此时芯片测试底板对被测芯片进行power short测试；第一可编程电源输出5v电压且第二可编程电源输出0v电压时，继电器开关k1控制第一测试回路导通，继电器开关k2控制第二测试回路关断，芯片测试底板对被测芯片进行test mode测试。
77.由此，通过继电器开关实现第一电源和第二电源的物理隔离，避免第一电源和第二电源因同时为芯片测试底板供电而产生自激振荡，实现对芯片测试底板复合供电。且继电器开关由可编程电源输出的电压实现自动控制，无需人为干涉，使得芯片测试底板可自动对被测芯片进行power short测试和test mode测试，且继电器开关控制第一测试回路或第二测试回路关断时，第一电源或第二电源还可为芯片测试底板上除芯片连接位置的其它元部件供电。
78.但在第一电源和第二电源均为受控电源的情况下，程序控制开关c1断开且程序控制开关c2闭合时，第二电源无法为芯片测试底板上除芯片连接位置的其它元部件供电；或者，在第一回路选择模块和第二回路选择模块均为继电器开关的情况下，继电器开关k1和继电器开关k2均存在内阻，继电器开关k1闭合且继电器开关k2断开时，继电器开关k1的内阻会使第一测试回路上的电流发生变化，导致test mode测试结果不可靠。
79.因此，在一较优的实施例中，参见图8，第一回路选择模块40可以为第一电源，第一电源可以为受控电源，第二回路选择模块50为继电器开关。
80.示例地，第一电源中的程序控制开关c与测试控制器通信连接，继电器开关k外接可编程电源。测试控制器执行对应power short测试的第一测试程序时，可编程电源输出5v电压，此时程序控制开关c处于断开状态，继电器开关k通电闭合；测试控制器执行对应test mode测试的任一测试程序时，可编程电源输出0v电压，此时程序控制开关c处于闭合状态，继电器开关k断电断开。
81.示例地，参见图8，测试控制器执行对应power short测试的第一测试程序且可编程电源输出5v电压，第一电源中的程序控制开关c控制第一测试回路关断，继电器开关k控
制第二测试回路导通，此时芯片测试底板对被测芯片进行power short测试；测试控制器执行对应test mode测试的任一测试程序且可编程电源输出0v电压，第一电源中的程序控制开关c控制第一测试回路导通，继电器开关k控制第二测试回路关断时，芯片测试底板对被测芯片进行test mode测试。
82.由此，通过受控电源中的程序控制开关和测试回路中的继电器开关实现第一电源和第二电源的物理隔离，避免第一电源和第二电源因同时为芯片测试底板供电而产生自激振荡，实现对芯片测试底板复合供电。且继电器开关由可编程电源输出的电压实现自动控制，程序控制开关由测试控制器执行对应当前测试的测试程序实现自动控制，继电器开关与测试程序开关的开闭状态均无需人为干涉，使得芯片测试底板可自动对被测芯片进行power short测试和test mode测试，且程序控制开关不存在内阻，保证了芯片测试底板对被测芯片进行test mode测试的测试结果的可靠性。且继电器开关控制第二测试回路关断时，第二电源还可为芯片测试底板上除芯片连接位置的其它元部件供电。
83.在一可行的实施例中，参见图5至图8，芯片测试底板还包括电流表，电流表外接在第二测试回路中，用于测量第二测试回路的电流。
84.示例地，根据电流表测量的电流确定芯片测试底板的芯片连接位置上的被测芯片是否发生短路，从而筛除不合格的芯片。
85.示例地，在电流表测量的电流不高于1a的情况下，被测芯片没有发生短路，被测芯片合格；在电流表测量的电流高于1a的情况下，被测芯片发生短路，被测芯片不合格。
86.举例说明，芯片测试底板先对被测芯片做power short测试，控制器执行对应power short测试的测试程序且可编程电源输出5v电压，控制程序开关关断第一测试回路，继电器开关导通第二测试回路，高功率电源不为芯片测试底板上的芯片连接位置供电，低功率电源为芯片测试地板上的芯片连接位置提供小于0.1v的低功率电压，电流表测量第二测试回路的电流，在电流表测量的电流不高于1a的情况下，被测芯片没有发生短路，被测芯片合格。
87.然后芯片测试底板对被测芯片做test mode测试，此时测试控制器执行对应test mode测试的任一测试程序且可编程电源输出0v电压，程序开关导通第一测试回路，继电器开关关断第二测试回路，高功率电源为芯片测试底板上的芯片连接位置提供高于0.85v的高功率电压，低功率电源不为芯片测试地板上的芯片连接位置提供电压。
88.在电流表测量的电流高于1a的情况下，被测芯片发生短路，被测芯片不合格，芯片测试底板不对被测芯片做test mode测试。
89.基于同样的构思，本公开还提供一种芯片测试系统，该芯片测试系统包括上述的芯片测试底板、第一电源以及第二电源。
90.由此，芯片测试系统可通过第一电源的程序控制开关和第二测试回路中的继电器开关、第一电源的程序控制开关和第二电源的程序控制开关、第一测试回路中的继电器开关和第二电源的程序控制开关以及第一测试回路中的继电器开关和第二测试回路中的继电器开关中的任一组元器件的配合方式实现第一电源和第二电源的物理隔离，避免第一电源和第二电源因同时为芯片测试底板供电而产生自激振荡，实现对芯片测试底板复合供电。且继电器开关由可编程电源输出的电压实现自动控制，程序控制开关由测试控制器执行对应当前测试的测试程序实现自动控制，继电器开关与测试程序开关的开闭状态均无需
人为干涉，使得芯片测试底板可自动对被测芯片进行power short测试和test mode测试，且程序控制开关不存在内阻，保证了芯片测试底板对被测芯片进行test mode测试的测试结果的可靠性。且继电器开关控制第二测试回路关断时，第二电源还可为芯片测试底板上除芯片连接位置的其它元部件供电。
91.在一可行的实施例中，第一回路选择模块40为第一电源，第一电源为受控电源，该芯片测试系统还包括：
92.测试控制器，测试控制器与受控电源通信连接，以控制受控电源的通电或断电。
93.可选的，测试控制器执行对应power short测试的第一测试，受控电源中的程序控制开关控制第一测试回路关断。
94.基于同样的构思，本公开还提供一种芯片测试方法，该方法应用于上述任一芯片测试系统，参见图9，该芯片测试方法包括以下步骤：
95.在步骤s81中，通过第二测试回路对被测芯片进行测试。
96.在步骤s82中，在被测芯片通过第二测试回路的测试的情况下，通过第一测试回路对被测芯片进行测试。
97.举例说明，参见图8，测试控制器执行对应power short测试的第一测试程序且可编程电源输出5v电压，第一电源中的程序控制开关c控制第一测试回路关断，继电器开关k控制第二测试回路导通，此时芯片测试底板上的第二测试回路对被测芯片进行power short测试；在被测芯片通过第二测试回路的测试的情况下，测试控制器执行对应test mode测试的任一测试程序且可编程电源输出0v电压，第一电源中的程序控制开关c控制第一测试回路导通，继电器开关k控制第二测试回路关断时，芯片测试底板对被测芯片进行test mode测试。
98.由此，本公开提供的芯片测试方法可通过受控电源中程序控制开关和测试电路中的继电器开关实现第一电源和第二电源的物理隔离，避免第一电源和第二电源因同时为芯片测试底板供电而产生自激振荡，实现对芯片测试底板复合供电。且继电器开关由可编程电源输出的电压实现自动控制，程序控制开关由测试控制器执行对应当前测试的测试程序实现自动控制，继电器开关与测试程序开关的开闭状态均无需人为干涉，使得芯片测试底板可自动对被测芯片进行power short测试和test mode测试，且程序控制开关不存在内阻，保证了芯片测试底板对被测芯片进行test mode测试的测试结果的可靠性。且继电器开关控制第二测试回路关断时，第二电源还可为芯片测试底板上除芯片连接位置的其它元部件供电。
99.在另一示例性实施例中，还提供一种计算机程序产品，该计算机程序产品包含能够由可编程的装置执行的计算机程序，该计算机程序具有当由该可编程的装置执行时用于执行上述的芯片测试方法的代码部分。
100.以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
101.另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
102.此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

技术特征：
1.一种芯片测试底板，其特征在于，包括：第一电源接口，用于连接第一电源；第二电源接口，用于连接第二电源，所述第一电源的输出电压高于所述第二电源的输出电压；芯片连接位置，用于放置被测芯片，以形成所述第一电源与所述被测芯片之间的第一测试回路以及所述第二电源与所述被测芯片之间的第二测试回路；第一回路选择模块，设置在所述第一测试回路中，用于导通或关断所述第一测试回路。2.根据权利要求1所述的芯片测试底板，其特征在于，所述第一电源接口以及所述第二电源接口并联，使得所述第一电源接口连接所述第一电源且所述第二电源接口连接所述第二电源的情况下，所述第一电源与所述第二电源并联。3.根据权利要求2所述的芯片测试底板，其特征在于，还包括：第二回路选择模块，设置在所述第二测试回路中，用于导通或关断所述第二测试回路。4.根据权利要求3所述的芯片测试底板，其特征在于，所述第一回路选择模块为所述第一电源，所述第一电源为受控电源，所述第二回路选择模块为继电器开关。5.根据权利要求3所述的芯片测试底板，其特征在于，所述第一回路选择模块为继电器开关，所述第二回路选择模块为所述第二电源，所述第二电源为受控电源。6.根据权利要求3所述的芯片测试底板，其特征在于，所述第一回路选择模块和所述第二回路选择模块均为继电器开关。7.根据权利要求3所述的芯片测试底板，其特征在于，所述第一回路选择模块为所述第一电源，所述第二回路选择模块为所述第二电源，所述第一电源和所述第二电源均为受控电源。8.根据权利要求1-3任一所述的芯片测试底板，其特征在于，还包括电流表，所述电流表外接在所述第二测试回路，用于测量所述第二测试回路的电流。9.一种芯片测试系统，其特征在于，所述芯片测试系统包括权利要求1-8任一项所述的芯片测试底板、所述第一电源以及所述第二电源。10.根据权利要求9所述的芯片测试系统，其特征在于，所述第一回路选择模块为所述第一电源，所述第一电源为受控电源，所述芯片测试系统还包括：测试控制器，所述测试控制器与所述受控电源通信连接，以控制所述受控电源的通电或断电。11.一种芯片测试方法，其特征在于，所述方法应用于权利要求9所述的芯片测试系统，所述方法包括：通过所述第二测试回路对所述被测芯片进行测试；在所述被测芯片通过所述第二测试回路的测试的情况下，通过所述第一测试回路对所述被测芯片进行测试。

技术总结
本公开涉及一种芯片测试底板、系统及方法，以减少芯片测试过程中由于电流激增导致的硬件损伤。芯片测试底板包括：第一电源接口，用于连接第一电源；第二电源接口，用于连接第二电源，所述第一电源的输出电压高于所述第二电源的输出电压；芯片连接位置，用于放置被测芯片，以形成所述第一电源与所述被测芯片之间的第一测试回路以及所述第二电源与所述被测芯片之间的第二测试回路；第一回路选择模块，设置在所述第一测试回路中，用于导通或关断所述第一测试回路。第一测试回路。第一测试回路。


技术研发人员：请求不公布姓名
受保护的技术使用者：摩尔线程智能科技（北京）有限责任公司
技术研发日：2023.03.30
技术公布日：2023/8/4